KR100793628B1 - 반도체 디바이스 및 이를 제작하는 방법 - Google Patents
반도체 디바이스 및 이를 제작하는 방법 Download PDFInfo
- Publication number
- KR100793628B1 KR100793628B1 KR1020070039389A KR20070039389A KR100793628B1 KR 100793628 B1 KR100793628 B1 KR 100793628B1 KR 1020070039389 A KR1020070039389 A KR 1020070039389A KR 20070039389 A KR20070039389 A KR 20070039389A KR 100793628 B1 KR100793628 B1 KR 100793628B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- semiconductor layer
- insulating film
- ldd
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 319
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 104
- 238000001312 dry etching Methods 0.000 claims description 169
- 239000000460 chlorine Substances 0.000 claims description 71
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 25
- 239000011737 fluorine Substances 0.000 claims description 25
- 229910052731 fluorine Inorganic materials 0.000 claims description 25
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- 229910052801 chlorine Inorganic materials 0.000 claims description 17
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 13
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 238000012545 processing Methods 0.000 abstract description 20
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 18
- 239000011159 matrix material Substances 0.000 abstract description 16
- 238000000206 photolithography Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 462
- 239000010410 layer Substances 0.000 description 364
- 238000005530 etching Methods 0.000 description 159
- 239000007789 gas Substances 0.000 description 140
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 81
- 239000000758 substrate Substances 0.000 description 46
- 238000009616 inductively coupled plasma Methods 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 229910052721 tungsten Inorganic materials 0.000 description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 18
- -1 Cl 2 Chemical compound 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910052698 phosphorus Inorganic materials 0.000 description 14
- 239000011574 phosphorus Substances 0.000 description 14
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 13
- 230000001133 acceleration Effects 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 229910052774 Proactinium Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 238000002474 experimental method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000002294 plasma sputter deposition Methods 0.000 description 3
- 229910052696 pnictogen Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
- H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
Abstract
Description
Claims (47)
- 절연 표면 위에 형성된 반도체층, 상기 반도체층 위에 형성된 절연막 및 상기 절연막 위에 형성된 게이트 전극을 포함하는 반도체 디바이스를 제작하는 방법에 있어서,절연 표면 위에 반도체층을 형성하는 제 1 단계;상기 반도체층 위에 절연막을 형성하는 제 2 단계; 및제 1 도전층과, 상기 제 1 도전층의 에지에서의 테이퍼 각도(taper angle) 보다 큰 테이퍼 각도를 그 에지에서 갖는 제 2 도전층으로 구성된 게이트 전극을 상기 절연막 위에 형성하는 제 3 단계를 포함하는, 반도체 디바이스 제작 방법.
- 제 1 항에 있어서,상기 반도체층의 에지는 테이퍼링 형상(tapering shape)을 갖는, 반도체 디바이스 제작 방법.
- 제 1 항에 있어서,상기 제 2 도전층의 폭은 상기 제 1 도전층의 폭 보다 좁은, 반도체 디바이스 제작 방법.
- 제 1 항에 있어서,상기 제 3 단계에서, 상기 게이트 전극은 염소계 기체 및 불소계 기체 또는 염소계 기체, 불소계 기체 및 O2를 사용하여 건식 에칭을 실행하고, 이어서 염소계 기체, 불소계 기체 및 O2를 사용하여 건식 에칭을 실행함으로써 형성되는, 반도체 디바이스 제작 방법.
- 제 4 항에 있어서,상기 염소계 기체는 Cl2, BCL3, SiCl4, 및 CCl4로 구성된 그룹에서 선택된 기체인, 반도체 디바이스 제작 방법.
- 제 4 항에 있어서,상기 불소계 기체는 CF4, SF6, 및 NF3로 구성된 그룹에서 선택된 기체인, 반도체 디바이스 제작 방법.
- 반도체 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층, 및 상단층을 구성하며 상기 제 1 도전층의 에지에서의 테이퍼 각도보다 큰 테이퍼 각도를 그 에지에서 갖 는 제 2 도전층으로 구성된 층 구조를 갖고,상기 반도체층은 상기 제 2 도전층과 오버랩되는 채널-형성 영역을 갖고, 상기 제 1 도전층과 오버랩되는 LDD 영역을 갖고, 소스 영역을 갖고, 드레인 영역을 갖는, 반도체 디바이스.
- 제 7 항에 있어서,상기 반도체층의 에지는 테이퍼링 형상을 갖는, 반도체 디바이스.
- 제 8 항에 있어서,상기 반도체층의 에지는 상기 게이트 전극과 상기 반도체층 사이에 제공되는 절연막에 의해 덮여지는, 반도체 디바이스.
- 제 9 항에 있어서,상기 절연막은 상기 게이트 전극 부근에서 테이퍼링 형상을 갖는, 반도체 디바이스.
- 제 7 항에 있어서,상기 반도체 디바이스는 개인용 컴퓨터, 비디오 카메라, 이동 컴퓨터, 고글형 디스플레이, 기록 매체를 사용하는 플레이어, 디지털 카메라, 전방형 프로젝터, 후방형 프로젝터, 휴대용 전화 및 휴대용 전자 서적으로 구성된 그룹에서 선택된 것에 통합되는, 반도체 디바이스.
- 디스플레이 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층, 및 상단층을 구성하며 상기 제 1 도전층의 에지에서의 테이퍼 각도보다 큰 테이퍼 각도를 그 에지에서 갖는 제 2 도전층으로 구성된 층 구조를 갖고,상기 반도체층은 상기 제 2 도전층과 오버랩되는 채널-형성 영역을 갖고, 상기 제 1 도전층과 오버랩되는 LDD 영역을 갖고, 소스 영역을 갖고, 드레인 영역을 갖는, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 반도체층의 에지는 테이퍼링 형상을 갖는, 디스플레이 디바이스.
- 제 13 항에 있어서,상기 반도체층의 에지는 상기 게이트 전극과 상기 반도체층 사이에 제공되는 절연막에 의해 덮여지는, 디스플레이 디바이스.
- 제 14 항에 있어서,상기 절연막은 상기 게이트 전극 부근에서 테이퍼링 형상을 갖는, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 디스플레이 디바이스는 개인용 컴퓨터, 비디오 카메라, 이동 컴퓨터, 고글형 디스플레이, 기록 매체를 사용하는 플레이어, 디지털 카메라, 전방형 프로젝터, 후방형 프로젝터, 휴대용 전화 및 휴대용 전자 서적으로 구성된 그룹에서 선택된 것에 통합되는, 디스플레이 디바이스.
- 액정 디스플레이 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층, 및 상단층을 구성하며 상기 제 1 도전층의 에지에서의 테이퍼 각도보다 큰 테이퍼 각도를 그 에지에서 갖는 제 2 도전층으로 구성된 층 구조를 갖고,상기 반도체층은 상기 제 2 도전층과 오버랩되는 채널-형성 영역을 갖고, 상기 제 1 도전층과 오버랩되는 LDD 영역을 갖고, 소스 영역을 갖고, 드레인 영역을 갖는, 액정 디스플레이 디바이스.
- 제 17 항에 있어서,상기 반도체층의 에지는 테이퍼링 형상을 갖는, 액정 디스플레이 디바이스.
- 제 18 항에 있어서,상기 반도체층의 에지는 상기 게이트 전극과 상기 반도체층 사이에 제공되는 절연막에 의해 덮여지는, 액정 디스플레이 디바이스.
- 제 19 항에 있어서,상기 절연막은 상기 게이트 전극 부근에서 테이퍼링 형상을 갖는, 액정 디스플레이 디바이스.
- 제 17 항에 있어서,상기 액정 디스플레이 디바이스는 개인용 컴퓨터, 비디오 카메라, 이동 컴퓨터, 고글형 디스플레이, 기록 매체를 사용하는 플레이어, 디지털 카메라, 전방형 프로젝터, 후방형 프로젝터, 휴대용 전화 및 휴대용 전자 서적으로 구성된 그룹에서 선택된 것에 통합되는, 액정 디스플레이 디바이스.
- EL 디스플레이 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층, 및 상단층을 구성하며 상기 제 1 도전층의 에지에서의 테이퍼 각도보다 큰 테이퍼 각도를 그 에지에서 갖는 제 2 도전층으로 구성된 층 구조를 갖고,상기 반도체층은 상기 제 2 도전층과 오버랩되는 채널-형성 영역을 갖고, 상기 제 1 도전층과 오버랩되는 LDD 영역을 갖고, 소스 영역을 갖고, 드레인 영역을 갖는, EL 디스플레이 디바이스.
- 제 22 항에 있어서,상기 반도체층의 에지는 테이퍼링 형상을 갖는, EL 디스플레이 디바이스.
- 제 23 항에 있어서,상기 반도체층의 에지는 상기 게이트 전극과 상기 반도체층 사이에 제공되는 절연막에 의해 덮여지는, EL 디스플레이 디바이스.
- 제 24 항에 있어서,상기 절연막은 상기 게이트 전극 부근에서 테이퍼링 형상을 갖는, EL 디스플레이 디바이스.
- 제 22 항에 있어서,상기 EL 디스플레이 디바이스는 개인용 컴퓨터, 비디오 카메라, 이동 컴퓨터, 고글형 디스플레이, 기록 매체를 사용하는 플레이어, 디지털 카메라, 전방형 프로젝터, 후방형 프로젝터, 휴대용 전화 및 휴대용 전자 서적으로 구성된 그룹에서 선택된 것에 통합되는, EL 디스플레이 디바이스.
- 반도체 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 반도체 디바이스.
- 반도체 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 반도체층은 테이퍼링된 측면 에지를 갖는, 반도체 디바이스.
- 반도체 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층 및 상단층을 구성하는 제 2 도전층을 포함하고, 상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고,상기 하단층을 구성하는 상기 제 1 도전층은 그 에지에서 60°이하의 테이퍼 각도를 갖고,상기 상단층을 구성하는 상기 제 2 도전층은 그 에지에서 45°이상 80°이하의 테이퍼 각도를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 반도체 디바이스.
- 반도체 디바이스에 있어서,절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 LDD 영역의 제 1 영역 및 제 2 영역은 동일한 불순물 농도를 갖는, 반도체 디바이스.
- 디스플레이 디바이스를 포함하는 카메라에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 카메라.
- 디스플레이 디바이스를 포함하는 카메라에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 반도체층은 테이퍼링된 측면 에지를 갖는, 디스플레이 디바이스를 포함하는 카메라.
- 디스플레이 디바이스를 포함하는 카메라에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층 및 상단층을 구성하는 제 2 도전층을 포함하고, 상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고,상기 하단층을 구성하는 상기 제 1 도전층은 그 에지에서 60°이하의 테이퍼 각도를 갖고,상기 상단층을 구성하는 상기 제 2 도전층은 그 에지에서 45°이상 80°이하의 테이퍼 각도를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 카메라.
- 디스플레이 디바이스를 포함하는 카메라에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영 역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 LDD 영역의 제 1 영역 및 제 2 영역은 동일한 불순물 농도를 갖는, 디스플레이 디바이스를 포함하는 카메라.
- 디스플레이 디바이스를 포함하는 개인용 컴퓨터에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 개인용 컴퓨터.
- 디스플레이 디바이스를 포함하는 개인용 컴퓨터에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 반도체층은 테이퍼링된 측면 에지를 갖는, 디스플레이 디바이스를 포함하는 개인용 컴퓨터.
- 디스플레이 디바이스를 포함하는 개인용 컴퓨터에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층 및 상단층을 구성하는 제 2 도전층을 포함하고, 상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고,상기 하단층을 구성하는 상기 제 1 도전층은 그 에지에서 60°이하의 테이퍼 각도를 갖고,상기 상단층을 구성하는 상기 제 2 도전층은 그 에지에서 45°이상 80°이하의 테이퍼 각도를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 개인용 컴퓨터.
- 디스플레이 디바이스를 포함하는 개인용 컴퓨터에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 LDD 영역의 제 1 영역 및 제 2 영역은 동일한 불순물 농도를 갖는, 디스플레이 디바이스를 포함하는 개인용 컴퓨터.
- 디스플레이 디바이스를 포함하는 휴대용 정보 단말기에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 휴대용 정보 단말기.
- 디스플레이 디바이스를 포함하는 휴대용 정보 단말기에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 반도체층은 테이퍼링된 측면 에지를 갖는, 디스플레이 디바이스를 포함하는 휴대용 정보 단말기.
- 디스플레이 디바이스를 포함하는 휴대용 정보 단말기에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층 및 상단층을 구성하는 제 2 도전층을 포함하고, 상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고,상기 하단층을 구성하는 상기 제 1 도전층은 그 에지에서 60°이하의 테이퍼 각도를 갖고,상기 상단층을 구성하는 상기 제 2 도전층은 그 에지에서 45°이상 80°이하의 테이퍼 각도를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 휴대용 정보 단말기.
- 디스플레이 디바이스를 포함하는 휴대용 정보 단말기에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 LDD 영역의 제 1 영역 및 제 2 영역은 동일한 불순물 농도를 갖는, 디스플레이 디바이스를 포함하는 휴대용 정보 단말기.
- 디스플레이 디바이스를 포함하는 전자 장비에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 전자 장비.
- 디스플레이 디바이스를 포함하는 전자 장비에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 반도체층은 테이퍼링된 측면 에지를 갖는, 디스플레이 디바이스를 포함 하는 전자 장비.
- 디스플레이 디바이스를 포함하는 전자 장비에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 하단층을 구성하는 제 1 도전층 및 상단층을 구성하는 제 2 도전층을 포함하고, 상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고,상기 하단층을 구성하는 상기 제 1 도전층은 그 에지에서 60°이하의 테이퍼 각도를 갖고,상기 상단층을 구성하는 상기 제 2 도전층은 그 에지에서 45°이상 80°이하의 테이퍼 각도를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되며,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되는, 디스플레이 디바이스를 포함하는 전자 장비.
- 디스플레이 디바이스를 포함하는 전자 장비에 있어서,상기 디스플레이 디바이스는:절연 표면 위에 제공된 반도체층;상기 반도체층 위에 제공된 절연막; 및상기 절연막 위에 제공된 게이트 전극을 포함하고,상기 게이트 전극은 테이퍼링된 측면 에지를 갖고,상기 반도체층은 채널-형성 영역, 소스 영역 및 드레인 영역을 포함하고,상기 반도체층은 상기 채널-형성 영역과 상기 소스 영역 및 상기 드레인 영역 중 적어도 하나 사이에 제공된 LDD 영역을 더 포함하고,상기 LDD 영역은 제 1 영역 및 제 2 영역을 포함하고,상기 LDD 영역의 제 1 영역은 상기 게이트 전극과 오버랩되고,상기 LDD 영역의 제 2 영역은 상기 게이트 전극의 외부에 제공되며,상기 LDD 영역의 제 1 영역 및 제 2 영역은 동일한 불순물 농도를 갖는, 디스플레이 디바이스를 포함하는 전자 장비.
- 제 1 항에 있어서,상기 반도체 디바이스는 비디오 카메라, 디지털 카메라, 프로젝터, 두부 장착형 디스플레이, 카 네비게이션 시스템, 카 오디오 시스템, 개인용 컴퓨터, 휴대용 정보 단말기, 이동 컴퓨터, 이동 전화 및 전자 서적으로 구성된 그룹에서 선택되는, 반도체 디바이스 제작 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2000-00140999 | 2000-05-12 | ||
JP2000140999 | 2000-05-12 | ||
JPJP-P-2000-00193614 | 2000-06-27 | ||
JP2000193614 | 2000-06-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010026005A Division KR100769025B1 (ko) | 2000-05-12 | 2001-05-12 | 반도체 디바이스를 제작하는 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070052252A KR20070052252A (ko) | 2007-05-21 |
KR100793628B1 true KR100793628B1 (ko) | 2008-01-14 |
Family
ID=26591838
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010026005A KR100769025B1 (ko) | 2000-05-12 | 2001-05-12 | 반도체 디바이스를 제작하는 방법 |
KR1020070039389A KR100793628B1 (ko) | 2000-05-12 | 2007-04-23 | 반도체 디바이스 및 이를 제작하는 방법 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010026005A KR100769025B1 (ko) | 2000-05-12 | 2001-05-12 | 반도체 디바이스를 제작하는 방법 |
Country Status (5)
Country | Link |
---|---|
US (4) | US6773996B2 (ko) |
KR (2) | KR100769025B1 (ko) |
MY (1) | MY127363A (ko) |
SG (2) | SG100696A1 (ko) |
TW (1) | TW480576B (ko) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6656779B1 (en) * | 1998-10-06 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof |
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
US6541294B1 (en) * | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TW480576B (en) | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
TWI286338B (en) * | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
TW501282B (en) | 2000-06-07 | 2002-09-01 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JP2002151698A (ja) | 2000-11-14 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
SG160191A1 (en) | 2001-02-28 | 2010-04-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP4926329B2 (ja) | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
US6773944B2 (en) * | 2001-11-07 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JP4017886B2 (ja) * | 2002-02-28 | 2007-12-05 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
ES2297154T3 (es) * | 2002-05-01 | 2008-05-01 | Slovie Co., Ltd. | Monopatin con rueda de direccion. |
US6933241B2 (en) * | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
US7303945B2 (en) | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
TWI265636B (en) * | 2002-06-21 | 2006-11-01 | Sanyo Electric Co | Method for producing thin film transistor |
JP4271413B2 (ja) * | 2002-06-28 | 2009-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4408012B2 (ja) * | 2002-07-01 | 2010-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4454921B2 (ja) * | 2002-09-27 | 2010-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4683817B2 (ja) * | 2002-09-27 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3646718B2 (ja) * | 2002-10-04 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP3904512B2 (ja) * | 2002-12-24 | 2007-04-11 | シャープ株式会社 | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 |
KR100543001B1 (ko) | 2003-09-03 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 |
US7816863B2 (en) * | 2003-09-12 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
CN100499035C (zh) * | 2003-10-03 | 2009-06-10 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
TWI225961B (en) * | 2003-11-17 | 2005-01-01 | Au Optronics Corp | Method of fabricating a liquid crystal display |
KR20050052029A (ko) * | 2003-11-28 | 2005-06-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
US7374983B2 (en) * | 2004-04-08 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7288480B2 (en) | 2004-04-23 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
TWI405242B (zh) * | 2004-04-28 | 2013-08-11 | Semiconductor Energy Lab | 基板上配線,半導體裝置及其製造方法 |
KR100560821B1 (ko) * | 2004-08-17 | 2006-03-13 | 삼성전자주식회사 | 반도체 소자의 캐패시터 형성 방법 |
US7151040B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
TWI382455B (zh) * | 2004-11-04 | 2013-01-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
KR101146522B1 (ko) * | 2004-12-08 | 2012-05-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100663355B1 (ko) * | 2005-01-25 | 2007-01-02 | 삼성전자주식회사 | 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법 |
US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US7410842B2 (en) * | 2005-04-19 | 2008-08-12 | Lg. Display Co., Ltd | Method for fabricating thin film transistor of liquid crystal display device |
US20060270066A1 (en) | 2005-04-25 | 2006-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic transistor, manufacturing method of semiconductor device and organic transistor |
TWI408734B (zh) * | 2005-04-28 | 2013-09-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
US7785947B2 (en) * | 2005-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma |
US8318554B2 (en) * | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
US7410839B2 (en) * | 2005-04-28 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
US7579220B2 (en) * | 2005-05-20 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method |
KR101131793B1 (ko) * | 2005-05-31 | 2012-03-30 | 삼성전자주식회사 | 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법 |
US7588970B2 (en) * | 2005-06-10 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7867791B2 (en) | 2005-07-29 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities |
US7524593B2 (en) * | 2005-08-12 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Exposure mask |
US7914971B2 (en) * | 2005-08-12 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
US7968932B2 (en) | 2005-12-26 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5352081B2 (ja) | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20080241355A1 (en) * | 2007-03-30 | 2008-10-02 | Applied Materials, Inc. | Thin film transistor devices having high electron mobility and stability |
US7674718B2 (en) * | 2008-02-04 | 2010-03-09 | United Microelectronics Corp. | Method for forming spacers of different sizes |
JP5740169B2 (ja) * | 2010-02-19 | 2015-06-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
WO2011135890A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 半導体装置、表示装置、および半導体装置の製造方法 |
KR102233959B1 (ko) * | 2011-01-28 | 2021-03-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
US8797303B2 (en) | 2011-03-21 | 2014-08-05 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
CN102646592B (zh) * | 2011-05-03 | 2014-12-03 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管器件及其制备方法 |
US9379254B2 (en) | 2011-11-18 | 2016-06-28 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
JP2017041596A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社Joled | 薄膜トランジスタ、半導体装置および電子機器 |
TWI612857B (zh) * | 2016-07-05 | 2018-01-21 | 欣興電子股份有限公司 | 電路板元件 |
WO2018093562A1 (en) * | 2016-11-16 | 2018-05-24 | Google Llc | Freeform projected display |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148691A (ja) * | 1994-11-24 | 1996-06-07 | Sony Corp | 薄膜トランジスタの製造方法 |
US5670062A (en) | 1996-06-07 | 1997-09-23 | Lucent Technologies Inc. | Method for producing tapered lines |
KR20000000375A (ko) * | 1999-10-16 | 2000-01-15 | 박건영 | 항암 기능성 배추김치 및 그 제조방법 |
JP2001094116A (ja) | 1999-07-22 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6705A (en) * | 1849-09-11 | Jointed pawl | ||
US41392A (en) * | 1864-01-26 | Samuel j | ||
US16028A (en) * | 1856-11-04 | Throstle spinning-machine | ||
US52950A (en) * | 1866-03-06 | Iproveivient in tailorsj measures | ||
US551A (en) * | 1838-01-09 | Mode of attaching springs to carriages | ||
US49197A (en) * | 1865-08-01 | Improved life-boat | ||
US4394182A (en) * | 1981-10-14 | 1983-07-19 | Rockwell International Corporation | Microelectronic shadow masking process for reducing punchthrough |
US4735913A (en) | 1986-05-06 | 1988-04-05 | Bell Communications Research, Inc. | Self-aligned fabrication process for GaAs MESFET devices |
US4963504A (en) * | 1987-11-23 | 1990-10-16 | Xerox Corporation | Method for fabricating double implanted LDD transistor self-aligned with gate |
US5272100A (en) * | 1988-09-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with T-shaped gate electrode and manufacturing method therefor |
ATE122176T1 (de) | 1990-05-31 | 1995-05-15 | Canon Kk | Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur. |
JPH0475351A (ja) | 1990-07-17 | 1992-03-10 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
US5185058A (en) * | 1991-01-29 | 1993-02-09 | Micron Technology, Inc. | Process for etching semiconductor devices |
FR2680276B1 (fr) * | 1991-08-05 | 1997-04-25 | Matra Mhs | Procede de controle du profil de gravure d'une couche d'un circuit integre. |
US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
JPH06148685A (ja) | 1992-11-13 | 1994-05-27 | Toshiba Corp | 液晶表示装置 |
JP3587537B2 (ja) | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPH06204187A (ja) | 1993-01-06 | 1994-07-22 | Toshiba Corp | エッチング方法 |
US5583067A (en) * | 1993-01-22 | 1996-12-10 | Intel Corporation | Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication |
JP3474604B2 (ja) | 1993-05-25 | 2003-12-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
US5581092A (en) * | 1993-09-07 | 1996-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated semiconductor device |
US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
TW264575B (ko) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
KR100275717B1 (ko) * | 1993-12-28 | 2000-12-15 | 윤종용 | 다결정 실리콘 박막 트랜지스터 제조 방법 |
JP3398453B2 (ja) | 1994-02-24 | 2003-04-21 | 株式会社東芝 | 薄膜トランジスタの製造方法 |
DE19500380C2 (de) | 1994-05-20 | 2001-05-17 | Mitsubishi Electric Corp | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür |
JPH07321328A (ja) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | 薄膜トランジスタ駆動液晶表示装置およびその製法 |
US5898188A (en) * | 1994-07-06 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its fabrication |
US5491099A (en) * | 1994-08-29 | 1996-02-13 | United Microelectronics Corporation | Method of making silicided LDD with recess in semiconductor substrate |
JPH08116065A (ja) | 1994-10-12 | 1996-05-07 | Sony Corp | 薄膜半導体装置 |
JPH08274336A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 多結晶半導体薄膜トランジスタ及びその製造方法 |
DE29512268U1 (de) * | 1995-07-29 | 1995-09-28 | Alcatel Kabel Ag | Vorrichtung zur Verbindung von zwei elektrischen Luftkabeln |
US5612234A (en) | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
KR100206876B1 (ko) * | 1995-12-28 | 1999-07-01 | 구본준 | 모스전계효과트랜지스터 제조방법 |
JP3472401B2 (ja) * | 1996-01-17 | 2003-12-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5605854A (en) | 1996-02-20 | 1997-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Integrated Ti-W polycide for deep submicron processing |
JP3472024B2 (ja) | 1996-02-26 | 2003-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3208079B2 (ja) | 1996-02-27 | 2001-09-10 | 松下電器産業株式会社 | 高周波電力印加装置及びプラズマ処理装置 |
KR970064327A (ko) | 1996-02-27 | 1997-09-12 | 모리시다 요이치 | 고주파 전력 인가장치, 플라즈마 발생장치, 플라즈마 처리장치, 고주파 전력 인가방법, 플라즈마 발생방법 및 플라즈마 처리방법 |
JP3222380B2 (ja) * | 1996-04-25 | 2001-10-29 | シャープ株式会社 | 電界効果トランジスタ、および、cmosトランジスタ |
JP3305961B2 (ja) | 1996-09-26 | 2002-07-24 | 株式会社東芝 | 多結晶シリコン薄膜トランジスタの製造方法 |
US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
JP3525316B2 (ja) * | 1996-11-12 | 2004-05-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
US6130106A (en) * | 1996-11-14 | 2000-10-10 | Micron Technology, Inc. | Method for limiting emission current in field emission devices |
JPH10163501A (ja) | 1996-11-29 | 1998-06-19 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型トランジスタ |
JPH10233511A (ja) | 1997-02-21 | 1998-09-02 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 |
TW329057B (en) * | 1997-03-26 | 1998-04-01 | United Microelectronics Corp | The manufacturing method for ROM device of Si-controlling rectifier structure |
JP3871764B2 (ja) | 1997-03-26 | 2007-01-24 | 株式会社半導体エネルギー研究所 | 反射型の表示装置 |
US6369410B1 (en) * | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US5986305A (en) * | 1998-03-30 | 1999-11-16 | Texas Instruments - Acer Incorporated | Semiconductor device with an inverse-T gate lightly-doped drain structure |
US5917199A (en) * | 1998-05-15 | 1999-06-29 | Ois Optical Imaging Systems, Inc. | Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same |
KR20000003756A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 박막 트랜지스터 및 그의 제조방법 |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
US6365917B1 (en) | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6259138B1 (en) * | 1998-12-18 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith |
US6368919B2 (en) * | 1999-01-19 | 2002-04-09 | Micron Technology, Inc. | Method and composite for decreasing charge leakage |
US6541294B1 (en) * | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6646287B1 (en) * | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
TW495854B (en) | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
US6706544B2 (en) * | 2000-04-19 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and fabricating method thereof |
TWI286338B (en) | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
TW480576B (en) | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
US6872604B2 (en) | 2000-06-05 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a light emitting device |
TW501282B (en) | 2000-06-07 | 2002-09-01 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
US6562671B2 (en) * | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
-
2001
- 2001-05-03 TW TW090110576A patent/TW480576B/zh not_active IP Right Cessation
- 2001-05-10 US US09/852,282 patent/US6773996B2/en not_active Expired - Lifetime
- 2001-05-11 SG SG200102817A patent/SG100696A1/en unknown
- 2001-05-11 MY MYPI20012224 patent/MY127363A/en unknown
- 2001-05-11 SG SG200301495A patent/SG126718A1/en unknown
- 2001-05-12 KR KR1020010026005A patent/KR100769025B1/ko not_active IP Right Cessation
-
2003
- 2003-12-29 US US10/746,182 patent/US6809339B2/en not_active Expired - Lifetime
-
2004
- 2004-10-08 US US10/960,015 patent/US7224028B2/en not_active Expired - Fee Related
-
2007
- 2007-04-23 KR KR1020070039389A patent/KR100793628B1/ko active IP Right Grant
- 2007-05-23 US US11/752,437 patent/US7589382B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148691A (ja) * | 1994-11-24 | 1996-06-07 | Sony Corp | 薄膜トランジスタの製造方法 |
US5670062A (en) | 1996-06-07 | 1997-09-23 | Lucent Technologies Inc. | Method for producing tapered lines |
JP2001094116A (ja) | 1999-07-22 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
KR20000000375A (ko) * | 1999-10-16 | 2000-01-15 | 박건영 | 항암 기능성 배추김치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
TW480576B (en) | 2002-03-21 |
SG100696A1 (en) | 2003-12-26 |
US20070272989A1 (en) | 2007-11-29 |
SG126718A1 (en) | 2006-11-29 |
US7224028B2 (en) | 2007-05-29 |
US20020006705A1 (en) | 2002-01-17 |
KR20070052252A (ko) | 2007-05-21 |
US20050040403A1 (en) | 2005-02-24 |
KR100769025B1 (ko) | 2007-10-22 |
US7589382B2 (en) | 2009-09-15 |
KR20020017919A (ko) | 2002-03-07 |
MY127363A (en) | 2006-11-30 |
US6809339B2 (en) | 2004-10-26 |
US6773996B2 (en) | 2004-08-10 |
US20040135216A1 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100793628B1 (ko) | 반도체 디바이스 및 이를 제작하는 방법 | |
US7169656B2 (en) | Method of manufacturing a semiconductor device | |
US6803296B2 (en) | Method of manufacturing a semiconductor device with leveling of a surface of a semiconductor film through irradiation | |
US7198992B2 (en) | Method of manufacturing a semiconductor device comprising doping steps using gate electrodes and resists as masks | |
US6909117B2 (en) | Semiconductor display device and manufacturing method thereof | |
KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
US7297579B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4011304B2 (ja) | 半導体装置およびその作製方法 | |
US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
JP2002033273A (ja) | 半導体装置の作製方法 | |
JP4256087B2 (ja) | 半導体装置の作製方法 | |
JP4018432B2 (ja) | 半導体装置の作製方法 | |
JP4801622B2 (ja) | 半導体装置およびその作製方法 | |
JP2004047514A (ja) | 半導体装置及びその作製方法並びに半導体製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121220 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131219 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 13 |