KR100663355B1 - 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법 - Google Patents

금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법 Download PDF

Info

Publication number
KR100663355B1
KR100663355B1 KR1020050006850A KR20050006850A KR100663355B1 KR 100663355 B1 KR100663355 B1 KR 100663355B1 KR 1020050006850 A KR1020050006850 A KR 1020050006850A KR 20050006850 A KR20050006850 A KR 20050006850A KR 100663355 B1 KR100663355 B1 KR 100663355B1
Authority
KR
South Korea
Prior art keywords
film
plasma source
metal film
image sensor
interlayer insulating
Prior art date
Application number
KR1020050006850A
Other languages
English (en)
Other versions
KR20060086040A (ko
Inventor
김규동
황보영범
오종민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050006850A priority Critical patent/KR100663355B1/ko
Priority to US11/328,765 priority patent/US20060166481A1/en
Publication of KR20060086040A publication Critical patent/KR20060086040A/ko
Application granted granted Critical
Publication of KR100663355B1 publication Critical patent/KR100663355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K97/00—Accessories for angling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25B—TOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B9/00—Hand-held gripping tools other than those covered by group B25B7/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K2227/00—Animals characterised by species
    • A01K2227/70—Invertebrates
    • A01K2227/703—Worms, e.g. Caenorhabdities elegans

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Electromagnetism (AREA)
  • Animal Husbandry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를 제조하는 방법을 제공한다. 이 방법은 포토 다이오드를 구비한 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판의 전면 상에 층간절연막을 형성한다. 상기 층간절연막을 갖는 반도체기판의 전면 상에 금속막을 형성한다. 상기 금속막을 갖는 반도체기판 상에 상기 금속막의 소정 영역을 노출시키는 마스크 패턴을 형성한다. 상기 노출된 금속막에 대하여 5 내지 40 와트의 기판 바이어스 전력을 이용하는 건식 식각 공정을 실시하여 금속막 패턴을 형성하여 상기 포토 다이오드 상부의 층간절연막을 노출시킨다.
금속막, 금속막 패턴, 층간 절연막, 건식 식각, 이미지 센서

Description

금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를 제조하는 방법{Method of forming a metal layer pattern and method of fabricating a image sensor device using the same}
도 1 내지 도 3은 본 발명의 실시예에 따른 이미지 센서의 제조방법을 나타낸 단면도들이다.
도 4는 건식 식각 공정의 기판 바이어스 전력에 따른 산화막의 손실된 두께를 나타낸 그래프이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 금속막 패턴 형성 방법 및 이를 이용하여 이미지 센서를 제조하는 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 모듈로서 그 영상 신호를 저장 및 전송, 디스플레이 장치로 표시하기 위하여 사용된다. 상기 이미지 센서에는 실리콘 반도체를 기반으로 한 고체 촬상 소자(Charge Coupled Device; CCD)와 씨모스 이미지 센서(CMOS Image Sensor; CIS)로 크게 분류될 수 있다. 통상, 상기 고체 촬상 소자(CCD)는 씨모스 이미지 센 서(CIS)에 비하여 노이즈가 적으며 이미지 품질이 우수하고, 동일 화소급의 씨모스 이미지 센서 보다 크기가 작다고 알려져 있다. 한편, 상기 씨모스 이미지 센서(CIS)는 대체적으로 고체 촬상 소자에 비하여 생산 단가가 낮고, 소비 전력이 적게 소모되며, 주변 회로의 칩들과의 통합이 용이하다고 알려져 있다. 상기 이미지 센서를 이용하여 제조된 전자 제품들(예를 들어, 디지털 카메라, 카메라폰등)에 있어서, 최상의 화질을 구현 할 수 있느냐는 상기 제품들의 성능이 결정하는데 중요한 척도로서 판단될 수 있다. 상기 전자 제품들에 있어서 최상의 화질을 구현하기 위하여는 상기 이미지 센서의 광감도 특성이 중요한 요소로서 작용할 수 있다.
통상의 이미지 센서는 포토다이오드 및 차광막 패턴을 포함할 수 있다. 여기서, 상기 포토다이오드와 상기 차광막 패턴 사이에는 실리콘 산화막으로 형성된 층간절연막이 개재될 수 있다. 상기 실리콘 산화막은 상기 이미지 센서의 광감도 특성에 영향을 줄 수 있다. 예를 들어, 상기 실리콘 산화막의 두께가 너무 두꺼우면 통상 알려진 스미어(smear) 현상이 발생될 수 있다.
텅스텐막으로 형성된 금속막에 대한 식각 방법을 포함하는 고체 촬상 소자의 제조방법이 일본 공개 특허 제 2003-234467 호에 "고체 촬상 소자의 제조방법(method for manufacturing solid-state image pickup element)"이라는 제목으로 요시테츠(T. Yoshitetsu)에 의하여 개시된 바 있다. 일본 공개 특허 제 2003-234467 호에 따르면, 차광막으로 사용되는 텅스텐막을 식각 불균일성을 개선하기 위하여 45 와트의 기판 바이어스 전력을 이용하는 식각을 실시한다. 상기 기판 바이어스 전력을 이용하여 텅스텐막을 식각하는 공정은 상기 텅스텐막 하부에 위치한 실리콘 산화막을 과도하게 손상시킬 수 있다.
텅스텐막을 식각하는 공정에 의하여 텅스텐막 하부에 위치한 실리콘 산화막의 식각 손상을 방지하기 위한 고체 촬상 소자의 제조방법이 일본 공개 특허 제 2003-282853 호에 "고체 촬상 장치, 고체 촬상 장치의 제조방법 및 반도체 장치의 제조방법(solid state image device, method for manufacturing the same, and method for manufacturing semiconductor device)"이라는 제목으로 다카유키(Y. Takayuki)에 의하여 개시된 바 있다. 일본 공개 특허 제 2003-282853 호에 의하면, 차광막으로 사용되는 텅스텐막을 식각하는 공정에 의하여 발생되는 상기 텅스텐막의 하부에 형성된 실리콘 산화막의 손상을 감소시키기 위하여, 상기 실리콘 산화막을 갖는 반도체기판 상에 식각 억제막을 형성한 후에 상기 텅스텐막을 형성한다. 상기 식각 억제막은 티탄계 화합물로 형성될 수 있다. 그러나, 식각 억제막을 형성함으로 인하여 공정은 복잡해질 수 있다. 또한, 식각 공정에 50 와트의 기판 바이어스 전력을 사용하므로 인하여 상기 실리콘 산화막의 손상을 감소시키는데는 어려움이 있을 수 있다.
이와 같이, 이미지 센서의 차광막으로써 텅스텐막을 사용할 수 있다. 그러나, 상기 텅스텐막을 식각하는 것은 통상 40 와트 이상의 기판 바이어스 전력을 이용한다. 예를 들면, 텅스텐막을 식각하는 방법이 미국 특허 제 6,440,870 호에 "반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트 식각 방법(Method of etching tungsten or tungsten nitride electrode gates in semiconductor structure)"이라는 제목으로 낼런 등(Nallan et al.)에 의하여 개시된 바 있다. 미국 특허 제 6,440,870 호에 의하면, 텅스텐막을 식각하기 위하여 40 내지 800 와트의 기판 바이어스 전력을 이용한다. 이와 같이, 40 와트 이상의 기판 바이어스 전력을 이용하여 텅스텐막을 식각하는 공정은 상기 텅스텐막 하부에 위치한 절연막을 과도하게 손상시킬 수 있다. 이에 따라, 이미지 센서의 차광막 패턴을 형성하기 위한 텅스텐막을 식각 하는 공정에 의해 발생되는 절연막의 손상에 의하여 이미지 센서의 광감도 특성은 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 금속막 하부에 위치한 층간절연막을 실질적으로 손상시키지 않도록 상기 금속막에 대하여 건식 식각 공정을 실시하여 금속막 패턴을 형성할 수 있는 금속막 패턴 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 금속막 하부에 위치한 층간절연막을 실질적으로 손상시키지 않도록 상기 금속막에 대하여 건식 식각 공정을 실시하여 금속막 패턴을 형성하는 것을 포함하는 이미지 센서의 제조방법을 제공하는데 있다.
본 발명의 일 태양은 금속막 패턴의 형성방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막을 갖는 반도체기판 상에 금속막을 형성한다. 상기 금속막의 소정 영역을 노출시키는 마스크 패턴을 형성한다. 상기 노출된 금속막에 대하여 5 내지 40 와트의 기판 바이어스 전력을 이용하는 건식 식각 공정을 실시하여 금속막 패턴을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 금속막은 텅스텐막으로 형성될 수 있다.
다른 실시예에서, 상기 층간절연막은 실리콘 산화막으로 형성될 수 있다.
또 다른 실시예에서, 상기 기판 바이어스 전력은 5 내지 20 와트 일 수 있다.
또 다른 실시예에서, 상기 건식 식각 공정은 제1 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 대부분을 식각하는 주 식각 공정을 수행하고, 제2 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 잔존 부분을 식각하는 과 식각 공정을 수행하는 것을 포함할 수 있다. 이 경우에, 상기 제1 플라즈마 소스 가스와 상기 제2 플라즈마 소스 가스는 동일한 가스로 이루어질 수 있다. 여기서, 상기 플라즈마 소스 가스들은 플루오르종을 포함할 수 있다. 여기서, 상기 플라즈마 소스 가스들은 설퍼 헥사플루오라이드(SF6)일 수 있다.
또 다른 실시예에서, 상기 건식 식각 공정은 200 내지 2000 와트의 플라즈마 소스 전력을 사용할 수 있다.
본 발명의 다른 태양은 이미지 센서의 제조방법을 제공한다. 이 방법은 포토 다이오드를 구비한 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판의 전면 상에 층간절연막을 형성한다. 상기 층간절연막을 갖는 반도체기판의 전면 상에 금속막을 형성한다. 상기 금속막을 갖는 반도체기판 상에 상기 금속막의 소정 영역을 노출시키는 마스크 패턴을 형성한다. 상기 노출된 금속막에 대하여 5 내지 40 와트의 기판 바이어스 전력을 이용하는 건식 식각 공정을 실시하여 상기 포토 다이오드 상부의 층간절연막을 노출시키는 금속막 패턴을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 금속막은 텅스텐막으로 형성될 수 있다.
다른 실시예에서, 상기 층간절연막은 실리콘 산화막으로 형성될 수 있다. 이 경우에, 상기 층간절연막은 고온 산화막(high temperature oxide)으로 형성될 수 있다.
또 다른 실시예에서, 상기 마스크 패턴은 포토레지스트막 패턴으로 형성될 수 있다.
또 다른 실시예에서, 상기 기판 바이어스 전력은 5 내지 20 와트일 수 있다.
또 다른 실시예에서, 상기 건식 식각 공정은 제1 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 대부분을 식각하는 주 식각 공정을 수행하고, 제2 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 잔존 부분을 식각하는 과 식각 공정을 수행하는 것을 포함할 수 있다. 이 경우에, 상기 제1 플라즈마 소스 가스와 상기 제2 플라즈마 소스 가스는 동일한 가스로 이루어질 수 있다. 여기서, 상기 플라즈마 소스 가스들은 플루오르종을 포함할 수 있다. 여기서, 상기 플라즈마 소스 가스들은 설퍼 헥사플루오라이드(SF6)일 수 있다.
또 다른 실시예에서, 상기 건식 식각 공정은 200 내지 2000 와트의 플라즈마 소스 전력을 사용할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 실시예에 따른 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 수광 영역(A) 및 차광 영역(B)을 갖는 반도체기판(100)을 준비한다. 상기 반도체기판(100)은 피형 웰일 수 있다. 상기 반도체기판(100) 상에 유전막(120)을 형성할 수 있다. 상기 유전막(120)은 ONO막(silicon oxide/silicon nitride/silicon oxide layer) 또는 실리콘 산화막으로 형성될 수 있다. 상기 반도체기판(100) 내에 통상의 방법을 이용하여 채널 스톱 영역(115), 수직 전송 영역(110)을 각각 형성할 수 있다. 상기 채널 스톱 영역(115)은 3족 불순물 이온들이 주입된 영역일 수 있다. 상기 수직 전송 영역(110)은 n형 전송 채널 영역(110a) 및 p형 불순물 영역(110b)으로 이루어질 수 있다.
상기 유전막(120)을 갖는 반도체기판 상에 도전막을 형성한다. 상기 도전막을 패터닝하여 전송 전극(125)을 형성한다. 상기 전송 전극(125)은 폴리 실리콘막으로 형성될 수 있다. 상기 전송 전극(125)은 하나의 층 또는 둘 이상의 다층구조의 전극으로 형성될 수 있다. 예를 들어, 상기 전송 전극(125)이 2층 구조로 형성되는 경우, 먼저 제1 도전막을 형성할 수 있다. 이어서, 상기 제1 도전막을 패터닝 하여 제1 전송 전극을 형성할 수 있다. 계속해서, 상기 제1 전송 전극을 갖는 반도체기판 상에 층간 유전막을 형성한 후, 제2 도전막을 형성할 수 있다. 이어서, 상기 제2 도전막을 패터닝하여 제2 전송 전극을 형성할 수 있다. 여기서, 상기 제1 도전막 및 상기 제2 도전막은 폴리 실리콘막으로 형성될 수 있다.
상기 수광 영역(A)의 반도체기판 내에 포토 다이오드(155)를 형성한다. 상기 포토 다이오드(155)는 이온 주입 공정들에 의한 앤형 불순물 영역(145)과 홀 어큐물레이션 영역(hole accumulation region; 150)으로 형성될 수 있다. 구체적으로, 상기 수광 영역(A)의 반도체기판 내에 상기 전송 전극(125)을 이온주입 마스크로 하여 앤형 불순물 이온들을 주입하여 앤형 불순물 영역(145)을 형성할 수 있다. 상기 앤형 불순물 영역(145)의 상부 영역에 피형 불순물 이온들을 주입하여 홀 어큐물레이션 영역(hole accumulation region; 150)을 형성할 수 있다.
상기 포토 다이오드(155)를 형성하기 위한 이온 주입 공정들은 상기 유전막(120)을 그대로 둔 상태로 진행할 수 있다. 한편, 상기 이온 주입 공정들을 진행하기 전에, 상기 전송 전극(125)을 마스크로 하여 수광 영역(A)의 유전막(120)을 제거하고, 단층의 실리콘 산화막을 형성한 후 진행할 수 있다. 또는, 상기 유전막(120)이 ONO막으로 형성되는 경우에, 상기 ONO막의 최하층의 실리콘 산화막을 남긴 상태에서 이온 주입 공정들을 진행할 수 있다.
상기 이온 주입 공정들을 진행 한 후에, 상기 수광 영역(A)의 유전막(120) 내에 상기 이온 주입 공정들에 의한 불순물 이온들이 트랩되어 있을 수 있다. 상기 유전막(120) 내에 트랩된 불순물 이온들은 후속의 열처리에 의하여 상기 포토 다이 오드(155) 내로 확산될 수 있다. 상기 유전막(120) 내에 트랩된 불순물 이온들은 이미지 센서의 감도를 저하시킬 수 있다. 이에 따라, 상기 이온 주입 공정들을 진행한 후에는 상기 수광 영역(A)의 유전막(120)을 제거하고, 상기 수광 영역(A)의 반도체기판 상에 유전막을 다시 형성할 수 있다. 상기 수광 영역(A)의 반도체기판 상에 다시 형성되는 유전막은 실리콘 산화막으로 형성될 수 있다.
도 2를 참조하면, 상기 결과물이 형성된 반도체기판의 전면 상에 층간절연막(160)을 형성한다. 상기 층간절연막(160)은 실리콘 산화막으로 형성될 수 있다. 예를 들면, 상기 층간절연막(160)은 고온 산화막(high temperature oxide)으로 형성될 수 있다. 상기 층간 절연막(160)은 얇게 형성할 수 록 이미지 센서의 특성을 향상시킬 수 있다. 즉, 고체 촬상 소자(charge coupled device)와 같은 이미지 센서에서 발생되는 스미어(smear) 현상을 개선하기 위하여 상기 층간절연막(160)은 가능한 얇게 형성하여야 한다.
상기 층간절연막(160)을 갖는 반도체기판의 전면 상에 금속막(165)을 형성한다. 상기 금속막(165)은 텅스텐막으로 형성되는 것이 바람직하다. 이어서, 상기 금속막(165) 상에 상기 수광 영역(A)을 노출시키는 마스크 패턴(170)을 형성한다. 상기 마스크 패턴(170)은 포토레지스트막 패턴으로 형성될 수 있다.
도 3을 참조하면, 상기 금속막(도 2b의 165)에 대하여 상기 마스크 패턴(170)을 식각 마스크로 이용하는 건식 식각 공정을 진행하여 금속막 패턴(165a)을 형성한다. 상기 건식 식각 공정은 5 내지 40 와트의 기판 바이어스 전력을 사용한다. 이 경우에, 상기 건식 식각 공정은 제1 플라즈마 소스 가스를 사용하여 상기 노출된 금속막(도 2b의 165)의 대부분을 식각하는 주 식각 공정(main etch process)과, 제2 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 잔존 부분을 식각하는 과 식각 공정(over etch process)으로 수행될 수 있다. 상기 주 식각 공정은 식각 종말점(EOP; end of point)에 이르도록 수행될 수 있다. 상기 과 식각 공정은 주 식각 공정에 의하여 식각 되지 않고 잔존하는 금속막을 식각하도록 수행될 수 있다. 상기 주 식각 공정 및 상기 과 식각 공정은 공정 진행 시간을 제외하고 실질적으로 동일한 조건으로 수행될 수 있다. 상기 주 식각 공정 및 상기 과 식각 공정에서 사용하는 제1 플라즈마 소스 가스 및 제2 플라즈마 소스 가스는 동일한 가스로 이루어질 수 있다. 상기 건식 식각 공정은 할로겐족 화학적 기능 에천트종(chemically functional etchant species)을 포함하는 플라즈마 소스 가스를 사용할 수 있다. 상기 플라즈마 소스 가스로서 플루오르종(fluorine species)을 포함하는 것이 바람직하다. 일반적으로, 플루오르족은 식각 공정 동안 텅스텐이 공기에 노출될 때 텅스텐 표면에 생길 수 있는 산화물 및 기타 잔류물들을 제거할 수 있다. 이에 따라, 플루오르종을 포함하는 플라즈마 소스 가스를 사용하여 식각 공정을 진행하는 것이 바람직하다. 상기 건식 식각 공정은 상기 플루오르종을 포함하는 플라즈마 소스 가스와 미반응 희석 가스(non-reactive diluent gas)로서 사용되는 아르곤(Ar)등의 불활성가스를 함께 사용할 수 있다.
상기 건식 식각 공정은 2 내지 24 mTorr의 공정 챔버 압력, 10 내지 100 sccm 의 유량을 갖는 플루오르 종을 포함하는 플라즈마 소스 가스, 10 내지 100 sccm 의 유량을 갖는 미반응 희석 가스를 사용할 수 있다. 이 경우에, 상기 플라즈 마 소스 가스로 설퍼 헥사플루오라이드(SF6)를 사용할 수 있다. 상기 미반응 희석 가스로 아르곤을 사용할 수 있다. 상기 건식 식각 공정은 플라즈마 소스 전력으로 200 내지 2000 와트(W)를 사용할 수 있다. 상기 금속막(165)의 하부에 형성된 상기 층간절연막(160)의 식각 손상을 더욱 줄이기 위하여 5 내지 20 와트의 기판 바이어스를 사용할 수 있다. 여기서, 상기 플라즈마 소스 전력은 건식 식각 공정에서 플라즈마 상태를 유지하게 하는 전력을 의미한다. 상기 기판 바이어스 전력은 반도체 기판 방향으로 발생된 플라즈마종(plasma species)을 유도하도록 기판에 인가하는 전력을 의미한다.
< 실험예; example >
본 발명의 실시예에서의 상기 금속막 패턴(165a)을 형성하는 공정에 의하여 상기 층간절연막(160)이 어느 정도 손상되는지 알아보기 위하여 다음과 같은 실험을 진행하였다. 이 경우에, 실험은 이미지 센서의 제조 공정에서 사용되는 포토리소그래피 공정 및 포토 마스크를 이용하여 진행하였다.
도 4는 건식 식각 공정의 기판 바이어스 전력에 따른 산화막의 손실된 두께를 나타낸 그래프이다. 도 4에서, X 축은 건식 식각 공정의 기판 바이어스 전력을 나타내고, Y 축은 건식 식각 공정에 의하여 손실된 산화막의 두께를 나타낸다.
우선, 반도체기판 상에 상기 수직 전송 전극(125)과 동일한 크기 및 형상을 갖는 도전막 패턴을 형성하였다. 이어서, 상기 반도체기판 상에 2100Å 두께의 실리콘 산화막을 형성하였다. 여기서, 상기 실리콘 산화막은 고온 산화막(high temperature oxide)으로 형성하였다. 이어서, 상기 실리콘 산화막 상에 텅스텐막을 형성하였다. 상기 텅스텐막은 스퍼터링 방법으로 형성하였다. 이어서, 상기 텅스텐막 상에 본 발명의 실시예에서의 수광 영역을 노출시키는 마스크막 패턴과 동일한 패턴을 갖는 포토레지스트막 패턴을 형성하였다. 즉, 상기 포토레지스트막 패턴에 의하여 상기 수광 영역의 텅스텐막 및 상기 도전막 패턴의 측벽을 덮는 텅스텐막이 노출될 수 있다.
상기 건식 식각 공정은 주 식각 공정과 과 식각 공정으로 수행되었다. 상기 주 식각 공정으로 노출된 텅스텐막의 대부분을 식각하고, 과 식각 공정으로 잔존하는 텅스텐막을 식각하였다. 상기 주 식각 공정 및 상기 과 식각 공정은 실질적으로 동일한 조건으로 수행되었다. 즉, 상기 주 식각 공정 및 상기 과 식각 공정은 45 sccm의 유량을 갖는 SF6를 플라즈마 소스 가스로 사용하고, 미반응 희석 가스로서 60 sccm의 유량을 갖는 Ar을 사용하였다. 그리고, 600 와트의 플라즈마 소스 전력을 사용하였다. 상기 주 식각 공정으로 텅스텐막의 대부분을 식각하였다. 이어서 진행되는 과 식각 공정의 시간은 30 초로 모두 동일하게 하였다.
이어서, 기판 바이어스 전력으로 10 와트, 20 와트, 30 와트, 40 와트 및 50 와트를 각각 사용하는 건식 식각 공정들을 진행하였다. 그 결과, 도 3에 도시된 바와 같이 상기 실리콘 산화막은 200Å, 400Å, 550Å, 900Å 및 1100Å이 각각 식각되어 손실 되었다. 이와 같은 실험결과는, 40 와트 이하의 기판 바이어스 전력을 사용하는 금속막 패턴을 형성하는 방법을 사용하여 이미지 센서의 제조하는 것은 상기 이미지 센서에 사용하는 층간 절연막의 두께를 얇게 할 수 있다는 것을 의미 할 수 있다. 상기 층간 절연막의 손실 두께는 사용하는 반도체 웨이퍼의 구경, 과 식각 공정의 시간 및 식각 장비의 종류에 따라 달라질 수 있다. 이에 따라, 상기 층간 절연막의 두께는 특정하지 않았지만, 본 발명의 사상에 따라 금속막 패턴을 형성하는 방법에 의하면, 상기 층간 절연막의 두께를 더욱 얇게 형성할 수 있다. 더 나아가, 이러한 금속막 패턴을 형성하는 방법을 사용하여 이미지 센서를 제조하는 방법에 의하면, 이미지 센서에서 사용하는 층간절연막의 두께를 얇게 형성할 수 있기 때문에, 이미지 센서에서 발생되는 스미어를 개선할 수 있다. 이에 따라, 이미지 센서의 광감도 특성을 개선할 수 있다.
상술한 바와 같이 본 발명의 실시예 및 실험에 의하면, 상기 금속막 패턴(165a)이 형성됨으로 인하여 건식 식각 공정에 노출되는 상기 층간절연막(120)의 식각 손상을 최소화 할 수 있다. 그 결과, 상기 층간 절연막(120)의 식각 손상에 의한 특성 열화를 개선할 수 있다. 또한, 상기 층간절연막(120)의 두께를 종래보다 더욱 얇게 할 수 있기 때문에 이미지 센서에서 문제가 되는 스미어를 개선할 수 있다. 이에 따라, 본 발명의 실시예에 의한 금속막 패턴을 형성하는 방법은 층간절연막의 식각 손상을 최소화할 수 있고, 이를 사용하여 제조되는 이미지 센서의 광감도 특성을 개선할 수 있다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 차광막으로 사용되는 금속막을 식각하는 공정에 의하여 발생되는 상기 차광막 하부에 위치한 층간 절연막의 식각 손상을 최소화 할 수 있다. 이에 따라, 상기 층간 절연막의 식각 손상에 의한 이미지 센서의 특성 열화를 개선할 수 있다. 또한, 상기 층간절연막의 두께를 종래보다 줄일 수 있기 때문에 이미지 센서의 광감도 특성을 개선할 수 있다.

Claims (20)

  1. 수광영역 및 차광영역을 갖는 반도체기판 상에 층간절연막을 형성하고,
    상기 층간절연막을 갖는 반도체기판 상에 금속막을 형성하고,
    상기 금속막 상에 마스크 패턴을 형성하되, 상기 마스크 패턴은 상기 수광영역 상에 위치하는 상기 금속막을 노출시키도록 형성되고,
    상기 노출된 금속막을 5 내지 40 와트의 기판 바이어스 전력을 이용하여 식각하는 건식 식각 공정을 실시하여 상기 차광영역 상에 잔존하는 금속막 패턴을 형성하고,
    상기 마스크 패턴을 제거하는 것을 포함하는 이미지 센서의 차광막 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 금속막은 텅스텐막으로 형성되는 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 층간절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 기판 바이어스 전력은 5 내지 20 와트 인 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 건식 식각 공정은
    제1 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 대부분을 식각하는 주 식각 공정(main etch process)을 수행하고,
    제2 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 잔존 부분을 식각하는 과 식각 공정(over etch process)을 수행하는 것을 포함하는 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 제1 플라즈마 소스 가스와 상기 제2 플라즈마 소스 가스는 동일한 가스로 이루어지는 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 플라즈마 소스 가스들은 플루오르종을 포함하는 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  8. 제 7 항에 있어서,
    상기 플라즈마 소스 가스들은 설퍼 헥사플루오라이드(SF6)인 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  9. 제 1 항에 있어서,
    상기 건식 식각 공정은 200 내지 2000 와트의 플라즈마 소스 전력을 사용하는 것을 특징으로 하는 이미지 센서의 차광막 패턴 형성방법.
  10. 포토 다이오드를 구비한 반도체기판을 준비하고,
    상기 반도체기판의 전면 상에 층간절연막을 형성하고,
    상기 층간절연막을 갖는 반도체기판의 전면 상에 금속막을 형성하고,
    상기 금속막을 갖는 반도체기판 상에 상기 금속막의 소정 영역을 노출시키는 마스크 패턴을 형성하고,
    상기 노출된 금속막에 대하여 5 내지 40 와트의 기판 바이어스 전력을 이용하는 건식 식각 공정을 실시하여 상기 포토 다이오드 상부의 층간절연막을 노출시키는 금속막 패턴을 형성하는 것을 포함하는 이미지 센서의 제조방법.
  11. 제 10 항에 있어서,
    상기 금속막은 텅스텐막으로 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  12. 제 10 항에 있어서,
    상기 층간절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  13. 제 12 항에 있어서,
    상기 층간절연막은 고온 산화막(high temperature oxide)으로 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  14. 제 10 항에 있어서,
    상기 마스크 패턴은 포토레지스트막 패턴으로 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  15. 제 10 항에 있어서,
    상기 기판 바이어스 전력은 5 내지 20 와트 인 것을 특징으로 하는 이미지 센서의 제조방법.
  16. 제 10 항에 있어서,
    상기 건식 식각 공정은
    제1 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 대부분을 식각하는 주 식각 공정을 수행하고,
    제2 플라즈마 소스 가스를 사용하여 상기 노출된 금속막의 잔존 부분을 식각 하는 과 식각 공정을 수행하는 것을 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
  17. 제 16 항에 있어서,
    상기 제1 플라즈마 소스 가스와 상기 제2 플라즈마 소스 가스는 동일한 가스로 이루어지는 것을 특징으로 하는 이미지 센서의 제조방법.
  18. 제 17 항에 있어서,
    상기 플라즈마 소스 가스들은 플루오르종을 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
  19. 제 18 항에 있어서,
    상기 플라즈마 소스 가스들은 설퍼 헥사플루오라이드(SF6)인 것을 특징으로 하는 이미지 센서의 제조방법.
  20. 제 10 항에 있어서,
    상기 건식 식각 공정은 200 내지 2000 와트의 플라즈마 소스 전력을 사용하는 것을 특징으로 하는 이미지 센서의 제조방법.
KR1020050006850A 2005-01-25 2005-01-25 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법 KR100663355B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050006850A KR100663355B1 (ko) 2005-01-25 2005-01-25 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법
US11/328,765 US20060166481A1 (en) 2005-01-25 2006-01-10 Method of forming metal layer pattern and method of manufacturing image sensor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050006850A KR100663355B1 (ko) 2005-01-25 2005-01-25 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법

Publications (2)

Publication Number Publication Date
KR20060086040A KR20060086040A (ko) 2006-07-31
KR100663355B1 true KR100663355B1 (ko) 2007-01-02

Family

ID=36697406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006850A KR100663355B1 (ko) 2005-01-25 2005-01-25 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법

Country Status (2)

Country Link
US (1) US20060166481A1 (ko)
KR (1) KR100663355B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4666723B2 (ja) * 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP2002151698A (ja) * 2000-11-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20060166481A1 (en) 2006-07-27
KR20060086040A (ko) 2006-07-31

Similar Documents

Publication Publication Date Title
JP5306436B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR100598038B1 (ko) 다층 반사 방지막을 포함하는 고체 촬상 소자 및 그 다층반사 방지막의 제조 방법
US20090239327A1 (en) Cmos image sensor and method of fabricating the same
US8129764B2 (en) Imager devices having differing gate stack sidewall spacers, method for forming such imager devices, and systems including such imager devices
US7323758B2 (en) Solid state imaging device and method for producing the same
US6281034B1 (en) Solid-state imaging device and manufacturing method thereof and semiconductor device manufacturing method
US6306678B1 (en) Process for fabricating a high quality CMOS image sensor
US7371599B2 (en) Image sensor and method of forming the same
KR100663355B1 (ko) 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법
JPH05226631A (ja) Ｃｃｄ映像素子の製造方法
KR100885494B1 (ko) 커패시터를 갖는 이미지 소자의 제조방법 및 그에 의해제조된 이미지 소자
CN1832136A (zh) 图像传感器中采用化学机械抛光的自对准金属硅化物工艺
US7045872B2 (en) Semiconductor light receiving device and manufacturing method for the same
US20090140252A1 (en) Image sensor and method for manufacturing the sensor
JP2006210484A (ja) 固体撮像装置の製造方法
TWI775332B (zh) 背照式影像感測器及其製造方法
TWI309474B (en) Image sensor and method of forming the same
KR100815937B1 (ko) 이미지 센서 및 그 제조방법
KR101132722B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP4494173B2 (ja) 固体撮像装置の製造方法
KR100897684B1 (ko) 이미지 센서의 제조방법
KR100596419B1 (ko) 이미지 센서 및 그 제조방법
KR101128689B1 (ko) 선택적 플라즈마 질화처리를 이용한 이미지센서
KR100672720B1 (ko) 이미지 센서의 제조 방법
JP2005317710A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee