JP4531164B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4531164B2 JP4531164B2 JP23561399A JP23561399A JP4531164B2 JP 4531164 B2 JP4531164 B2 JP 4531164B2 JP 23561399 A JP23561399 A JP 23561399A JP 23561399 A JP23561399 A JP 23561399A JP 4531164 B2 JP4531164 B2 JP 4531164B2
- Authority
- JP
- Japan
- Prior art keywords
- organic
- insulating film
- forming
- resin material
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成された回路を有する半導体装置を用いて構成される液晶表示装置およびその作製方法に関する。特に本発明は、反射型液晶表示装置を利用した電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において液晶表示装置とは、液晶表示特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
近年、携帯ワープロやノートパソコンやポケットテレビなどのいわゆるモバイルツールなどへの液晶表示装置の応用が急速に発展している。
【０００３】
特に、反射型の液晶表示装置は、外部からの入射光を装置内で反射することによって表示を行うものである。従来の透過型の液晶表示装置においては光源であるバックライトを必要とするが、反射型の液晶表示装置では、上記の特性により、光源は原則として不要である。このため、大幅な消費電力の低減がはかられ、しかも薄形及び軽量化の効果も狙える。このため、屋外のような、自然の環境の中に光源があり、電源供給がおのずと制限され、重量の小さいことが要求されるような場での使用を前提とした、これらの表示装置として有効であることから、次第に注目を集めてきている。
【０００４】
【発明が解決しようとする課題】
従来、反射型液晶表示装置は、透過型液晶表示装置と比較して、表示が暗いといわれている。これは、反射型液晶表示装置はまだ、有効に入射光を利用するにいたっていないという液晶モード側の問題もある。しかし、バックライトという、使用できる光があらかじめ適切に用意されている透過型とは違って、反射型では必ずしも所望の光が表示装置へと供給されるとは限らない。このため、いかにこの限られた光を効果的に集めることができるかが、この反射型液晶表示装置の開発を行う上でのキーポイントのひとつとなっている。
【０００５】
このような課題を解決しようとする手段のひとつに、ガラス基板に研磨剤などを使って傷をつけ、さらに薬液を使って、傷を深化させつつ、基板を洗浄するという方法がある。薬液に浸す時間を適切に選ぶことによって、基板の凹凸を制御し、これに反射膜を形成することで、所望の散乱性が得られるとしている。しかし、この方法では、凹凸を細かく制御するのが極めて困難であり、毎回安定して、所望の散乱特性が得られるとは限らない。しかも、きわめてメカニカルで粗い方法であり、近年のＴＦＴプロセスなど微細パターン技術を適用するには不適切である。
【０００６】
また、もうひとつの方法として、反射機能をもつ膜として、表示装置内に鏡面画素電極を用い、パネルの外に拡散フィルムと呼ばれる散乱性を持たせた層を形成する方法がある。従来の透過型表示装置とほとんど同じプロセスを用いてパネルが作製でき、さらに拡散フィルムが外付けであるため、生産性にもすぐれた方法でもある。しかし、前方散乱のみを起こし、後方散乱を全く起こさないという理想的な拡散フィルムはいまだ存在せず、これがコントラストを落とす一因になっている。さらに、基板の外に散乱性を持たせるため、基板の板厚が厚い場合、または画素サイズが非常に小さい場合、入射光と反射光とでそれぞれ異なった画素を通過する現象が無視できないことがあり、この場合はいわゆるオプティカルクロストークの原因にもなりうる。
【０００７】
さらに、もうひとつの方法として、パネルの画素直下の層間膜にフォトリソグラフィー法を用いて、微細なパターンをつけ、その上に反射電極をつけることによって、反射電極自体に散乱性を持たせようとする試みもある。この方法なら表示装置の画質の劣化もなく、散乱性の制御も可能であるため、かなり有効な方法であると目される。しかし、素子基板に対して、パターニング工程が一つ以上増え、工程がそれだけ煩雑になり、さらに歩留りの低下も懸念される。
【０００８】
本発明はこのような問題点を解決するための技術であり、ＴＦＴを用いて作製されるアクティブマトリクス型の反射型液晶表示装置において、入射光が効率よく反射及び乱反射する反射電極を形成することを目的としている。
【０００９】
また、安定かつ平易なプロセスを用いることにより、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【００１０】
なお、工程数を削減して製造コストの低減および歩留まりを実現するためには、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用することは、その前後の工程において、被膜の成膜およびエッチングなどの工程の他に、レジスト剥離、洗浄や乾燥工程などが付加され、フォトリソグラフィーの工程においても、レジスト塗布、プレベーク、露光、現像、ポストベークなどの煩雑な工程が行われることを意味する。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明の構成は、
微粒子または有機物の小片を含有する有機樹脂材料から形成された絶縁膜と、前記絶縁膜上に形成された反射電極とを備えたことを特徴とする半導体装置である。
【００１２】
また、他の発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、
微粒子または有機物の小片を含む有機樹脂材料からなる絶縁膜と、
前記絶縁膜上に画素電極とを有することを特徴とする半導体装置である。
【００１３】
また、他の発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、
前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する高濃度ｐ型不純物領域を有し、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとは、チャネル形成領域と、該チャネル形成領域に接して設けられＬＤＤ領域を形成する低濃度ｎ型不純物領域と、該低濃度ｎ型不純物領域の外側に設けられソース領域またはドレイン領域を形成する高濃度ｎ型不純物領域とを有し、
前記画素部に設けた画素電極は光反射性表面を有し、微粒子または有機物の小片を含む有機絶縁物材料からなる絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲート電極の上方に設けた無機絶縁物材料から成る保護膜と、前記保護膜上に密接して形成された前記絶縁膜とに設けられた開孔を介して、前記画素ＴＦＴに接続していること
を特徴とする半導体装置である。
【００１４】
上記各構成において、前記有機樹脂材料に含まれる微粒子または有機物の小片の密度は、３００００個／ｍｍ2〜５００００個／ｍｍ2であることを特徴としている。３００００個／ｍｍ2以下である場合には、ある程度有機樹脂膜の表面が平坦となるため、有機樹脂膜上に反射電極を形成すると鏡面となる部分が多くなってしまう。また、５００００個／ｍｍ2以上である場合には、微粒子または有機物の小片の擬集が問題となってしまう。
【００１５】
なお、本明細書中で微粒子とは、粒径０．１μｍ〜５μｍの大きさで粒状のものを指しており、微粒子の材料としては、シリカ微粒子等の無機材料であっても、有機材料であってもよい。
【００１６】
また、本明細書中で有機物の小片とは、１μｍ〜５μｍの大きさのものを指しており、その形状は特に限定されない。代表的な有機物の小片の主成分としては、アクリル樹脂、ポリイミド樹脂、ポリイミドアミド樹脂、フェノール樹脂、エポキシ樹脂等が挙げられる。
【００１７】
また、本明細書中で微粒子または有機物の小片を含む含有する有機樹脂膜とは、アクリル樹脂、ポリイミド樹脂、ポリイミドアミド樹脂、フェノール樹脂、エポキシ樹脂等を指す。また、該有機樹脂膜を塗布する方法としては、スピンコート法、ディップコート法、スプレーコート法、バーコート法またはカーテンコート法等が挙げられる。
【００１８】
また、上記各構成において、前記有機樹脂材料に含まれる微粒子または有機物の小片により前記絶縁膜の表面は凹凸を有していることを特徴としている。
【００１９】
また、上記各構成において、前記反射電極の表面は凹凸を有していることを特徴としている。なお、反射電極の表面に高低差が、最大で５μｍの凹凸を形成することができる。
【００２０】
また、上記各構成において、前記有機物の小片の材料は、前記有機樹脂材料と同一であることを特徴としている。こうすることによって、エッチングの際、有機樹脂材料と有機物の小片とを同時に除去することができる。
【００２１】
また、上記各構成において、前記半導体装置は、反射型の液晶表示装置であることを特徴としている。
【００２２】
また、上記構成を実現するための発明の構成は、
有機樹脂材料中に微粒子または有機物の小片を混合した後、微粒子または有機物の小片を含む有機樹脂材料を塗布することを特徴とする半導体装置の作製方法である。
【００２３】
また、他の発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置の作製方法において、
前記基板上に、下地膜を形成する工程と、
前記下地膜上に複数の島状半導体層を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する低濃度ｎ型不純物領域を形成する工程と、
該低濃度ｎ型不純物領域の外側にソース領域またはドレイン領域を形成する高濃度ｎ型不純物領域を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する高濃度ｐ型不純物領域を形成する工程と、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁物材料から成る保護膜を形成する工程と、
該保護膜に密接して微粒子または有機物の小片を含む有機絶縁物材料からなる層間絶縁膜を形成する工程と、
前記画素ＴＦＴに接続する光反射性表面を有する画素電極を、前記層間絶縁膜上に形成する工程と、
を有することを特徴とする半導体装置の作製方法である。
【００２４】
上記構成において、微粒子または有機物の小片を含む有機絶縁物材料からなる層間絶縁膜を形成する前記工程は、微粒子または有機物の小片を含む有機樹脂材料を塗布する工程であることを特徴としている。
【００２５】
また、他の発明の構成は、
微粒子または有機物の小片を散布した後、前記微粒子または前記有機物の小片を覆って有機樹脂材料を塗布することを特徴とする半導体装置の作製方法である。
【００２６】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【００２７】
[実施例１]
図１〜図３を用いて本発明の実施例を説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００２８】
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスティック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００２９】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００３０】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３１】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３２】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃、１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００３３】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【００３４】
そして、結晶質半導体層１０３ｂ上にフォトマスク１（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、島状半導体層１０４〜１０８を形成しする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００３５】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００３６】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図１（Ｃ））。
【００３７】
図１（Ｄ）に示すように、ゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１とを積層した構造とすると良い。導電層（Ｂ）１１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００３８】
導電層（Ａ）１１０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。Ｗをゲート電極とする場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）１１１を窒化タングステン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）１１０をＷで２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００３９】
一方、導電層（Ａ）１１０にＴａＮ膜を、導電層（Ｂ）１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）１１０または導電層（Ｂ）１１１が微量に含有するアルカリ金属元素がゲート絶縁膜１０９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）１１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
【００４０】
次に、フォトマスク２（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストマスク１１２〜１１７を形成し、導電層（Ａ）１１０と導電層（Ｂ）１１１とを一括でエッチングしてゲート電極１１８〜１２２と容量配線１２３を形成する。ゲート電極１１８〜１２２と容量配線１２３は、導電層（Ａ）から成る１１８ａ〜１２２ａと、導電層（Ｂ）から成る１１８ｂ〜１２２ｂとが一体として形成されている（図２（Ａ））。
【００４１】
導電層（Ａ）および導電層（Ｂ）をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなった。
【００４２】
そして、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ-ドープ工程）を行った。ここではゲート電極１１８〜１２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図２（Ｂ）に示すように島状半導体層に低濃度ｎ型不純物領域１２４〜１２９を形成する。
【００４３】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行った（ｎ+ドープ工程）。まず、フォトマスク３（ＰＭ３）を用い、レジストのマスク１３０〜１３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域１３５〜１４０を形成した。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行った（図２（Ｃ））。
【００４４】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４４、１４５を形成する。ここでは、ゲート電極１１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８は、フォトマスク４（ＰＭ４）を用いてレジストマスク１４１〜１４３を形成し全面を被覆しておく。高濃度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図２（Ｄ））。この高濃度ｐ型不純物領域１４４、１４５には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜５×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する上で何ら問題はなかった。
【００４５】
その後、図３（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜１４６を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜１４６は無機絶縁物材料から形成する。保護絶縁膜１４６の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００４６】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃、４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図３（Ｂ））。
【００４７】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃、１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４８】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる層間絶縁膜１４７ａを塗布する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。この層間絶縁膜の直上に乗るべき反射電極に散乱特性を持たせるためには、層間絶縁膜は凹凸のついた形状でなければならない。有機絶縁膜物質を含む塗布液に２〜５ミクロン程度の大きさを持つ有機物の小片１４７ｂを加える。なお有機物の小片１４７ｂの形状は、小片の積み重なりを防止するため、球状のものを使用するのが好ましい。そして、超音波発生装置にてこの混合液を攪拌する。このとき、小片同士が凝集して、大きな塊ができるのを防止するために、混合液の粘度が１０ｃｐ程度になるように溶剤による希釈を行った。この混合液を基板に塗布する。その後、ホットプレートで８０℃、６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃、６０分焼成した。
【００４９】
このようにして、有機絶縁膜の表面に凹凸部を形成することができた。ところで、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００５０】
その後、フォトマスク５（ＰＭ５）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００５１】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスク６（ＰＭ６）によりレジストマスクパターンを形成し、エッチングによってソース配線１４８〜１５２とドレイン配線１５３〜１５８を形成する。ここで、ドレイン配線１５７は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とした。
【００５２】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃、１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により保護絶縁膜１４６や、下地膜１０２にに存在する水素を島状半導体膜１０４〜１０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった（図３（Ｃ））。
【００５３】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００５４】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、島状半導体膜１０４にチャネル形成領域２０６、高濃度ｐ型不純物領域から成るソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有したシングルドレインの構造を有している。第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネル形成領域２０９、ゲート電極１１９と重ならないＬＤＤ領域２１０、ソース領域２１２、ドレイン領域２１１を有している。このＬＤＤ領域のチャネル長方向の長さは１．０〜４．０μｍ、好ましくは２．０〜３．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物領域から成るソース領域２１４ａ、２１４ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングルドレインの構造を有している。第２のｎチャネル型ＴＦＴ２０３には、島状半導体膜１０７にチャネル形成領域２１６、ＬＤＤ領域２１７、２１８、ソース領域２２０、ドレイン領域２１９が形成されている。このＴＦＴのＬＤＤの長さも１．０〜４．０μｍとして形成した。画素ＴＦＴ２０４には、島状半導体膜１０８にチャネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまたはドレイン領域２２６〜２２８を有している。ＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続する半導体層２２９とから保持容量２０５が形成されている。図３（Ｃ）では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。また、本実施例ではトップゲート型ＴＦＴとしたが、特に限定されず、例えばボトムゲート型ＴＦＴに適用してもよい。
【００５５】
図７は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図３（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート配線を兼ねるゲート電極１２２は、図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差している。図示はしていないが、島状半導体層には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２５６はソース配線１５２とソース領域２２６とのコンタクト部、２５７はドレイン配線１５７とドレイン領域２２８とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２８から延在する半導体層２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この構成におて半導体層２２９には、価電子制御を目的とした不純物元素は添加されていない。
【００５６】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらに耐熱性を有する導電性材料でゲート電極を形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。
【００５７】
［実施例２］
本実施例では実施例１で作製したアクティブマトリクス基板から、図４に示したアクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００５８】
まず、配向膜１７４を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂またはポリアミック酸系樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。
【００５９】
対向側の対向基板１７５には、遮光膜１７６、カラーフィルタ１７３、透明導電膜１７７および配向膜１７８を形成する。画素電極として機能するドレイン配線１５７に対向する位置には赤または緑または青のカラーフィルタ１７３が配置される。一方、ドレイン配線１５７には対向しない位置に遮光膜１７６が形成されているが、その遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成されている。このような対向基板に対して、球状のスペーサ（図示せず）を散布する。また、球状のスペーサを散布するかわりに、柱状スペーサを配向膜１７４形成前、または配向膜１７４形成後に形成しても良い。
【００６０】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１８０で貼り合わせる。シール剤１８０にはフィラー１７９が混入されていて、このフィラー１７９とスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１８１を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図４に示すアクティブマトリクス型液晶表示装置が完成する。
【００６１】
図５はアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とシール剤の位置関係を示す上面図である。画素部１８８の周辺に駆動回路として走査信号駆動回路１８５と画像信号駆動回路１８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路１８７も付加されていても良い。そして、これらの駆動回路は接続配線１８３によって外部入出力端子１８２と接続されている。画素部１８８では走査信号駆動回路１８５から延在するゲート配線群１８９と画像信号駆動回路１８６から延在するソース配線群１９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００６２】
シール剤１８０は、基板１０１上の画素部１８８および走査信号制御回路１８５、画像信号制御回路１８６、その他の信号処理回路１８７の外側であって、外部入出力端子１８２よりも内側に形成する。
【００６３】
このようなアクティブマトリクス型液晶表示装置の構成を図６の斜視図を用いて説明する。図６においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部１８８と、走査信号駆動回路１８５と、画像信号駆動回路１８６とその他の信号処理回路１８７とで構成される。画素部１８８には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１８５と、画像信号駆動回路１８６はそれぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）１９１が外部入力端子１８２に接続していて画像信号などを入力するのに用いる。そして接続配線１８３でそれぞれの駆動回路に接続している。また、対向基板１７５には図示していないが、遮光膜や透明電極が設けられている。
【００６４】
外部入出力端子１８２はソース配線またはドレイン配線と同じ構成で導電性金属膜から形成され、凹凸を有する層間絶縁膜１４７ａが除去された基板１０１上に形成される。ＦＰＣ１９１はポリイミドなどの有機樹脂フィルムに銅配線が形成されていて、異方性導電性接着剤で外部入出力端子１８２と接続する。異方性導電性接着剤は接着剤と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子により構成され、この粒子が外部入出力端子１８２と銅配線とに接触することによりこの部分で電気的な接触が形成される。ＦＰＣ１９１は基板１０１との接着強度を高めるために、外部入出力端子１８２の外側にはみだして接着されると共に、端部には樹脂層１９２が設けられこの部分における機械的強度を高めている。
【００６５】
また、外部入出力端子１８２とＦＰＣ１９１との接続構造を同一なものとして、シール剤の外側にもスペーサを設け、アクティブマトリクス基板と対向基板とで挟持させるとこの部分の機械的強度を高めることができる。このような構成は、特に、外部入出力端子１８２を露出させるために、対向基板の一部を切断するときに有効に作用する。
【００６６】
このような構成の液晶表示装置は、実施例１に示したアクティブマトリクス基板を用いて形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００６７】
［実施例３］
図８は実施例１で示したアクティブマトリクス基板の回路構成の一例であり、反射型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路１８６、走査信号駆動回路（Ａ）（Ｂ）１８５、画素部１８８を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路１８６、走査信号駆動回路１８５を含めた総称である。
【００６８】
画像信号駆動回路１８６は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフトレジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている。
【００６９】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路はのＴＦＴは、図３（Ｃ）の第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１で形成する。また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるがシフトレジスタ回路と同様なＴＦＴを用いれば良い。また、これらの回路において、ゲートをマルチゲート構造で形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
【００７０】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図３（Ｃ）で示す第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３で形成することが望ましい。
【００７１】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図３（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構造とし、さらにＬＤＤ領域を設けた構造とするのが望ましい。
【００７２】
尚、本実例の構成は、実施例１に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例１の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。
【００７３】
［実施例４］
本実施例では、実施例１と異なる層間絶縁膜（表面に凹凸部を有する）の作製方法の一例を示す。まず、実施例１に従って図３（Ｂ）の状態を得る。次いで、実施例１に示した混合液を用いて、印刷装置によって基板にオフセット印刷を行った。
【００７４】
このとき混合液の粘度が３０ｃｐ程度になるように混合液の調製をした。その後、ホットプレートで８０℃、６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃、６０分焼成した。このようにして、図３（Ｃ）に示した状態が得られ、有機絶縁膜の表面に凹凸部を形成することができた。
【００７５】
以降の工程は、実施例１に従えば、実施例１に示したアクティブマトリクス基板を用いて形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００７６】
［実施例５］
本実施例では、実施例１と異なる層間絶縁膜（表面に凹凸部を有する）の作製方法の一例を示す。まず、実施例１に従って図３（Ｂ）の状態を得る。
【００７７】
次いで、２〜５μｍ程度の大きさを持つ有機物の小片をアセトンに懸濁させたものを基板に対してスピン塗布する。良好な散乱特性を実現するためには、小片の分布密度が重要である。本実施例では、１ｍｍ平方あたり、３００００〜５００００個程度の分布密度になるように散布を行った。なお小片の形状は、小片の積み重なりを防止するため、球状のものを使用するのが好ましい。その上から、小片と同じ材質からなる層間絶縁膜の塗布液を塗り、小片の固定をする。その後、ホットプレートで８０℃、６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃、６０分焼成した。このようにして、有機絶縁膜の表面に凹凸部を形成することができた。
【００７８】
以降の工程は、実施例１に従えば、実施例１に示したアクティブマトリクス基板を形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００７９】
［実施例６］
本実施例では、実施例１と異なる層間絶縁膜（表面に凹凸部を有する）の作製方法の一例を示す。まず、実施例１に従って図３（Ｂ）の状態を得る。
【００８０】
ここでは、パネル組み工程に使用されるシール材を用いる。シール材の主材である、ペースト状になった樹脂粉をそのシール材の溶剤で希釈して、その上澄み液のみを取り出した。このとき、樹脂粉の大きさを制限するために、上澄み液をさらにフィルタに通して、その濾液を取り出してもよい。このようにして取り出した液を用いて、基板に対してスピン塗布を行った。その後、ホットプレートで９０℃、１２０秒の予備加熱を行い、さらにクリーンオーブンで１６０℃、９０分焼成した。 このようにして、有機樹脂材料からなる層間絶縁膜の表面に凹凸部を形成することができた。
【００８１】
以降の工程は、実施例１に従えば、実施例１に示したアクティブマトリクス基板を用いて形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００８２】
［実施例７］
本実施例では、実施例１とは異なるＴＦＴを用いてアクティブマトリクスを形成する例を示す。
【００８３】
まず、実施例１に従い、図１（Ｄ）の状態を得る。次いで、ゲート電極の端部にテーパ―部が形成されるようにエッチングする。テーパ―部の角度は５〜４５度、好ましくは１０〜３０度である。テーパ―部を形成する工程は特に限定されないが、本実施例ではＩＣＰエッチング装置を用いてエッチングを行った。また、オーバーエッチングを行なったため、ゲート絶縁膜が露出している領域は、２０〜５０ｎｍ程度エッチングされた。
【００８４】
次いで、画素ＴＦＴ及び駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ゲート電極の形成に用いたマスクをそのまま残し、端部にテーパー部を有するゲート電極をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ここでは、ｎ型を付与する不純物元素（ここではリン）をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms／cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。
【００８５】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。ゲート電極の形成に用いたマスクを残し、さらに第３のフォトマスクを用い、マスクに重ねて新たなレジストマスクを形成する。これは、ゲート電極と島状半導体層の一部を覆うように形成する。そして、イオンドープ法において１０〜３０ｋｅＶの低加速電圧の条件で添加する。
【００８６】
このようにして図９に示した低濃度ｎ型不純物領域（９１１、９１５、９１９、９２３ａ、９２３ｂ、９２９、９６１、９６２、９６３ａ、９６３ｂ）と、ソース領域およびドレイン領域となる高濃度ｎ型不純物領域（９１３、９１２、９２１、９２０、９２５〜９２９）を形成する。
【００８７】
そして、第４のマスクを用い、ｐ型を付与する不純物元素（ここではボロン）を添加して、ｐチャネル型ＴＦＴを形成する島状半導体層にソース領域およびドレイン領域となる高濃度ｐ型不純物領域９０８、９０９、９１６、９１７を形成する。
【００８８】
また、９０６、９１０、９１４、９１８、９２２ａ、９２２ｂはチャネル形成領域である。また、
【００８９】
その後、ゲート電極およびゲート絶縁膜上から保護膜８４２を形成する。
【００９０】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。
【００９１】
活性化の工程が終了したら、微粒子または有機物の小片を含む有機樹脂膜８４３を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。
【００９２】
その後、第５のフォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。
【００９３】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第６のフォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線８４４〜８４８とドレイン配線８４９〜８５３を形成する。ここで、ドレイン配線８５３は画素電極として機能するものである。
【００９４】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ（Ａ）９００ａ、第１のｎチャネル型ＴＦＴ（Ａ）９０１ａ、第２のｐチャネル型ＴＦＴ（Ａ）９０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）９０３ａ、画素部には画素ＴＦＴ９０４、保持容量９０５が形成されている。
【００９５】
ゲート電極をテーパ―形状とすることによって、図９に示したアクティブマトリクス基板を得ることができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。また、実施例３〜６のいずれの構成とも自由に組み合わせることが可能である。
【００９６】
［実施例８］
本実施例では、実施例１とは異なるＴＦＴを用いてアクティブマトリクスを形成する例を示す。
【００９７】
まず、実施例１に従い、図１（Ｃ）の状態を得る。次いで、ｎチャネル型ＴＦＴにゲート電極と重なるＬＤＤ領域を形成するために、マスクを用いてｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行った。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。次いで、実施例１と同様にしてゲート電極１１８〜１２２を形成する。
【００９８】
こうして、第１のｎチャネル型ＴＦＴ１００１にはゲート電極と重なるＬＤＤ領域１０１０が形成され、第２のｎチャネル型ＴＦＴ１００３にはゲート電極と重なるＬＤＤ領域１０１７、１０１８が形成された。
【００９９】
このＬＤＤ領域において、ゲート電極１１９、１２１と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。また、保持容量部１００５において、保持容量線と重なる半導体層１０２９にも不純物元素を添加した。
【０１００】
また、第１のｎチャネル型ＴＦＴのソース領域１０１２、ドレイン領域１０１１は、ゲート電極をマスクに用いて形成されている。また、第２のｎチャネル型ＴＦＴのソース領域１０２０、ドレイン領域１０１９は、マスクを用いて形成されている。図１０中において、１００９、１０１６はチャネル形成領域、１０４７ａは凹凸を有する有機樹脂膜、１０４７ｂは微粒子または有機物の小片である。
【０１０１】
なお、本実施例では、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）の工程順序が実施例１と異なるだけで他の工程は同一であるため、詳細な説明は省略する。
【０１０２】
このように、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）の工程順序を変更することによって、図１０に示したアクティブマトリクス基板を得ることができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。また、実施例３〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１０３】
［実施例９］
本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合について説明する。本実施例は、実施例１において、結晶質シリコン膜でなる活性層の代わりに、シリコン基板（シリコンウェハ）に直接的にｎ型またはｐ型を付与する不純物元素を添加し、ＴＦＴ構造を実現すれば良い。また、反射型であるので、画素電極として反射率の高い金属膜（例えばアルミニウム、銀、またはこれらの合金（Ａｌ−Ａｇ合金）等を用いれば良い。
【０１０４】
即ち、同一基板上に画素マトリクス回路とドライバー回路とを少なくとも含み、ドライバー回路を形成するｎチャネル型ＴＦＴのＬＤＤ領域は、少なくとも一部または全部がゲート配線と重なるように配置され、画素マトリクス回路を形成する画素ＴＦＴのＬＤＤ領域はゲート配線と重ならないように配置され、ドライバー回路を形成するｎチャネル型ＴＦＴのＬＤＤ領域には、画素ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素が含まれる、という構成を有する構造であれば良い。
【０１０５】
なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせることが可能である。
【０１０６】
［実施例１０］
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１０７】
なお、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。
【０１０８】
［実施例１１］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが挙げられる。それらの一例を図１１に示す。
【０１０９】
図１１（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【０１１０】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【０１１１】
図１１（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
【０１１２】
図１１（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１１３】
図１１（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１１４】
図１１（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１１５】
なお、本実施例の構成は、実施例１〜１０のいずれの構成とも自由に組み合わせることが可能である。
【０１１６】
また、ここでは図示しなかったが、本発明はその他にも、反射型プロジェクターやナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【０１１７】
【発明の効果】
このような方法を用いれば、高密度でランダム性の高い凹凸を簡単に作ることができる。様々な大きさを持つ小片の粉末を用いるため、結果としてきわめて一様な散乱特性を有する反射電極ができる。また、小片の配置は散布やスピン塗布などによって無作為的に決められるので、きわめてランダムな配置にすることができ、光の回折などによる反射電極の色付きがない。さらに、凹凸作製の過程では、パターニング工程を一切必要としないため、工程数の削減による製造コストの低減や、歩留りの向上などにも効果がある。たとえば、本願に記載している実施例では、散乱反射機能を備えたアクティブマトリクス基板を作製するのに、マスク枚数は６枚とかなり抑えることができる。
【図面の簡単な説明】
【図１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図５】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図６】 液晶表示装置の構造を示す斜視図。
【図７】 画素部の画素を示す上面図。
【図８】 液晶表示装置の回路構成を説明するブロック図。
【図９】 アクティブマトリクス基板の断面図の一例。
【図１０】 アクティブマトリクス基板の断面図の一例。
【図１１】 半導体装置の一例を示す図。
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成された回路を有する半導体装置を用いて構成される液晶表示装置およびその作製方法に関する。特に本発明は、反射型液晶表示装置を利用した電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において液晶表示装置とは、液晶表示特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
近年、携帯ワープロやノートパソコンやポケットテレビなどのいわゆるモバイルツールなどへの液晶表示装置の応用が急速に発展している。
【０００３】
特に、反射型の液晶表示装置は、外部からの入射光を装置内で反射することによって表示を行うものである。従来の透過型の液晶表示装置においては光源であるバックライトを必要とするが、反射型の液晶表示装置では、上記の特性により、光源は原則として不要である。このため、大幅な消費電力の低減がはかられ、しかも薄形及び軽量化の効果も狙える。このため、屋外のような、自然の環境の中に光源があり、電源供給がおのずと制限され、重量の小さいことが要求されるような場での使用を前提とした、これらの表示装置として有効であることから、次第に注目を集めてきている。
【０００４】
【発明が解決しようとする課題】
従来、反射型液晶表示装置は、透過型液晶表示装置と比較して、表示が暗いといわれている。これは、反射型液晶表示装置はまだ、有効に入射光を利用するにいたっていないという液晶モード側の問題もある。しかし、バックライトという、使用できる光があらかじめ適切に用意されている透過型とは違って、反射型では必ずしも所望の光が表示装置へと供給されるとは限らない。このため、いかにこの限られた光を効果的に集めることができるかが、この反射型液晶表示装置の開発を行う上でのキーポイントのひとつとなっている。
【０００５】
このような課題を解決しようとする手段のひとつに、ガラス基板に研磨剤などを使って傷をつけ、さらに薬液を使って、傷を深化させつつ、基板を洗浄するという方法がある。薬液に浸す時間を適切に選ぶことによって、基板の凹凸を制御し、これに反射膜を形成することで、所望の散乱性が得られるとしている。しかし、この方法では、凹凸を細かく制御するのが極めて困難であり、毎回安定して、所望の散乱特性が得られるとは限らない。しかも、きわめてメカニカルで粗い方法であり、近年のＴＦＴプロセスなど微細パターン技術を適用するには不適切である。
【０００６】
また、もうひとつの方法として、反射機能をもつ膜として、表示装置内に鏡面画素電極を用い、パネルの外に拡散フィルムと呼ばれる散乱性を持たせた層を形成する方法がある。従来の透過型表示装置とほとんど同じプロセスを用いてパネルが作製でき、さらに拡散フィルムが外付けであるため、生産性にもすぐれた方法でもある。しかし、前方散乱のみを起こし、後方散乱を全く起こさないという理想的な拡散フィルムはいまだ存在せず、これがコントラストを落とす一因になっている。さらに、基板の外に散乱性を持たせるため、基板の板厚が厚い場合、または画素サイズが非常に小さい場合、入射光と反射光とでそれぞれ異なった画素を通過する現象が無視できないことがあり、この場合はいわゆるオプティカルクロストークの原因にもなりうる。
【０００７】
さらに、もうひとつの方法として、パネルの画素直下の層間膜にフォトリソグラフィー法を用いて、微細なパターンをつけ、その上に反射電極をつけることによって、反射電極自体に散乱性を持たせようとする試みもある。この方法なら表示装置の画質の劣化もなく、散乱性の制御も可能であるため、かなり有効な方法であると目される。しかし、素子基板に対して、パターニング工程が一つ以上増え、工程がそれだけ煩雑になり、さらに歩留りの低下も懸念される。
【０００８】
本発明はこのような問題点を解決するための技術であり、ＴＦＴを用いて作製されるアクティブマトリクス型の反射型液晶表示装置において、入射光が効率よく反射及び乱反射する反射電極を形成することを目的としている。
【０００９】
また、安定かつ平易なプロセスを用いることにより、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【００１０】
なお、工程数を削減して製造コストの低減および歩留まりを実現するためには、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用することは、その前後の工程において、被膜の成膜およびエッチングなどの工程の他に、レジスト剥離、洗浄や乾燥工程などが付加され、フォトリソグラフィーの工程においても、レジスト塗布、プレベーク、露光、現像、ポストベークなどの煩雑な工程が行われることを意味する。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明の構成は、
微粒子または有機物の小片を含有する有機樹脂材料から形成された絶縁膜と、前記絶縁膜上に形成された反射電極とを備えたことを特徴とする半導体装置である。
【００１２】
また、他の発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、
微粒子または有機物の小片を含む有機樹脂材料からなる絶縁膜と、
前記絶縁膜上に画素電極とを有することを特徴とする半導体装置である。
【００１３】
また、他の発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、
前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する高濃度ｐ型不純物領域を有し、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとは、チャネル形成領域と、該チャネル形成領域に接して設けられＬＤＤ領域を形成する低濃度ｎ型不純物領域と、該低濃度ｎ型不純物領域の外側に設けられソース領域またはドレイン領域を形成する高濃度ｎ型不純物領域とを有し、
前記画素部に設けた画素電極は光反射性表面を有し、微粒子または有機物の小片を含む有機絶縁物材料からなる絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲート電極の上方に設けた無機絶縁物材料から成る保護膜と、前記保護膜上に密接して形成された前記絶縁膜とに設けられた開孔を介して、前記画素ＴＦＴに接続していること
を特徴とする半導体装置である。
【００１４】
上記各構成において、前記有機樹脂材料に含まれる微粒子または有機物の小片の密度は、３００００個／ｍｍ2〜５００００個／ｍｍ2であることを特徴としている。３００００個／ｍｍ2以下である場合には、ある程度有機樹脂膜の表面が平坦となるため、有機樹脂膜上に反射電極を形成すると鏡面となる部分が多くなってしまう。また、５００００個／ｍｍ2以上である場合には、微粒子または有機物の小片の擬集が問題となってしまう。
【００１５】
なお、本明細書中で微粒子とは、粒径０．１μｍ〜５μｍの大きさで粒状のものを指しており、微粒子の材料としては、シリカ微粒子等の無機材料であっても、有機材料であってもよい。
【００１６】
また、本明細書中で有機物の小片とは、１μｍ〜５μｍの大きさのものを指しており、その形状は特に限定されない。代表的な有機物の小片の主成分としては、アクリル樹脂、ポリイミド樹脂、ポリイミドアミド樹脂、フェノール樹脂、エポキシ樹脂等が挙げられる。
【００１７】
また、本明細書中で微粒子または有機物の小片を含む含有する有機樹脂膜とは、アクリル樹脂、ポリイミド樹脂、ポリイミドアミド樹脂、フェノール樹脂、エポキシ樹脂等を指す。また、該有機樹脂膜を塗布する方法としては、スピンコート法、ディップコート法、スプレーコート法、バーコート法またはカーテンコート法等が挙げられる。
【００１８】
また、上記各構成において、前記有機樹脂材料に含まれる微粒子または有機物の小片により前記絶縁膜の表面は凹凸を有していることを特徴としている。
【００１９】
また、上記各構成において、前記反射電極の表面は凹凸を有していることを特徴としている。なお、反射電極の表面に高低差が、最大で５μｍの凹凸を形成することができる。
【００２０】
また、上記各構成において、前記有機物の小片の材料は、前記有機樹脂材料と同一であることを特徴としている。こうすることによって、エッチングの際、有機樹脂材料と有機物の小片とを同時に除去することができる。
【００２１】
また、上記各構成において、前記半導体装置は、反射型の液晶表示装置であることを特徴としている。
【００２２】
また、上記構成を実現するための発明の構成は、
有機樹脂材料中に微粒子または有機物の小片を混合した後、微粒子または有機物の小片を含む有機樹脂材料を塗布することを特徴とする半導体装置の作製方法である。
【００２３】
また、他の発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置の作製方法において、
前記基板上に、下地膜を形成する工程と、
前記下地膜上に複数の島状半導体層を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する低濃度ｎ型不純物領域を形成する工程と、
該低濃度ｎ型不純物領域の外側にソース領域またはドレイン領域を形成する高濃度ｎ型不純物領域を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する高濃度ｐ型不純物領域を形成する工程と、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁物材料から成る保護膜を形成する工程と、
該保護膜に密接して微粒子または有機物の小片を含む有機絶縁物材料からなる層間絶縁膜を形成する工程と、
前記画素ＴＦＴに接続する光反射性表面を有する画素電極を、前記層間絶縁膜上に形成する工程と、
を有することを特徴とする半導体装置の作製方法である。
【００２４】
上記構成において、微粒子または有機物の小片を含む有機絶縁物材料からなる層間絶縁膜を形成する前記工程は、微粒子または有機物の小片を含む有機樹脂材料を塗布する工程であることを特徴としている。
【００２５】
また、他の発明の構成は、
微粒子または有機物の小片を散布した後、前記微粒子または前記有機物の小片を覆って有機樹脂材料を塗布することを特徴とする半導体装置の作製方法である。
【００２６】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【００２７】
[実施例１]
図１〜図３を用いて本発明の実施例を説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００２８】
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスティック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００２９】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００３０】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３１】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３２】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃、１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００３３】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【００３４】
そして、結晶質半導体層１０３ｂ上にフォトマスク１（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、島状半導体層１０４〜１０８を形成しする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００３５】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００３６】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図１（Ｃ））。
【００３７】
図１（Ｄ）に示すように、ゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１とを積層した構造とすると良い。導電層（Ｂ）１１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００３８】
導電層（Ａ）１１０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。Ｗをゲート電極とする場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）１１１を窒化タングステン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）１１０をＷで２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００３９】
一方、導電層（Ａ）１１０にＴａＮ膜を、導電層（Ｂ）１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）１１０または導電層（Ｂ）１１１が微量に含有するアルカリ金属元素がゲート絶縁膜１０９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）１１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
【００４０】
次に、フォトマスク２（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストマスク１１２〜１１７を形成し、導電層（Ａ）１１０と導電層（Ｂ）１１１とを一括でエッチングしてゲート電極１１８〜１２２と容量配線１２３を形成する。ゲート電極１１８〜１２２と容量配線１２３は、導電層（Ａ）から成る１１８ａ〜１２２ａと、導電層（Ｂ）から成る１１８ｂ〜１２２ｂとが一体として形成されている（図２（Ａ））。
【００４１】
導電層（Ａ）および導電層（Ｂ）をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなった。
【００４２】
そして、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ-ドープ工程）を行った。ここではゲート電極１１８〜１２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図２（Ｂ）に示すように島状半導体層に低濃度ｎ型不純物領域１２４〜１２９を形成する。
【００４３】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行った（ｎ+ドープ工程）。まず、フォトマスク３（ＰＭ３）を用い、レジストのマスク１３０〜１３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域１３５〜１４０を形成した。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行った（図２（Ｃ））。
【００４４】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４４、１４５を形成する。ここでは、ゲート電極１１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８は、フォトマスク４（ＰＭ４）を用いてレジストマスク１４１〜１４３を形成し全面を被覆しておく。高濃度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図２（Ｄ））。この高濃度ｐ型不純物領域１４４、１４５には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜５×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する上で何ら問題はなかった。
【００４５】
その後、図３（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜１４６を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜１４６は無機絶縁物材料から形成する。保護絶縁膜１４６の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００４６】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃、４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図３（Ｂ））。
【００４７】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃、１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４８】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる層間絶縁膜１４７ａを塗布する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。この層間絶縁膜の直上に乗るべき反射電極に散乱特性を持たせるためには、層間絶縁膜は凹凸のついた形状でなければならない。有機絶縁膜物質を含む塗布液に２〜５ミクロン程度の大きさを持つ有機物の小片１４７ｂを加える。なお有機物の小片１４７ｂの形状は、小片の積み重なりを防止するため、球状のものを使用するのが好ましい。そして、超音波発生装置にてこの混合液を攪拌する。このとき、小片同士が凝集して、大きな塊ができるのを防止するために、混合液の粘度が１０ｃｐ程度になるように溶剤による希釈を行った。この混合液を基板に塗布する。その後、ホットプレートで８０℃、６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃、６０分焼成した。
【００４９】
このようにして、有機絶縁膜の表面に凹凸部を形成することができた。ところで、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００５０】
その後、フォトマスク５（ＰＭ５）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００５１】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスク６（ＰＭ６）によりレジストマスクパターンを形成し、エッチングによってソース配線１４８〜１５２とドレイン配線１５３〜１５８を形成する。ここで、ドレイン配線１５７は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とした。
【００５２】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃、１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により保護絶縁膜１４６や、下地膜１０２にに存在する水素を島状半導体膜１０４〜１０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった（図３（Ｃ））。
【００５３】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００５４】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、島状半導体膜１０４にチャネル形成領域２０６、高濃度ｐ型不純物領域から成るソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有したシングルドレインの構造を有している。第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネル形成領域２０９、ゲート電極１１９と重ならないＬＤＤ領域２１０、ソース領域２１２、ドレイン領域２１１を有している。このＬＤＤ領域のチャネル長方向の長さは１．０〜４．０μｍ、好ましくは２．０〜３．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物領域から成るソース領域２１４ａ、２１４ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングルドレインの構造を有している。第２のｎチャネル型ＴＦＴ２０３には、島状半導体膜１０７にチャネル形成領域２１６、ＬＤＤ領域２１７、２１８、ソース領域２２０、ドレイン領域２１９が形成されている。このＴＦＴのＬＤＤの長さも１．０〜４．０μｍとして形成した。画素ＴＦＴ２０４には、島状半導体膜１０８にチャネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまたはドレイン領域２２６〜２２８を有している。ＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続する半導体層２２９とから保持容量２０５が形成されている。図３（Ｃ）では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。また、本実施例ではトップゲート型ＴＦＴとしたが、特に限定されず、例えばボトムゲート型ＴＦＴに適用してもよい。
【００５５】
図７は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図３（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート配線を兼ねるゲート電極１２２は、図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差している。図示はしていないが、島状半導体層には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２５６はソース配線１５２とソース領域２２６とのコンタクト部、２５７はドレイン配線１５７とドレイン領域２２８とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２８から延在する半導体層２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この構成におて半導体層２２９には、価電子制御を目的とした不純物元素は添加されていない。
【００５６】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらに耐熱性を有する導電性材料でゲート電極を形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。
【００５７】
［実施例２］
本実施例では実施例１で作製したアクティブマトリクス基板から、図４に示したアクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００５８】
まず、配向膜１７４を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂またはポリアミック酸系樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。
【００５９】
対向側の対向基板１７５には、遮光膜１７６、カラーフィルタ１７３、透明導電膜１７７および配向膜１７８を形成する。画素電極として機能するドレイン配線１５７に対向する位置には赤または緑または青のカラーフィルタ１７３が配置される。一方、ドレイン配線１５７には対向しない位置に遮光膜１７６が形成されているが、その遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成されている。このような対向基板に対して、球状のスペーサ（図示せず）を散布する。また、球状のスペーサを散布するかわりに、柱状スペーサを配向膜１７４形成前、または配向膜１７４形成後に形成しても良い。
【００６０】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１８０で貼り合わせる。シール剤１８０にはフィラー１７９が混入されていて、このフィラー１７９とスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１８１を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図４に示すアクティブマトリクス型液晶表示装置が完成する。
【００６１】
図５はアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とシール剤の位置関係を示す上面図である。画素部１８８の周辺に駆動回路として走査信号駆動回路１８５と画像信号駆動回路１８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路１８７も付加されていても良い。そして、これらの駆動回路は接続配線１８３によって外部入出力端子１８２と接続されている。画素部１８８では走査信号駆動回路１８５から延在するゲート配線群１８９と画像信号駆動回路１８６から延在するソース配線群１９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００６２】
シール剤１８０は、基板１０１上の画素部１８８および走査信号制御回路１８５、画像信号制御回路１８６、その他の信号処理回路１８７の外側であって、外部入出力端子１８２よりも内側に形成する。
【００６３】
このようなアクティブマトリクス型液晶表示装置の構成を図６の斜視図を用いて説明する。図６においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部１８８と、走査信号駆動回路１８５と、画像信号駆動回路１８６とその他の信号処理回路１８７とで構成される。画素部１８８には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１８５と、画像信号駆動回路１８６はそれぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）１９１が外部入力端子１８２に接続していて画像信号などを入力するのに用いる。そして接続配線１８３でそれぞれの駆動回路に接続している。また、対向基板１７５には図示していないが、遮光膜や透明電極が設けられている。
【００６４】
外部入出力端子１８２はソース配線またはドレイン配線と同じ構成で導電性金属膜から形成され、凹凸を有する層間絶縁膜１４７ａが除去された基板１０１上に形成される。ＦＰＣ１９１はポリイミドなどの有機樹脂フィルムに銅配線が形成されていて、異方性導電性接着剤で外部入出力端子１８２と接続する。異方性導電性接着剤は接着剤と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子により構成され、この粒子が外部入出力端子１８２と銅配線とに接触することによりこの部分で電気的な接触が形成される。ＦＰＣ１９１は基板１０１との接着強度を高めるために、外部入出力端子１８２の外側にはみだして接着されると共に、端部には樹脂層１９２が設けられこの部分における機械的強度を高めている。
【００６５】
また、外部入出力端子１８２とＦＰＣ１９１との接続構造を同一なものとして、シール剤の外側にもスペーサを設け、アクティブマトリクス基板と対向基板とで挟持させるとこの部分の機械的強度を高めることができる。このような構成は、特に、外部入出力端子１８２を露出させるために、対向基板の一部を切断するときに有効に作用する。
【００６６】
このような構成の液晶表示装置は、実施例１に示したアクティブマトリクス基板を用いて形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００６７】
［実施例３］
図８は実施例１で示したアクティブマトリクス基板の回路構成の一例であり、反射型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路１８６、走査信号駆動回路（Ａ）（Ｂ）１８５、画素部１８８を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路１８６、走査信号駆動回路１８５を含めた総称である。
【００６８】
画像信号駆動回路１８６は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフトレジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている。
【００６９】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路はのＴＦＴは、図３（Ｃ）の第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１で形成する。また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるがシフトレジスタ回路と同様なＴＦＴを用いれば良い。また、これらの回路において、ゲートをマルチゲート構造で形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
【００７０】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図３（Ｃ）で示す第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３で形成することが望ましい。
【００７１】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図３（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構造とし、さらにＬＤＤ領域を設けた構造とするのが望ましい。
【００７２】
尚、本実例の構成は、実施例１に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例１の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。
【００７３】
［実施例４］
本実施例では、実施例１と異なる層間絶縁膜（表面に凹凸部を有する）の作製方法の一例を示す。まず、実施例１に従って図３（Ｂ）の状態を得る。次いで、実施例１に示した混合液を用いて、印刷装置によって基板にオフセット印刷を行った。
【００７４】
このとき混合液の粘度が３０ｃｐ程度になるように混合液の調製をした。その後、ホットプレートで８０℃、６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃、６０分焼成した。このようにして、図３（Ｃ）に示した状態が得られ、有機絶縁膜の表面に凹凸部を形成することができた。
【００７５】
以降の工程は、実施例１に従えば、実施例１に示したアクティブマトリクス基板を用いて形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００７６】
［実施例５］
本実施例では、実施例１と異なる層間絶縁膜（表面に凹凸部を有する）の作製方法の一例を示す。まず、実施例１に従って図３（Ｂ）の状態を得る。
【００７７】
次いで、２〜５μｍ程度の大きさを持つ有機物の小片をアセトンに懸濁させたものを基板に対してスピン塗布する。良好な散乱特性を実現するためには、小片の分布密度が重要である。本実施例では、１ｍｍ平方あたり、３００００〜５００００個程度の分布密度になるように散布を行った。なお小片の形状は、小片の積み重なりを防止するため、球状のものを使用するのが好ましい。その上から、小片と同じ材質からなる層間絶縁膜の塗布液を塗り、小片の固定をする。その後、ホットプレートで８０℃、６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃、６０分焼成した。このようにして、有機絶縁膜の表面に凹凸部を形成することができた。
【００７８】
以降の工程は、実施例１に従えば、実施例１に示したアクティブマトリクス基板を形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００７９】
［実施例６］
本実施例では、実施例１と異なる層間絶縁膜（表面に凹凸部を有する）の作製方法の一例を示す。まず、実施例１に従って図３（Ｂ）の状態を得る。
【００８０】
ここでは、パネル組み工程に使用されるシール材を用いる。シール材の主材である、ペースト状になった樹脂粉をそのシール材の溶剤で希釈して、その上澄み液のみを取り出した。このとき、樹脂粉の大きさを制限するために、上澄み液をさらにフィルタに通して、その濾液を取り出してもよい。このようにして取り出した液を用いて、基板に対してスピン塗布を行った。その後、ホットプレートで９０℃、１２０秒の予備加熱を行い、さらにクリーンオーブンで１６０℃、９０分焼成した。 このようにして、有機樹脂材料からなる層間絶縁膜の表面に凹凸部を形成することができた。
【００８１】
以降の工程は、実施例１に従えば、実施例１に示したアクティブマトリクス基板を用いて形成することができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。
【００８２】
［実施例７］
本実施例では、実施例１とは異なるＴＦＴを用いてアクティブマトリクスを形成する例を示す。
【００８３】
まず、実施例１に従い、図１（Ｄ）の状態を得る。次いで、ゲート電極の端部にテーパ―部が形成されるようにエッチングする。テーパ―部の角度は５〜４５度、好ましくは１０〜３０度である。テーパ―部を形成する工程は特に限定されないが、本実施例ではＩＣＰエッチング装置を用いてエッチングを行った。また、オーバーエッチングを行なったため、ゲート絶縁膜が露出している領域は、２０〜５０ｎｍ程度エッチングされた。
【００８４】
次いで、画素ＴＦＴ及び駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ゲート電極の形成に用いたマスクをそのまま残し、端部にテーパー部を有するゲート電極をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ここでは、ｎ型を付与する不純物元素（ここではリン）をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms／cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。
【００８５】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。ゲート電極の形成に用いたマスクを残し、さらに第３のフォトマスクを用い、マスクに重ねて新たなレジストマスクを形成する。これは、ゲート電極と島状半導体層の一部を覆うように形成する。そして、イオンドープ法において１０〜３０ｋｅＶの低加速電圧の条件で添加する。
【００８６】
このようにして図９に示した低濃度ｎ型不純物領域（９１１、９１５、９１９、９２３ａ、９２３ｂ、９２９、９６１、９６２、９６３ａ、９６３ｂ）と、ソース領域およびドレイン領域となる高濃度ｎ型不純物領域（９１３、９１２、９２１、９２０、９２５〜９２９）を形成する。
【００８７】
そして、第４のマスクを用い、ｐ型を付与する不純物元素（ここではボロン）を添加して、ｐチャネル型ＴＦＴを形成する島状半導体層にソース領域およびドレイン領域となる高濃度ｐ型不純物領域９０８、９０９、９１６、９１７を形成する。
【００８８】
また、９０６、９１０、９１４、９１８、９２２ａ、９２２ｂはチャネル形成領域である。また、
【００８９】
その後、ゲート電極およびゲート絶縁膜上から保護膜８４２を形成する。
【００９０】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。
【００９１】
活性化の工程が終了したら、微粒子または有機物の小片を含む有機樹脂膜８４３を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。
【００９２】
その後、第５のフォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。
【００９３】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第６のフォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線８４４〜８４８とドレイン配線８４９〜８５３を形成する。ここで、ドレイン配線８５３は画素電極として機能するものである。
【００９４】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ（Ａ）９００ａ、第１のｎチャネル型ＴＦＴ（Ａ）９０１ａ、第２のｐチャネル型ＴＦＴ（Ａ）９０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）９０３ａ、画素部には画素ＴＦＴ９０４、保持容量９０５が形成されている。
【００９５】
ゲート電極をテーパ―形状とすることによって、図９に示したアクティブマトリクス基板を得ることができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。また、実施例３〜６のいずれの構成とも自由に組み合わせることが可能である。
【００９６】
［実施例８］
本実施例では、実施例１とは異なるＴＦＴを用いてアクティブマトリクスを形成する例を示す。
【００９７】
まず、実施例１に従い、図１（Ｃ）の状態を得る。次いで、ｎチャネル型ＴＦＴにゲート電極と重なるＬＤＤ領域を形成するために、マスクを用いてｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行った。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。次いで、実施例１と同様にしてゲート電極１１８〜１２２を形成する。
【００９８】
こうして、第１のｎチャネル型ＴＦＴ１００１にはゲート電極と重なるＬＤＤ領域１０１０が形成され、第２のｎチャネル型ＴＦＴ１００３にはゲート電極と重なるＬＤＤ領域１０１７、１０１８が形成された。
【００９９】
このＬＤＤ領域において、ゲート電極１１９、１２１と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。また、保持容量部１００５において、保持容量線と重なる半導体層１０２９にも不純物元素を添加した。
【０１００】
また、第１のｎチャネル型ＴＦＴのソース領域１０１２、ドレイン領域１０１１は、ゲート電極をマスクに用いて形成されている。また、第２のｎチャネル型ＴＦＴのソース領域１０２０、ドレイン領域１０１９は、マスクを用いて形成されている。図１０中において、１００９、１０１６はチャネル形成領域、１０４７ａは凹凸を有する有機樹脂膜、１０４７ｂは微粒子または有機物の小片である。
【０１０１】
なお、本実施例では、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）の工程順序が実施例１と異なるだけで他の工程は同一であるため、詳細な説明は省略する。
【０１０２】
このように、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）の工程順序を変更することによって、図１０に示したアクティブマトリクス基板を得ることができ、実施例２に示す方法を用いれば反射型の液晶表示装置を得ることができる。また、実施例３〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１０３】
［実施例９］
本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合について説明する。本実施例は、実施例１において、結晶質シリコン膜でなる活性層の代わりに、シリコン基板（シリコンウェハ）に直接的にｎ型またはｐ型を付与する不純物元素を添加し、ＴＦＴ構造を実現すれば良い。また、反射型であるので、画素電極として反射率の高い金属膜（例えばアルミニウム、銀、またはこれらの合金（Ａｌ−Ａｇ合金）等を用いれば良い。
【０１０４】
即ち、同一基板上に画素マトリクス回路とドライバー回路とを少なくとも含み、ドライバー回路を形成するｎチャネル型ＴＦＴのＬＤＤ領域は、少なくとも一部または全部がゲート配線と重なるように配置され、画素マトリクス回路を形成する画素ＴＦＴのＬＤＤ領域はゲート配線と重ならないように配置され、ドライバー回路を形成するｎチャネル型ＴＦＴのＬＤＤ領域には、画素ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素が含まれる、という構成を有する構造であれば良い。
【０１０５】
なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせることが可能である。
【０１０６】
［実施例１０］
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１０７】
なお、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。
【０１０８】
［実施例１１］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが挙げられる。それらの一例を図１１に示す。
【０１０９】
図１１（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【０１１０】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【０１１１】
図１１（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
【０１１２】
図１１（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１１３】
図１１（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１１４】
図１１（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１１５】
なお、本実施例の構成は、実施例１〜１０のいずれの構成とも自由に組み合わせることが可能である。
【０１１６】
また、ここでは図示しなかったが、本発明はその他にも、反射型プロジェクターやナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【０１１７】
【発明の効果】
このような方法を用いれば、高密度でランダム性の高い凹凸を簡単に作ることができる。様々な大きさを持つ小片の粉末を用いるため、結果としてきわめて一様な散乱特性を有する反射電極ができる。また、小片の配置は散布やスピン塗布などによって無作為的に決められるので、きわめてランダムな配置にすることができ、光の回折などによる反射電極の色付きがない。さらに、凹凸作製の過程では、パターニング工程を一切必要としないため、工程数の削減による製造コストの低減や、歩留りの向上などにも効果がある。たとえば、本願に記載している実施例では、散乱反射機能を備えたアクティブマトリクス基板を作製するのに、マスク枚数は６枚とかなり抑えることができる。
【図面の簡単な説明】
【図１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図５】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図６】 液晶表示装置の構造を示す斜視図。
【図７】 画素部の画素を示す上面図。
【図８】 液晶表示装置の回路構成を説明するブロック図。
【図９】 アクティブマトリクス基板の断面図の一例。
【図１０】 アクティブマトリクス基板の断面図の一例。
【図１１】 半導体装置の一例を示す図。
Claims (10)
- 画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置の作製方法において、
前記基板上に、下地膜を形成し、
前記下地膜上に複数の島状半導体層を形成し、
前記複数の島状半導体層上に複数のゲート電極を形成し、
前記複数の島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する低濃度ｎ型不純物領域を形成し、
前記低濃度ｎ型不純物領域の外側にソース領域またはドレイン領域を形成する高濃度ｎ型不純物領域を形成し、
前記複数の島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する高濃度ｐ型不純物領域を形成し、
前記複数のゲート電極の上方に、無機絶縁物材料からなる保護膜を形成し、
前記保護膜に接して有機物の小片を含む有機樹脂材料からなる絶縁膜を形成し、
前記有機物の小片を含む有機樹脂材料からなる絶縁膜をエッチングすることにより、前記画素ＴＦＴに達するコンタクトホールを形成し、
前記有機物の小片を含む有機樹脂材料からなる絶縁膜上に、前記画素ＴＦＴに接続する反射電極を形成し、
前記有機物の小片の材料は、前記有機樹脂材料と同一であり、
前記エッチングにおいて、前記有機物の小片と前記有機樹脂材料が同時に除去されることを特徴とする半導体装置の作製方法。 - 基板上に下地膜を形成し、
前記下地膜上に島状半導体層を形成し、
前記島状半導体層上にゲート絶縁膜を形成し、
前記島状半導体層上に、ゲート絶縁膜を介して、前記島状半導体層に重なるゲート電極を形成し、
前記島状半導体層とゲート電極の上に、無機絶縁物材料からなる絶縁膜を形成し、
前記無機絶縁物材料からなる絶縁膜上に、有機物の小片を含む有機樹脂材料からなる絶縁膜を形成し、
前記有機物の小片を含む有機樹脂材料からなる絶縁膜をエッチングすることにより、前記島状半導体層に達するコンタクトホールを形成し、
前記有機物の小片を含む有機樹脂材料からなる絶縁膜上に、前記コンタクトホールを介して前記島状半導体層に接続する反射電極を形成し、
前記有機物の小片の材料は、前記有機樹脂材料と同一であり、
前記エッチングにおいて、前記有機物の小片と前記有機樹脂材料が同時に除去されることを特徴とする半導体装置の作製方法。 - 請求項１または２において、
有機物の小片を含む有機絶縁物材料からなる絶縁膜の形成は、有機物の小片を含む有機樹脂材料を塗布することによりおこなうことを特徴とする半導体装置の作製方法。 - 請求項１または２において、
有機物の小片を含む有機絶縁物材料からなる絶縁膜の形成は、有機物の小片を散布した後、前記有機物の小片を覆って有機樹脂材料を塗布することによりおこなうことを特徴とする半導体装置の作製方法。 - 請求項１乃至４のいずれか一において、
前記有機樹脂材料に含まれる有機物の小片の密度は、３００００個／ｍｍ２〜５００００個／ｍｍ２であることを特徴とする半導体装置の作製方法。 - 請求項１乃至５のいずれか一において、
前記有機物の小片は、１μｍ〜５μｍの大きさであることを特徴とする半導体装置の作製方法。 - 請求項１乃至６のいずれか一において、
前記有機樹脂材料に含まれる有機物の小片により、前記有機物の小片を含む有機樹脂材料からなる絶縁膜の表面は凹凸を有していることを特徴とする半導体装置の作製方法。 - 請求項１乃至７のいずれか一において、
前記反射電極の表面は凹凸を有していることを特徴とする半導体装置の作製方法。 - 請求項１乃至７のいずれか一において、
前記半導体装置は、反射型の液晶表示装置であることを特徴とする半導体装置の作製方法。 - 請求項１乃至８のいずれか一において、
前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、電子遊技機器、またはプロジェクターであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23561399A JP4531164B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23561399A JP4531164B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001060067A JP2001060067A (ja) | 2001-03-06 |
| JP2001060067A5 JP2001060067A5 (ja) | 2006-10-05 |
| JP4531164B2 true JP4531164B2 (ja) | 2010-08-25 |
Family
ID=16988611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23561399A Expired - Fee Related JP4531164B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4531164B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911675B2 (en) * | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
| JP5099981B2 (ja) * | 2005-05-31 | 2012-12-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法およびｍｏｓ電界効果トランジスタ |
| US7705346B2 (en) * | 2005-06-06 | 2010-04-27 | Xerox Corporation | Barrier layer for an organic electronic device |
| US7727904B2 (en) | 2005-09-16 | 2010-06-01 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
| US9984894B2 (en) | 2011-08-03 | 2018-05-29 | Cree, Inc. | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267220A (ja) * | 1991-02-22 | 1992-09-22 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| JPH07199167A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 反射電極板の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04308816A (ja) * | 1991-04-05 | 1992-10-30 | Sharp Corp | 反射型液晶表示装置及びその製造方法 |
| JP2825713B2 (ja) * | 1991-09-10 | 1998-11-18 | シャープ株式会社 | 反射型液晶表示装置およびその製造方法 |
| JP3636479B2 (ja) * | 1993-05-11 | 2005-04-06 | セイコーエプソン株式会社 | 表示装置 |
| JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| JPH1026776A (ja) * | 1997-03-24 | 1998-01-27 | Seiko Epson Corp | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路 |
| JP2000122094A (ja) * | 1998-10-20 | 2000-04-28 | Sharp Corp | 反射型液晶表示装置 |
| JP3507731B2 (ja) * | 1999-07-23 | 2004-03-15 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示パネル |
-
1999
- 1999-08-23 JP JP23561399A patent/JP4531164B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267220A (ja) * | 1991-02-22 | 1992-09-22 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| JPH07199167A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 反射電極板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060067A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6650853B2 (ja) | 表示装置 | |
| JP4666723B2 (ja) | 半導体装置の作製方法 | |
| JP4294622B2 (ja) | 半導体装置の作製方法 | |
| JP6002814B2 (ja) | 半導体装置 | |
| JP4801241B2 (ja) | 半導体装置およびその作製方法 | |
| JP3983460B2 (ja) | 半導体装置の作製方法 | |
| JP4531164B2 (ja) | 半導体装置の作製方法 | |
| JP4869472B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060816 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |