JP2001060067A

JP2001060067A - 半導体装置およびその作製方法

Info

Publication number: JP2001060067A
Application number: JP23561399A
Authority: JP
Inventors: Shingo Eguchi; 晋吾江口; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-08-23
Filing date: 1999-08-23
Publication date: 2001-03-06
Anticipated expiration: 2019-08-23
Also published as: JP4531164B2

Abstract

(57)【要約】【課題】ＴＦＴを用いて作製されるアクティブマトリ
クス型の反射型液晶表示装置において、入射光が効率よ
く反射及び乱反射する反射電極を安定かつ平易なプロセ
スを用いて形成することを課題とする。【解決手段】微粒子または有機物の小片１４７ｂを含む
有機樹脂膜１４８ａを層間絶縁膜として設け、その上に
反射電極を作製することによって、凹凸を表面に有する
反射電極を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成
された回路を有する半導体装置を用いて構成される液晶
表示装置およびその作製方法に関する。特に本発明は、
反射型液晶表示装置を利用した電気光学装置、および電
気光学装置を搭載した電子機器に好適に利用できる技術
を提供する。尚、本明細書において液晶表示装置とは、
液晶表示特性を利用することで機能する装置全般を指
し、上記電気光学装置およびその電気光学装置を搭載し
た電子機器をその範疇に含んでいる。

【０００２】

【従来の技術】近年、携帯ワープロやノートパソコンや
ポケットテレビなどのいわゆるモバイルツールなどへの
液晶表示装置の応用が急速に発展している。

【０００３】特に、反射型の液晶表示装置は、外部から
の入射光を装置内で反射することによって表示を行うも
のである。従来の透過型の液晶表示装置においては光源
であるバックライトを必要とするが、反射型の液晶表示
装置では、上記の特性により、光源は原則として不要で
ある。このため、大幅な消費電力の低減がはかられ、し
かも薄形及び軽量化の効果も狙える。このため、屋外の
ような、自然の環境の中に光源があり、電源供給がおの
ずと制限され、重量の小さいことが要求されるような場
での使用を前提とした、これらの表示装置として有効で
あることから、次第に注目を集めてきている。

【０００４】

【発明が解決しようとする課題】従来、反射型液晶表示
装置は、透過型液晶表示装置と比較して、表示が暗いと
いわれている。これは、反射型液晶表示装置はまだ、有
効に入射光を利用するにいたっていないという液晶モー
ド側の問題もある。しかし、バックライトという、使用
できる光があらかじめ適切に用意されている透過型とは
違って、反射型では必ずしも所望の光が表示装置へと供
給されるとは限らない。このため、いかにこの限られた
光を効果的に集めることができるかが、この反射型液晶
表示装置の開発を行う上でのキーポイントのひとつとな
っている。

【０００５】このような課題を解決しようとする手段の
ひとつに、ガラス基板に研磨剤などを使って傷をつけ、
さらに薬液を使って、傷を深化させつつ、基板を洗浄す
るという方法がある。薬液に浸す時間を適切に選ぶこと
によって、基板の凹凸を制御し、これに反射膜を形成す
ることで、所望の散乱性が得られるとしている。しか
し、この方法では、凹凸を細かく制御するのが極めて困
難であり、毎回安定して、所望の散乱特性が得られると
は限らない。しかも、きわめてメカニカルで粗い方法で
あり、近年のＴＦＴプロセスなど微細パターン技術を適
用するには不適切である。

【０００６】また、もうひとつの方法として、反射機能
をもつ膜として、表示装置内に鏡面画素電極を用い、パ
ネルの外に拡散フィルムと呼ばれる散乱性を持たせた層
を形成する方法がある。従来の透過型表示装置とほとん
ど同じプロセスを用いてパネルが作製でき、さらに拡散
フィルムが外付けであるため、生産性にもすぐれた方法
でもある。しかし、前方散乱のみを起こし、後方散乱を
全く起こさないという理想的な拡散フィルムはいまだ存
在せず、これがコントラストを落とす一因になってい
る。さらに、基板の外に散乱性を持たせるため、基板の
板厚が厚い場合、または画素サイズが非常に小さい場
合、入射光と反射光とでそれぞれ異なった画素を通過す
る現象が無視できないことがあり、この場合はいわゆる
オプティカルクロストークの原因にもなりうる。

【０００７】さらに、もうひとつの方法として、パネル
の画素直下の層間膜にフォトリソグラフィー法を用い
て、微細なパターンをつけ、その上に反射電極をつける
ことによって、反射電極自体に散乱性を持たせようとす
る試みもある。この方法なら表示装置の画質の劣化もな
く、散乱性の制御も可能であるため、かなり有効な方法
であると目される。しかし、素子基板に対して、パター
ニング工程が一つ以上増え、工程がそれだけ煩雑にな
り、さらに歩留りの低下も懸念される。

【０００８】本発明はこのような問題点を解決するため
の技術であり、ＴＦＴを用いて作製されるアクティブマ
トリクス型の反射型液晶表示装置において、入射光が効
率よく反射及び乱反射する反射電極を形成することを目
的としている。

【０００９】また、安定かつ平易なプロセスを用いるこ
とにより、工程数を削減して製造コストの低減および歩
留まりの向上を実現することを目的としている。

【００１０】なお、工程数を削減して製造コストの低減
および歩留まりを実現するためには、ＴＦＴの製造に要
するフォトマスクの枚数を削減することが必要である。
フォトマスクはフォトリソグラフィーの技術において、
エッチング工程のマスクとするレジストパターンを基板
上に形成するために用いる。従って、フォトマスクを１
枚使用することは、その前後の工程において、被膜の成
膜およびエッチングなどの工程の他に、レジスト剥離、
洗浄や乾燥工程などが付加され、フォトリソグラフィー
の工程においても、レジスト塗布、プレベーク、露光、
現像、ポストベークなどの煩雑な工程が行われることを
意味する。

【００１１】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の構成は、微粒子または有機物の小片を含有
する有機樹脂材料から形成された絶縁膜と、前記絶縁膜
上に形成された反射電極とを備えたことを特徴とする半
導体装置である。

【００１２】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、微粒子または有機物の
小片を含む有機樹脂材料からなる絶縁膜と、前記絶縁膜
上に画素電極とを有することを特徴とする半導体装置で
ある。

【００１３】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴは、チャネル形成領域と、ソース領域また
はドレイン領域を形成する高濃度ｐ型不純物領域を有
し、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦ
Ｔとは、チャネル形成領域と、該チャネル形成領域に接
して設けられＬＤＤ領域を形成する低濃度ｎ型不純物領
域と、該低濃度ｎ型不純物領域の外側に設けられソース
領域またはドレイン領域を形成する高濃度ｎ型不純物領
域とを有し、前記画素部に設けた画素電極は光反射性表
面を有し、微粒子または有機物の小片を含む有機絶縁物
材料からなる絶縁膜上に形成され、少なくとも、前記画
素ＴＦＴのゲート電極の上方に設けた無機絶縁物材料か
ら成る保護膜と、前記保護膜上に密接して形成された前
記絶縁膜とに設けられた開孔を介して、前記画素ＴＦＴ
に接続していることを特徴とする半導体装置である。

【００１４】上記各構成において、前記有機樹脂材料に
含まれる微粒子または有機物の小片の密度は、３０００
０個／ｍｍ²〜５００００個／ｍｍ²であることを特徴と
している。３００００個／ｍｍ²以下である場合には、
ある程度有機樹脂膜の表面が平坦となるため、有機樹脂
膜上に反射電極を形成すると鏡面となる部分が多くなっ
てしまう。また、５００００個／ｍｍ²以上である場合
には、微粒子または有機物の小片の擬集が問題となって
しまう。

【００１５】なお、本明細書中で微粒子とは、粒径０．
１μｍ〜５μｍの大きさで粒状のものを指しており、微
粒子の材料としては、シリカ微粒子等の無機材料であっ
ても、有機材料であってもよい。

【００１６】また、本明細書中で有機物の小片とは、１
μｍ〜５μｍの大きさのものを指しており、その形状は
特に限定されない。代表的な有機物の小片の主成分とし
ては、アクリル樹脂、ポリイミド樹脂、ポリイミドアミ
ド樹脂、フェノール樹脂、エポキシ樹脂等が挙げられ
る。

【００１７】また、本明細書中で微粒子または有機物の
小片を含む含有する有機樹脂膜とは、アクリル樹脂、ポ
リイミド樹脂、ポリイミドアミド樹脂、フェノール樹
脂、エポキシ樹脂等を指す。また、該有機樹脂膜を塗布
する方法としては、スピンコート法、ディップコート
法、スプレーコート法、バーコート法またはカーテンコ
ート法等が挙げられる。

【００１８】また、上記各構成において、前記有機樹脂
材料に含まれる微粒子または有機物の小片により前記絶
縁膜の表面は凹凸を有していることを特徴としている。

【００１９】また、上記各構成において、前記反射電極
の表面は凹凸を有していることを特徴としている。な
お、反射電極の表面に高低差が、最大で５μｍの凹凸を
形成することができる。

【００２０】また、上記各構成において、前記有機物の
小片の材料は、前記有機樹脂材料と同一であることを特
徴としている。こうすることによって、エッチングの
際、有機樹脂材料と有機物の小片とを同時に除去するこ
とができる。

【００２１】また、上記各構成において、前記半導体装
置は、反射型の液晶表示装置であることを特徴としてい
る。

【００２２】また、上記構成を実現するための発明の構
成は、有機樹脂材料中に微粒子または有機物の小片を混
合した後、微粒子または有機物の小片を含む有機樹脂材
料を塗布することを特徴とする半導体装置の作製方法で
ある。

【００２３】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置の作製方法において、前記基板上
に、下地膜を形成する工程と、前記下地膜上に複数の島
状半導体層を形成する工程と、前記島状半導体層の選択
された領域に、前記駆動回路のｎチャネル型ＴＦＴと前
記画素ＴＦＴとのＬＤＤ領域を形成する低濃度ｎ型不純
物領域を形成する工程と、該低濃度ｎ型不純物領域の外
側にソース領域またはドレイン領域を形成する高濃度ｎ
型不純物領域を形成する工程と、前記島状半導体層の選
択された領域に、前記駆動回路のｐチャネル型ＴＦＴの
ソース領域またはドレイン領域を形成する高濃度ｐ型不
純物領域を形成する工程と、前記駆動回路のｎチャネル
型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲ
ート電極の上方に、無機絶縁物材料から成る保護膜を形
成する工程と、該保護膜に密接して微粒子または有機物
の小片を含む有機絶縁物材料からなる層間絶縁膜を形成
する工程と、前記画素ＴＦＴに接続する光反射性表面を
有する画素電極を、前記層間絶縁膜上に形成する工程
と、を有することを特徴とする半導体装置の作製方法で
ある。

【００２４】上記構成において、微粒子または有機物の
小片を含む有機絶縁物材料からなる層間絶縁膜を形成す
る前記工程は、微粒子または有機物の小片を含む有機樹
脂材料を塗布する工程であることを特徴としている。

【００２５】また、他の発明の構成は、微粒子または有
機物の小片を散布した後、前記微粒子または前記有機物
の小片を覆って有機樹脂材料を塗布することを特徴とす
る半導体装置の作製方法である。

【００２６】

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例により詳細な説明を行う。

【００２７】[実施例１]図１〜図３を用いて本発明の実
施例を説明する。ここでは、画素部の画素ＴＦＴおよび
保持容量と、表示領域の周辺に設けられる駆動回路のＴ
ＦＴを同時に作製する方法について工程に従って詳細に
説明する。

【００２８】図１（Ａ）において、基板１０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスティック基板を用いることがで
きる。ガラス基板を用いる場合には、ガラス歪み点より
も１０〜２０℃程度低い温度であらかじめ熱処理してお
いても良い。そして、基板１０１のＴＦＴを形成する表
面に、基板１０１からの不純物拡散を防ぐために、酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの下地膜１０２を形成する。例えば、プラズマＣＶ
Ｄ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化
シリコン膜１０２ａを１０〜２００nm（好ましくは５０
〜１００nm）、同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸
化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ
（好ましくは１００〜１５０nm）の厚さに積層形成す
る。

【００２９】酸化窒化シリコン膜は従来の平行平板型の
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ₄を１０SCCM、ＮＨ₃を１００SCC
M、Ｎ ₂Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m²、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ₄を５SCCM、Ｎ₂Ｏを１２
０SCCM、Ｈ₂を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm²、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。

【００３０】このようにして作製した酸化窒化シリコン
膜１０２ａは、密度が９．２８×１０²²/cm³であり、フ
ッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフ
ッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。

【００３１】次に、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体膜や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。また、下地膜
１０２と非晶質半導体層１０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ₄、Ｎ₂Ｏ、Ｈ₂からＳｉＨ₄とＨ₂或いはＳｉＨ₄のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。

【００３２】そして、結晶化の工程を行い非晶質半導体
層１０３ａから結晶質半導体層１０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層１０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃、１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。

【００３３】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm²(代表的には３００
〜４００mJ/cm²)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１（Ｂ）に示すように結晶質半導体層１０
３ｂを得ることができる。

【００３４】そして、結晶質半導体層１０３ｂ上にフォ
トマスク１（ＰＭ１）を用い、フォトリソグラフィーの
技術を用いてレジストパターンを形成し、ドライエッチ
ングによって結晶質半導体層を島状に分割し、島状半導
体層１０４〜１０８を形成しする。ドライエッチングに
はＣＦ₄とＯ₂の混合ガスを用いる。

【００３５】このような島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０¹⁶〜５×１０¹⁷atoms／cm³程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ₂Ｈ₆）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。

【００３６】ゲート絶縁膜１０９はプラズマＣＶＤ法ま
たはスパッタ法を用い、膜厚を４０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。例えば、１２０ｎｍ
の厚さで酸化窒化シリコン膜から形成すると良い。ま
た、ＳｉＨ₄とＮ₂ＯにＯ₂を添加させて作製された酸化
窒化シリコン膜は、膜中の固定電荷密度が低減されてい
るのでこの用途に対して好ましい材料となる。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または
積層構造として用いても良い（図１（Ｃ））。

【００３７】図１（Ｄ）に示すように、ゲート絶縁膜１
０９上にゲート電極を形成するための耐熱性導電層を形
成する。耐熱性導電層は単層で形成しても良いが、必要
に応じて二層あるいは三層といった複数の層から成る積
層構造としても良い。このような耐熱性導電性材料を用
い、例えば、導電性の窒化物金属膜から成る導電層
（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１とを
積層した構造とすると良い。導電層（Ｂ）１１１はタン
タル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、
タングステン（Ｗ）から選ばれた元素、または前記元素
を主成分とする合金か、前記元素を組み合わせた合金膜
（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形
成すれば良く、導電層（Ａ）１１０は窒化タンタル（Ｔ
ａＮ）、窒化タングステン（ＷＮ）、窒化チタン（Ｔｉ
Ｎ）膜、窒化モリブデン（ＭｏＮ）などで形成する。ま
た、導電層（Ａ）１１０はタングステンシリサイド、チ
タンシリサイド、モリブデンシリサイドを適用しても良
い。導電層（Ｂ）１１１は低抵抗化を図るために含有す
る不純物濃度を低減させることが好ましく、特に酸素濃
度に関しては３０ｐｐｍ以下とすると良かった。例え
ば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下と
することで２０μΩｃｍ以下の比抵抗値を実現すること
ができた。

【００３８】導電層（Ａ）１１０は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。Ｗをゲート電極とする場合には、Ｗをタ
ーゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと
窒素（Ｎ₂）ガスを導入して導電層（Ａ）１１１を窒化
タングステン（ＷＮ）で５０nmの厚さに形成し、導電層
（Ｂ）１１０をＷで２５０nmの厚さに形成する。その他
の方法として、Ｗ膜は６フッ化タングステン（ＷＦ₆）
を用いて熱ＣＶＤ法で形成することもできる。いずれに
してもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にする
ことが望ましい。Ｗ膜は結晶粒を大きくすることで低抵
抗率化を図ることができるが、Ｗ中に酸素などの不純物
元素が多い場合には結晶化が阻害され高抵抗化する。こ
のことより、スパッタ法による場合、純度９９．９９９
９％のＷターゲットを用い、さらに成膜時に気相中から
の不純物の混入がないように十分配慮してＷ膜を形成す
ることにより、抵抗率９〜２０μΩｃｍを実現すること
ができる。

【００３９】一方、導電層（Ａ）１１０にＴａＮ膜を、
導電層（Ｂ）１１１にＴａ膜を用いる場合には、同様に
スパッタ法で形成することが可能である。ＴａＮ膜はＴ
ａをターゲットとしてスパッタガスにＡｒと窒素との混
合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを
用いる。また、これらのスパッタガス中に適量のＸｅや
Ｋｒを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のＴａ膜の抵抗
率は２０μΩcm程度でありゲート電極に使用することが
できるが、β相のＴａ膜の抵抗率は１８０μΩcm程度で
ありゲート電極とするには不向きであった。ＴａＮ膜は
α相に近い結晶構造を持つので、この上にＴａ膜を形成
すればα相のＴａ膜が容易に得られた。尚、図示しない
が、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さ
でリン（Ｐ）をドープしたシリコン膜を形成しておくこ
とは有効である。これにより、その上に形成される導電
膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）１１０または導電層（Ｂ）１１１が微量に含有す
るアルカリ金属元素がゲート絶縁膜１０９に拡散するの
を防ぐことができる。いずれにしても、導電層（Ｂ）１
１１は抵抗率を１０〜５０μΩcmの範囲ですることが好
ましい。

【００４０】次に、フォトマスク２（ＰＭ２）を用い、
フォトリソグラフィーの技術を使用してレジストマスク
１１２〜１１７を形成し、導電層（Ａ）１１０と導電層
（Ｂ）１１１とを一括でエッチングしてゲート電極１１
８〜１２２と容量配線１２３を形成する。ゲート電極１
１８〜１２２と容量配線１２３は、導電層（Ａ）から成
る１１８ａ〜１２２ａと、導電層（Ｂ）から成る１１８
ｂ〜１２２ｂとが一体として形成されている（図２
（Ａ））。

【００４１】導電層（Ａ）および導電層（Ｂ）をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにＷを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る手法の一つとし
て、誘導結合プラズマ（Inductively Coupled Plasma：
ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチ
ング装置を用いたＷのエッチング法は、エッチングガス
にＣＦ₄とＣｌ₂の２種のガスを反応室に導入し、圧力
０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結
合部に２００〜１０００Ｗの高周波（１３．５６ＭＨ
ｚ）電力を印加する。この時、基板が置かれたステージ
には２０Ｗの高周波電力が印加され、自己バイアスで負
電位に帯電することにより、正イオンが加速されて異方
性のエッチングを行うことができる。ＩＣＰエッチング
装置を使用することにより、Ｗなどの硬い金属膜も２〜
５nm／秒のエッチング速度を得ることができる。また、
残渣を残すことなくエッチングするためには、１０〜２
０％程度の割合でエッチング時間を増しオーバーエッチ
ングをすると良い。しかし、この時に下地とのエッチン
グの選択比に注意する必要がある。例えば、Ｗ膜に対す
る酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比
は２．５〜３であるので、このようなオーバーエッチン
グ処理により、酸化窒化シリコン膜が露出した面は２０
〜５０nm程度エッチングされて実質的に薄くなった。

【００４２】そして、ｎチャネル型ＴＦＴにＬＤＤ領域
を形成するために、ｎ型を付与する不純物元素添加の工
程（ｎ^-ドープ工程）を行った。ここではゲート電極１
１８〜１２２をマスクとして自己整合的にｎ型を付与す
る不純物元素をイオンドープ法で添加した。ｎ型を付与
する不純物元素として添加するリン（Ｐ）の濃度は１×
１０¹⁶〜５×１０¹⁹atoms／cm³の濃度範囲で添加する。
このようにして、図２（Ｂ）に示すように島状半導体層
に低濃度ｎ型不純物領域１２４〜１２９を形成する。

【００４３】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行った（ｎ⁺ドープ工程）。まず、フ
ォトマスク３（ＰＭ３）を用い、レジストのマスク１３
０〜１３４を形成し、ｎ型を付与する不純物元素を添加
して高濃度ｎ型不純物領域１３５〜１４０を形成した。
ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その
濃度が１×１０²⁰〜１×１０²¹atoms／cm³の濃度範囲と
なるようにフォスフィン（ＰＨ₃）を用いたイオンドー
プ法で行った（図２（Ｃ））。

【００４４】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４４、１４５を形成
する。ここでは、ゲート電極１１８、１２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体膜１０５、１０７、１
０８は、フォトマスク４（ＰＭ４）を用いてレジストマ
スク１４１〜１４３を形成し全面を被覆しておく。高濃
度ｐ型不純物領域１４４、１４５はジボラン（Ｂ₂Ｈ₆）
を用いたイオンドープ法で形成する。この領域のボロン
（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³となる
ようにする（図２（Ｄ））。この高濃度ｐ型不純物領域
１４４、１４５には、前工程においてリン（Ｐ）が添加
されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａ
には１×１０²⁰〜１×１０²¹atoms／cm³の濃度で、高濃
度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０¹⁶〜
５×１０¹⁹atoms／cm³の濃度で含有しているが、この工
程で添加するボロン（Ｂ）の濃度を１．５から３倍とな
るようにすることにより、ｐチャネル型ＴＦＴのソース
領域およびドレイン領域として機能する上で何ら問題は
なかった。

【００４５】その後、図３（Ａ）に示すように、ゲート
電極およびゲート絶縁膜上から保護絶縁膜１４６を形成
する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても保護絶縁膜１４６
は無機絶縁物材料から形成する。保護絶縁膜１４６の膜
厚は１００〜２００ｎｍとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ
酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯ
Ｓ）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm²で放電させて形成することができ
る。酸化窒化シリコン膜を用いる場合には、プラズマＣ
ＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製される酸化窒
化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条
件は反応圧力２０〜２００Pa、基板温度３００〜４００
℃とし、高周波（６０MHz）電力密度０．１〜１．０W/c
m²で形成することができる。また、ＳｉＨ₄、Ｎ₂Ｏ、Ｈ
₂から作製される酸化窒化水素化シリコン膜を適用して
も良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳ
ｉＨ₄、ＮＨ₃から作製することが可能である。

【００４６】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃、４時間の熱処理を行った。
また、基板１０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい（図３（Ｂ））。

【００４７】活性化の工程の後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜４５０℃、１〜１２
時間の熱処理を行い、島状半導体膜を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体膜にある１０¹⁶〜１０¹⁸/cm³のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。

【００４８】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる層間絶縁膜１４７ａを塗布す
る。有機樹脂材料としては、ポリイミド、アクリル、ポ
リアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブ
テン）等を使用することができる。この層間絶縁膜の直
上に乗るべき反射電極に散乱特性を持たせるためには、
層間絶縁膜は凹凸のついた形状でなければならない。有
機絶縁膜物質を含む塗布液に２〜５ミクロン程度の大き
さを持つ有機物の小片１４７ｂを加える。なお有機物の
小片１４７ｂの形状は、小片の積み重なりを防止するた
め、球状のものを使用するのが好ましい。そして、超音
波発生装置にてこの混合液を攪拌する。このとき、小片
同士が凝集して、大きな塊ができるのを防止するため
に、混合液の粘度が１０ｃｐ程度になるように溶剤によ
る希釈を行った。この混合液を基板に塗布する。その
後、ホットプレートで８０℃、６０秒の予備加熱を行
い、さらにクリーンオーブンで２５０℃、６０分焼成し
た。

【００４９】このようにして、有機絶縁膜の表面に凹凸
部を形成することができた。ところで、有機樹脂材料は
一般に誘電率が低いので、寄生容量を低減するできる。
しかし、吸湿性があり保護膜としては適さないので、本
実施例のように、保護絶縁膜１４６として形成した酸化
シリコン膜、酸化窒化シリコン膜、窒化シリコン膜など
と組み合わせて用いる必要がある。

【００５０】その後、フォトマスク５（ＰＭ５）を用
い、所定のパターンのレジストマスクを形成し、それぞ
れの島状半導体膜に形成されたソース領域またはドレイ
ン領域に達するコンタクトホールを形成する。コンタク
トホールの形成はドライエッチング法により行う。この
場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを
用い有機樹脂材料から成る層間絶縁膜をまずエッチング
し、その後、続いてエッチングガスをＣＦ₄、Ｏ₂として
保護絶縁膜１４６をエッチングする。さらに、島状半導
体層との選択比を高めるために、エッチングガスをＣＨ
Ｆ₃に切り替えてゲート絶縁膜をエッチングすることに
より、良好にコンタクトホールを形成することができ
る。

【００５１】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスク６（ＰＭ６）によりレ
ジストマスクパターンを形成し、エッチングによってソ
ース配線１４８〜１５２とドレイン配線１５３〜１５８
を形成する。ここで、ドレイン配線１５７は画素電極と
して機能するものである。図示していないが、本実施例
ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成
し、島状半導体層のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのＴｉ膜上に重ね
てアルミニウム（Ａｌ）を３００〜４００nmの厚さで形
成して配線とした。

【００５２】この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃、
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
にに存在する水素を島状半導体膜１０４〜１０８に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体膜１０４〜１０８中の欠陥密度を１０¹⁶/cm³以下
とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良かった（図３
（Ｃ））。

【００５３】こうして６枚のフォトマスクにより、同一
の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型
ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２
のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２
０４、保持容量２０５が形成されている。本明細書では
便宜上このような基板をアクティブマトリクス基板と呼
ぶ。

【００５４】駆動回路の第１のｐチャネル型ＴＦＴ２０
０には、島状半導体膜１０４にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネ
ル形成領域２０９、ゲート電極１１９と重ならないＬＤ
Ｄ領域２１０、ソース領域２１２、ドレイン領域２１１
を有している。このＬＤＤ領域のチャネル長方向の長さ
は１．０〜４．０μｍ、好ましくは２．０〜３．０μｍ
とした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さ
をこのようにすることにより、ドレイン領域近傍に発生
する高電界を緩和して、ホットキャリアの発生を防ぎ、
ＴＦＴの劣化を防止することができる。駆動回路の第２
のｐチャネル型ＴＦＴ２０２は同様に、島状半導体膜１
０６にチャネル形成領域２１３、高濃度ｐ型不純物領域
から成るソース領域２１４ａ、２１４ｂ、ドレイン領域
２１５ａ，２１５ｂを有したシングルドレインの構造を
有している。第２のｎチャネル型ＴＦＴ２０３には、島
状半導体膜１０７にチャネル形成領域２１６、ＬＤＤ領
域２１７、２１８、ソース領域２２０、ドレイン領域２
１９が形成されている。このＴＦＴのＬＤＤの長さも
１．０〜４．０μｍとして形成した。画素ＴＦＴ２０４
には、島状半導体膜１０８にチャネル形成領域２２１、
２２２、ＬＤＤ領域２２３〜２２５、ソースまたはドレ
イン領域２２６〜２２８を有している。ＬＤＤ領域のチ
ャネル長方向の長さは０．５〜４．０μｍ、好ましくは
１．５〜２．５μｍである。さらに、容量配線１２３
と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素Ｔ
ＦＴ２０４のドレイン領域２２８に接続する半導体層２
２９とから保持容量２０５が形成されている。図３
（Ｃ）では画素ＴＦＴ２０４をダブルゲート構造とした
が、シングルゲート構造でも良いし、複数のゲート電極
を設けたマルチゲート構造としても差し支えない。ま
た、本実施例ではトップゲート型ＴＦＴとしたが、特に
限定されず、例えばボトムゲート型ＴＦＴに適用しても
よい。

【００５５】図７は画素部のほぼ一画素分を示す上面図
である。図中に示すＡ−Ａ'断面が図３（Ｃ）に示す画
素部の断面図に対応している。画素ＴＦＴ２０４は、ゲ
ート配線を兼ねるゲート電極１２２は、図示されていな
いゲート絶縁膜を介してその下の島状半導体層１０８と
交差している。図示はしていないが、島状半導体層に
は、ソース領域、ドレイン領域、ＬＤＤ領域が形成され
ている。また、２５６はソース配線１５２とソース領域
２２６とのコンタクト部、２５７はドレイン配線１５７
とドレイン領域２２８とのコンタクト部である。保持容
量２０５は、画素ＴＦＴ２０４のドレイン領域２２８か
ら延在する半導体層２２９とゲート絶縁膜を介して容量
配線１２３が重なる領域で形成されている。この構成に
おて半導体層２２９には、価電子制御を目的とした不純
物元素は添加されていない。

【００５６】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらに耐熱性を有する導
電性材料でゲート電極を形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易として
いる。

【００５７】［実施例２］本実施例では実施例１で作製
したアクティブマトリクス基板から、図４に示したアク
ティブマトリクス型液晶表示装置を作製する工程を説明
する。

【００５８】まず、配向膜１７４を形成する。通常液晶
表示素子の配向膜にはポリイミド樹脂またはポリアミッ
ク酸系樹脂を用いる。配向膜を形成した後、ラビング処
理を施して液晶分子がある一定のプレチルト角を持って
配向するようにした。

【００５９】対向側の対向基板１７５には、遮光膜１７
６、カラーフィルタ１７３、透明導電膜１７７および配
向膜１７８を形成する。画素電極として機能するドレイ
ン配線１５７に対向する位置には赤または緑または青の
カラーフィルタ１７３が配置される。一方、ドレイン配
線１５７には対向しない位置に遮光膜１７６が形成され
ているが、その遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを
１５０〜３００nmの厚さで形成されている。このような
対向基板に対して、球状のスペーサ（図示せず）を散布
する。また、球状のスペーサを散布するかわりに、柱状
スペーサを配向膜１７４形成前、または配向膜１７４形
成後に形成しても良い。

【００６０】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール剤１８０
で貼り合わせる。シール剤１８０にはフィラー１７９が
混入されていて、このフィラー１７９とスペーサによっ
て均一な間隔を持って２枚の基板が貼り合わせられる。
その後、両基板の間に液晶材料１８１を注入し、封止剤
（図示せず）によって完全に封止する。液晶材料には公
知の液晶材料を用いれば良い。このようにして図４に示
すアクティブマトリクス型液晶表示装置が完成する。

【００６１】図５はアクティブマトリクス基板の上面図
を示し、画素部および駆動回路部とシール剤の位置関係
を示す上面図である。画素部１８８の周辺に駆動回路と
して走査信号駆動回路１８５と画像信号駆動回路１８６
が設けられている。さらに、その他ＣＰＵやメモリなど
の信号処理回路１８７も付加されていても良い。そし
て、これらの駆動回路は接続配線１８３によって外部入
出力端子１８２と接続されている。画素部１８８では走
査信号駆動回路１８５から延在するゲート配線群１８９
と画像信号駆動回路１８６から延在するソース配線群１
９０がマトリクス状に交差して画素を形成し、各画素に
はそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けら
れている。

【００６２】シール剤１８０は、基板１０１上の画素部
１８８および走査信号制御回路１８５、画像信号制御回
路１８６、その他の信号処理回路１８７の外側であっ
て、外部入出力端子１８２よりも内側に形成する。

【００６３】このようなアクティブマトリクス型液晶表
示装置の構成を図６の斜視図を用いて説明する。図６に
おいてアクティブマトリクス基板は、ガラス基板１０１
上に形成された、画素部１８８と、走査信号駆動回路１
８５と、画像信号駆動回路１８６とその他の信号処理回
路１８７とで構成される。画素部１８８には画素ＴＦＴ
２０４と保持容量２０５が設けられ、画素部の周辺に設
けられる駆動回路はＣＭＯＳ回路を基本として構成され
ている。走査信号駆動回路１８５と、画像信号駆動回路
１８６はそれぞれゲート配線１２２とソース配線１５２
で画素ＴＦＴ２０４に接続している。また、フレキシブ
ルプリント配線板（Flexible Printed Circuit：ＦＰ
Ｃ）１９１が外部入力端子１８２に接続していて画像信
号などを入力するのに用いる。そして接続配線１８３で
それぞれの駆動回路に接続している。また、対向基板１
７５には図示していないが、遮光膜や透明電極が設けら
れている。

【００６４】外部入出力端子１８２はソース配線または
ドレイン配線と同じ構成で導電性金属膜から形成され、
凹凸を有する層間絶縁膜１４７ａが除去された基板１０
１上に形成される。ＦＰＣ１９１はポリイミドなどの有
機樹脂フィルムに銅配線が形成されていて、異方性導電
性接着剤で外部入出力端子１８２と接続する。異方性導
電性接着剤は接着剤と、その中に混入され金などがメッ
キされた数十〜数百μｍ径の導電性表面を有する粒子に
より構成され、この粒子が外部入出力端子１８２と銅配
線とに接触することによりこの部分で電気的な接触が形
成される。ＦＰＣ１９１は基板１０１との接着強度を高
めるために、外部入出力端子１８２の外側にはみだして
接着されると共に、端部には樹脂層１９２が設けられこ
の部分における機械的強度を高めている。

【００６５】また、外部入出力端子１８２とＦＰＣ１９
１との接続構造を同一なものとして、シール剤の外側に
もスペーサを設け、アクティブマトリクス基板と対向基
板とで挟持させるとこの部分の機械的強度を高めること
ができる。このような構成は、特に、外部入出力端子１
８２を露出させるために、対向基板の一部を切断すると
きに有効に作用する。

【００６６】このような構成の液晶表示装置は、実施例
１に示したアクティブマトリクス基板を用いて形成する
ことができ、実施例２に示す方法を用いれば反射型の液
晶表示装置を得ることができる。

【００６７】［実施例３］図８は実施例１で示したアク
ティブマトリクス基板の回路構成の一例であり、反射型
の表示装置の回路構成を示す図である。このアクティブ
マトリクス基板は、画像信号駆動回路１８６、走査信号
駆動回路（Ａ）（Ｂ）１８５、画素部１８８を有してい
る。尚、本明細書中において記した駆動回路とは、画像
信号駆動回路１８６、走査信号駆動回路１８５を含めた
総称である。

【００６８】画像信号駆動回路１８６は、シフトレジス
タ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ
回路５０３ａ、サンプリング回路５０４を備えている。
また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフト
レジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バ
ッファ回路５０３ｂを備えている。

【００６９】シフトレジスタ回路５０１ａ、５０１ｂは
駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、こ
の回路を形成するＣＭＯＳ回路はのＴＦＴは、図３
（Ｃ）の第１のｐチャネル型ＴＦＴ２００と第１のｎチ
ャネル型ＴＦＴ２０１で形成する。また、レベルシフタ
回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０
３ｂは駆動電圧が１４〜１６Ｖと高くなるがシフトレジ
スタ回路と同様なＴＦＴを用いれば良い。また、これら
の回路において、ゲートをマルチゲート構造で形成する
と耐圧が高まり、回路の信頼性を向上させる上で有効で
ある。

【００７０】サンプリング回路５０４はアナログスイッ
チから成り、駆動電圧が１４〜１６Ｖであるが、極性が
交互に反転して駆動される上、オフ電流値を低減させる
必要があるため、図３（Ｃ）で示す第２のｐチャネル型
ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３で形成
することが望ましい。

【００７１】また、画素部は駆動電圧が１４〜１６Ｖで
あり、低消費電力化の観点からサンプリング回路よりも
さらにオフ電流値を低減することが要求され、図３
（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構
造とし、さらにＬＤＤ領域を設けた構造とするのが望ま
しい。

【００７２】尚、本実例の構成は、実施例１に示した工
程に従ってＴＦＴを作製することによって容易に実現す
ることができる。本実施例では、画素部と駆動回路の構
成のみを示しているが、実施例１の工程に従えば、その
他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、
γ補正回路、オペアンプ回路、さらにメモリ回路や演算
処理回路などの信号処理回路、あるいは論理回路を同一
基板上に形成することが可能である。このように、本発
明は同一基板上に画素部とその駆動回路とを含む半導体
装置、例えば信号制御回路および画素部を具備した液晶
表示装置を実現することができる。

【００７３】［実施例４］本実施例では、実施例１と異
なる層間絶縁膜（表面に凹凸部を有する）の作製方法の
一例を示す。まず、実施例１に従って図３（Ｂ）の状態
を得る。次いで、実施例１に示した混合液を用いて、印
刷装置によって基板にオフセット印刷を行った。

【００７４】このとき混合液の粘度が３０ｃｐ程度にな
るように混合液の調製をした。その後、ホットプレート
で８０℃、６０秒の予備加熱を行い、さらにクリーンオ
ーブンで２５０℃、６０分焼成した。このようにして、
図３（Ｃ）に示した状態が得られ、有機絶縁膜の表面に
凹凸部を形成することができた。

【００７５】以降の工程は、実施例１に従えば、実施例
１に示したアクティブマトリクス基板を用いて形成する
ことができ、実施例２に示す方法を用いれば反射型の液
晶表示装置を得ることができる。

【００７６】［実施例５］本実施例では、実施例１と異
なる層間絶縁膜（表面に凹凸部を有する）の作製方法の
一例を示す。まず、実施例１に従って図３（Ｂ）の状態
を得る。

【００７７】次いで、２〜５μｍ程度の大きさを持つ有
機物の小片をアセトンに懸濁させたものを基板に対して
スピン塗布する。良好な散乱特性を実現するためには、
小片の分布密度が重要である。本実施例では、１ｍｍ平
方あたり、３００００〜５００００個程度の分布密度に
なるように散布を行った。なお小片の形状は、小片の積
み重なりを防止するため、球状のものを使用するのが好
ましい。その上から、小片と同じ材質からなる層間絶縁
膜の塗布液を塗り、小片の固定をする。その後、ホット
プレートで８０℃、６０秒の予備加熱を行い、さらにク
リーンオーブンで２５０℃、６０分焼成した。このよう
にして、有機絶縁膜の表面に凹凸部を形成することがで
きた。

【００７８】以降の工程は、実施例１に従えば、実施例
１に示したアクティブマトリクス基板を形成することが
でき、実施例２に示す方法を用いれば反射型の液晶表示
装置を得ることができる。

【００７９】［実施例６］本実施例では、実施例１と異
なる層間絶縁膜（表面に凹凸部を有する）の作製方法の
一例を示す。まず、実施例１に従って図３（Ｂ）の状態
を得る。

【００８０】ここでは、パネル組み工程に使用されるシ
ール材を用いる。シール材の主材である、ペースト状に
なった樹脂粉をそのシール材の溶剤で希釈して、その上
澄み液のみを取り出した。このとき、樹脂粉の大きさを
制限するために、上澄み液をさらにフィルタに通して、
その濾液を取り出してもよい。このようにして取り出し
た液を用いて、基板に対してスピン塗布を行った。その
後、ホットプレートで９０℃、１２０秒の予備加熱を行
い、さらにクリーンオーブンで１６０℃、９０分焼成し
た。このようにして、有機樹脂材料からなる層間絶縁
膜の表面に凹凸部を形成することができた。

【００８１】以降の工程は、実施例１に従えば、実施例
１に示したアクティブマトリクス基板を用いて形成する
ことができ、実施例２に示す方法を用いれば反射型の液
晶表示装置を得ることができる。

【００８２】［実施例７］本実施例では、実施例１とは
異なるＴＦＴを用いてアクティブマトリクスを形成する
例を示す。

【００８３】まず、実施例１に従い、図１（Ｄ）の状態
を得る。次いで、ゲート電極の端部にテーパ―部が形成
されるようにエッチングする。テーパ―部の角度は５〜
４５度、好ましくは１０〜３０度である。テーパ―部を
形成する工程は特に限定されないが、本実施例ではＩＣ
Ｐエッチング装置を用いてエッチングを行った。また、
オーバーエッチングを行なったため、ゲート絶縁膜が露
出している領域は、２０〜５０ｎｍ程度エッチングされ
た。

【００８４】次いで、画素ＴＦＴ及び駆動回路のｎチャ
ネル型ＴＦＴのＬＤＤ領域を形成するために、ゲート電
極の形成に用いたマスクをそのまま残し、端部にテーパ
ー部を有するゲート電極をマスクとして自己整合的にｎ
型を付与する不純物元素をイオンドープ法で添加する。
ここでは、ｎ型を付与する不純物元素（ここではリン）
をゲート電極の端部におけるテーパー部とゲート絶縁膜
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０¹³〜５×１０¹⁴atom
s／cm²とし、加速電圧を８０〜１６０ｋｅＶとして行
う。

【００８５】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う（ｎ⁺ドープ工程）。ゲート電極
の形成に用いたマスクを残し、さらに第３のフォトマス
クを用い、マスクに重ねて新たなレジストマスクを形成
する。これは、ゲート電極と島状半導体層の一部を覆う
ように形成する。そして、イオンドープ法において１０
〜３０ｋｅＶの低加速電圧の条件で添加する。

【００８６】このようにして図９に示した低濃度ｎ型不
純物領域（９１１、９１５、９１９、９２３ａ、９２３
ｂ、９２９、９６１、９６２、９６３ａ、９６３ｂ）
と、ソース領域およびドレイン領域となる高濃度ｎ型不
純物領域（９１３、９１２、９２１、９２０、９２５〜
９２９）を形成する。

【００８７】そして、第４のマスクを用い、ｐ型を付与
する不純物元素（ここではボロン）を添加して、ｐチャ
ネル型ＴＦＴを形成する島状半導体層にソース領域およ
びドレイン領域となる高濃度ｐ型不純物領域９０８、９
０９、９１６、９１７を形成する。

【００８８】また、９０６、９１０、９１４、９１８、
９２２ａ、９２２ｂはチャネル形成領域である。また、

【００８９】その後、ゲート電極およびゲート絶縁膜上
から保護膜８４２を形成する。

【００９０】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。

【００９１】活性化の工程が終了したら、微粒子または
有機物の小片を含む有機樹脂膜８４３を１．０〜２．０
μｍの平均厚を有して形成する。有機樹脂材料として
は、ポリイミド、アクリル、ポリアミド、ポリイミドア
ミド、ＢＣＢ（ベンゾシクロブテン）等を使用すること
ができる。

【００９２】その後、第５のフォトマスクを用い、所定
のパターンのレジストマスクを形成し、それぞれの島状
半導体層に形成されたソース領域またはドレイン領域に
達するコンタクトホールを形成する。

【００９３】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、第６のフォトマスクによりレジスト
マスクパターンを形成し、エッチングによってソース配
線８４４〜８４８とドレイン配線８４９〜８５３を形成
する。ここで、ドレイン配線８５３は画素電極として機
能するものである。

【００９４】こうして６枚のフォトマスクにより、同一
の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ（Ａ）９００ａ、第１のｎチ
ャネル型ＴＦＴ（Ａ）９０１ａ、第２のｐチャネル型Ｔ
ＦＴ（Ａ）９０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）
９０３ａ、画素部には画素ＴＦＴ９０４、保持容量９０
５が形成されている。

【００９５】ゲート電極をテーパ―形状とすることによ
って、図９に示したアクティブマトリクス基板を得るこ
とができ、実施例２に示す方法を用いれば反射型の液晶
表示装置を得ることができる。また、実施例３〜６のい
ずれの構成とも自由に組み合わせることが可能である。

【００９６】［実施例８］本実施例では、実施例１とは
異なるＴＦＴを用いてアクティブマトリクスを形成する
例を示す。

【００９７】まず、実施例１に従い、図１（Ｃ）の状態
を得る。次いで、ｎチャネル型ＴＦＴにゲート電極と重
なるＬＤＤ領域を形成するために、マスクを用いてｎ型
を付与する不純物元素添加の工程（ｎ^--ドープ工程）を
行った。ｎ型を付与する不純物元素として添加するリン
（Ｐ）の濃度は１×１０¹⁶〜５×１０¹⁹atoms／cm³の濃
度範囲で添加する。次いで、実施例１と同様にしてゲー
ト電極１１８〜１２２を形成する。

【００９８】こうして、第１のｎチャネル型ＴＦＴ１０
０１にはゲート電極と重なるＬＤＤ領域１０１０が形成
され、第２のｎチャネル型ＴＦＴ１００３にはゲート電
極と重なるＬＤＤ領域１０１７、１０１８が形成され
た。

【００９９】このＬＤＤ領域において、ゲート電極１１
９、１２１と重なるＬＤＤ領域をＬovとしてそのチャネ
ル長方向の長さは０．５〜３．０μｍ、好ましくは１．
０〜２．０μｍとした。ｎチャネル型ＴＦＴにおけるＬ
ＤＤ領域の長さをこのようにすることにより、ドレイン
領域近傍に発生する高電界を緩和して、ホットキャリア
の発生を防ぎ、ＴＦＴの劣化を防止することができる。
また、保持容量部１００５において、保持容量線と重な
る半導体層１０２９にも不純物元素を添加した。

【０１００】また、第１のｎチャネル型ＴＦＴのソース
領域１０１２、ドレイン領域１０１１は、ゲート電極を
マスクに用いて形成されている。また、第２のｎチャネ
ル型ＴＦＴのソース領域１０２０、ドレイン領域１０１
９は、マスクを用いて形成されている。図１０中におい
て、１００９、１０１６はチャネル形成領域、１０４７
ａは凹凸を有する有機樹脂膜、１０４７ｂは微粒子また
は有機物の小片である。

【０１０１】なお、本実施例では、ｎ型を付与する不純
物元素添加の工程（ｎ^--ドープ工程）の工程順序が実施
例１と異なるだけで他の工程は同一であるため、詳細な
説明は省略する。

【０１０２】このように、ｎ型を付与する不純物元素添
加の工程（ｎ^--ドープ工程）の工程順序を変更すること
によって、図１０に示したアクティブマトリクス基板を
得ることができ、実施例２に示す方法を用いれば反射型
の液晶表示装置を得ることができる。また、実施例３〜
６のいずれの構成とも自由に組み合わせることが可能で
ある。

【０１０３】［実施例９］本実施例では、本発明をシリ
コン基板上に作製した反射型液晶表示装置に適用した場
合について説明する。本実施例は、実施例１において、
結晶質シリコン膜でなる活性層の代わりに、シリコン基
板（シリコンウェハ）に直接的にｎ型またはｐ型を付与
する不純物元素を添加し、ＴＦＴ構造を実現すれば良
い。また、反射型であるので、画素電極として反射率の
高い金属膜（例えばアルミニウム、銀、またはこれらの
合金（Ａｌ−Ａｇ合金）等を用いれば良い。

【０１０４】即ち、同一基板上に画素マトリクス回路と
ドライバー回路とを少なくとも含み、ドライバー回路を
形成するｎチャネル型ＴＦＴのＬＤＤ領域は、少なくと
も一部または全部がゲート配線と重なるように配置さ
れ、画素マトリクス回路を形成する画素ＴＦＴのＬＤＤ
領域はゲート配線と重ならないように配置され、ドライ
バー回路を形成するｎチャネル型ＴＦＴのＬＤＤ領域に
は、画素ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付
与する不純物元素が含まれる、という構成を有する構造
であれば良い。

【０１０５】なお、本実施例の構成は、実施例１〜８の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１０６】［実施例１０］本発明は従来のＭＯＳＦＥ
Ｔ上に層間絶縁膜を形成し、その上にＴＦＴを形成する
際に用いることも可能である。即ち、三次元構造の半導
体装置を実現することも可能である。また、基板として
ＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商
標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）な
どのＳＯＩ基板を用いることも可能である。

【０１０７】なお、本実施例の構成は、実施例１〜９の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１０８】［実施例１１］本発明を実施して作製され
たアクティブマトリクス基板および液晶表示装置は様々
な電気光学装置に用いることができる。そして、そのよ
うな電気光学装置を表示媒体として組み込んだ電子機器
全てに本発明を適用することがでできる。電子機器とし
ては、パーソナルコンピュータ、デジタルカメラ、ビデ
オカメラ、携帯情報端末（モバイルコンピュータ、携帯
電話、電子書籍など）、ナビゲーションシステムなどが
挙げられる。それらの一例を図１１に示す。

【０１０９】図１１（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。

【０１１０】図１１（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。

【０１１１】図１１（Ｃ）は携帯情報端末であり、本体
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明は表示装置２２０５やその他の信号制御回路に適用
することができる。

【０１１２】図１１（Ｄ）はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路
２３０８、記録媒体２３０４などが搭載された本体２３
０１、コントローラ２３０５、表示装置２３０３、本体
２３０１に組み込まれた表示装置２３０２で構成され
る。表示装置２３０３と本体２３０１に組み込まれた表
示装置２３０２とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
２３０４の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体２３０１とコントローラ
２３０５と表示装置２３０３とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部２３０６、
２３０７を設けて無線通信または光通信としても良い。
本発明は、表示装置２３０２、２３０３に適用すること
ができる。表示装置２３０３は従来のＣＲＴを用いるこ
ともできる。

【０１１３】図１１（Ｄ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versati
le Disc）やコンパクトディスク（ＣＤ）などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム（また
はテレビゲーム）やインターネットを介した情報表示な
どを行うことができる。本発明は表示装置２４０２やそ
の他の信号制御回路に好適に利用することができる。

【０１１４】図１１（Ｅ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。

【０１１５】なお、本実施例の構成は、実施例１〜１０
のいずれの構成とも自由に組み合わせることが可能であ
る。

【０１１６】また、ここでは図示しなかったが、本発明
はその他にも、反射型プロジェクターやナビゲーション
システムやイメージセンサの読み取り回路などに適用す
ることも可能である。このように本願発明の適用範囲は
きわめて広く、あらゆる分野の電子機器に適用すること
が可能である。

【０１１７】

【発明の効果】このような方法を用いれば、高密度でラ
ンダム性の高い凹凸を簡単に作ることができる。様々な
大きさを持つ小片の粉末を用いるため、結果としてきわ
めて一様な散乱特性を有する反射電極ができる。また、
小片の配置は散布やスピン塗布などによって無作為的に
決められるので、きわめてランダムな配置にすることが
でき、光の回折などによる反射電極の色付きがない。さ
らに、凹凸作製の過程では、パターニング工程を一切必
要としないため、工程数の削減による製造コストの低減
や、歩留りの向上などにも効果がある。たとえば、本願
に記載している実施例では、散乱反射機能を備えたアク
ティブマトリクス基板を作製するのに、マスク枚数は６
枚とかなり抑えることができる。

【図面の簡単な説明】

【図１】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図４】アクティブマトリクス型液晶表示装置の作製
工程を示す断面図。

【図５】液晶表示装置の入出力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。

【図６】液晶表示装置の構造を示す斜視図。

【図７】画素部の画素を示す上面図。

【図８】液晶表示装置の回路構成を説明するブロック
図。

【図９】アクティブマトリクス基板の断面図の一例。

【図１０】アクティブマトリクス基板の断面図の一
例。

【図１１】半導体装置の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１３Ａ６１９ＡＦターム(参考） 2H090 HA04 HB03X HB08X HC05 HC12 HD02 HD05 LA01 LA04 LA20 2H092 GA48 GA50 GA59 HA25 HA28 JA24 JA39 JA40 JB07 JB51 JB57 JB69 KA05 KA10 KA18 KA19 KB25 MA05 MA08 MA10 MA19 MA27 MA29 MA30 MA37 NA03 PA01 PA06 PA09 PA12 RA05 5C094 AA42 AA43 AA60 BA03 BA43 CA19 DA09 EB02 ED02 5F058 AF06 AH02 BA05 BB06 BB07 BC02 BC11 BD04 BD15 BF07 BF23 BF25 BF30 BF31 BH02 BH07 BH12 BJ01 5F110 AA03 AA08 AA13 AA16 AA19 BB01 BB04 BB05 BB10 CC02 DD01 DD02 DD05 DD07 DD13 DD14 DD15 DD24 DD25 EE01 EE04 EE05 EE06 EE11 EE15 EE28 EE44 EE45 FF04 FF09 FF10 FF28 FF30 GG01 GG02 GG13 GG25 GG28 GG32 GG34 GG43 GG45 GG51 GG52 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL12 HL22 HL23 HM05 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN36 NN72 NN80 PP01 PP02 PP03 PP05 PP10 PP35 QQ04 QQ09 QQ11 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】微粒子または有機物の小片を含有する有機
樹脂材料から形成された絶縁膜と、前記絶縁膜上に形成
された反射電極とを備えたことを特徴とする半導体装
置。
【請求項２】画素部に設けた画素ＴＦＴと、該画素部の
周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設
けた駆動回路とを同一の基板上に有する半導体装置にお
いて、微粒子または有機物の小片を含む有機樹脂材料か
らなる絶縁膜と、前記絶縁膜上に画素電極とを有するこ
とを特徴とする半導体装置。
【請求項３】画素部に設けた画素ＴＦＴと、該画素部の
周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設
けた駆動回路とを同一の基板上に有する半導体装置にお
いて、前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領
域と、ソース領域またはドレイン領域を形成する高濃度
ｐ型不純物領域を有し、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴと
は、チャネル形成領域と、該チャネル形成領域に接して
設けられＬＤＤ領域を形成する低濃度ｎ型不純物領域
と、該低濃度ｎ型不純物領域の外側に設けられソース領
域またはドレイン領域を形成する高濃度ｎ型不純物領域
とを有し、前記画素部に設けた画素電極は光反射性表面を有し、微
粒子または有機物の小片を含む有機絶縁物材料からなる
絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲ
ート電極の上方に設けた無機絶縁物材料から成る保護膜
と、前記保護膜上に密接して形成された前記絶縁膜とに
設けられた開孔を介して、前記画素ＴＦＴに接続してい
ることを特徴とする半導体装置。
【請求項４】請求項１乃至３のいずれか一において、前
記有機樹脂材料に含まれる微粒子または有機物の小片の
密度は、３００００個／ｍｍ²〜５００００個／ｍｍ²で
あることを特徴とする半導体装置。
【請求項５】請求項１乃至４のいずれか一において、前
記有機樹脂材料に含まれる微粒子または有機物の小片に
より前記絶縁膜の表面は凹凸を有していることを特徴と
する半導体装置。
【請求項６】請求項１乃至５のいずれか一において、前
記反射電極の表面は凹凸を有していることを特徴とする
半導体装置。
【請求項７】請求項１乃至５のいずれか一に前記有機物
の小片の材料は、前記有機樹脂材料と同一であることを
特徴とする半導体装置。
【請求項８】請求項１乃至７のいずれか一項において、
前記半導体装置は、反射型の液晶表示装置であることを
特徴とする半導体装置。
【請求項９】請求項１乃至８のいずれか一項において、
前記半導体装置は、パーソナルコンピュータ、ビデオカ
メラ、携帯型情報端末、デジタルカメラ、デジタルビデ
オディスクプレーヤー、電子遊技機器、プロジェクター
であることを特徴とする半導体装置。
【請求項１０】有機樹脂材料中に微粒子または有機物の
小片を混合した後、微粒子または有機物の小片を含む有
機樹脂材料を塗布することを特徴とする半導体装置の作
製方法。
【請求項１１】画素部に設けた画素ＴＦＴと、該画素部
の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを
設けた駆動回路とを同一の基板上に有する半導体装置の
作製方法において、前記基板上に、下地膜を形成する工程と、前記下地膜上に複数の島状半導体層を形成する工程と、前記島状半導体層の選択された領域に、前記駆動回路の
ｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を
形成する低濃度ｎ型不純物領域を形成する工程と、該低濃度ｎ型不純物領域の外側にソース領域またはドレ
イン領域を形成する高濃度ｎ型不純物領域を形成する工
程と、前記島状半導体層の選択された領域に、前記駆動回路の
ｐチャネル型ＴＦＴのソース領域またはドレイン領域を
形成する高濃度ｐ型不純物領域を形成する工程と、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴと
ｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁
物材料から成る保護膜を形成する工程と、該保護膜に密接して微粒子または有機物の小片を含む有
機絶縁物材料からなる層間絶縁膜を形成する工程と、前記画素ＴＦＴに接続する光反射性表面を有する画素電
極を、前記層間絶縁膜上に形成する工程と、を有するこ
とを特徴とする半導体装置の作製方法。
【請求項１２】請求項１１において、微粒子または有機
物の小片を含む有機絶縁物材料からなる層間絶縁膜を形
成する前記工程は、微粒子または有機物の小片を含む有
機樹脂材料を塗布する工程であることを特徴とする半導
体装置の作製方法。
【請求項１３】微粒子または有機物の小片を散布した
後、前記微粒子または前記有機物の小片を覆って有機樹
脂材料を塗布することを特徴とする半導体装置の作製方
法。