KR20020016595A - 칩형 반도체장치 - Google Patents

칩형 반도체장치 Download PDF

Info

Publication number
KR20020016595A
KR20020016595A KR1020010051415A KR20010051415A KR20020016595A KR 20020016595 A KR20020016595 A KR 20020016595A KR 1020010051415 A KR1020010051415 A KR 1020010051415A KR 20010051415 A KR20010051415 A KR 20010051415A KR 20020016595 A KR20020016595 A KR 20020016595A
Authority
KR
South Korea
Prior art keywords
semiconductor
insulating resin
semiconductor chip
semiconductor device
electrodes
Prior art date
Application number
KR1020010051415A
Other languages
English (en)
Inventor
이케가미고로
미요시다카오
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20020016595A publication Critical patent/KR20020016595A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

반도체칩(15)은 복수의 전면 돌출전극(15b)과 복수의 후면 막전극(15a)을 구비한다. 전면 전극(15b)은 금속막(17)으로 이루어진 연결선(interconnect line)에 접속된다. 반도체칩(15)은 프린트된 회로기판의 각 단자 상에 있는 후면 막전극(15a)을 장착시킴으로써 프린트된 회로기판상에 장착되며 금속막(17)은 배선을 결합시킴으로써 프린트된 회로기판의 다른 단자들에 접속된다. 다수의 반도체칩(15)은 한 번에 간단한 공정으로 제작될 수 있다.

Description

칩형 반도체장치{Chip-type semiconductor device}
본 발명은 칩형 반도체장치 및 그의 제조방법에 관한 것이다.
비디오 카메라 및 노트북과 같은 휴대 전자기기에 있어서, 크기가 작고 무게가 작은 것을 더욱 요구하고 있다. 그러므로, 휴대용 전자기기에 이용되는 반도체장치도 가능한 작은 크기를 가지도록 요구되고 있다. 그러한 작은 크기를 가지기 위하여, 어떤 반도체장치는 리드 프레임구조(lead frame structure)를 가지는 경우도 있으며, 보다 작은 크기를 가지기 위하여, 다른 반도체장치는 일본 특허공보 JP-A-58-218142에 개시된 것과 같은 다른 구조를 가지는 경우도 있다.
상기 공보에 개시된 구성을 달성하기 위하여, 개구 어레이(array of opening)를 가지는 수지격자프레임(resin lattice frame)이 금속판 상에 부착되어 각 셀 파티션(cell partition)의 기저판을 형성한 후, 각 셀 파티션의 기저판 상에 반도체칩을 위치시킨다. 그 후 셀 파티션의 각 윗 개구(top opening)는 평평한 캡에 의하여 피복되어 각 셀 파티션에 있는 반도체칩을 덮는다. 그 후 보다 작은 크기의 분리된 반도체칩 어셈블러리를 얻기 위하여 금속판과 함께 격자프레임의 프레임을 자름으로써 셀 파티션을 분리시킨다. 이 공정은 다수의 반도체장치를 제조하는데 편리하다; 그러나, 수지격자프레임과 금속스템판(metal stem plate)을 자르는데 어려운 문제점이 있다.
일본 특허공보JP3033576은 한 번에 다수의 반도체장치를 제조하는 다른 방법을 개시한다. 이 공정에 의하여 얻어지는 칩형 반도체장치를 도 1에 나타내고 있다. 여기서, 반도체칩(11)은 소스전극(12a)과 게이트전극(12b)을 칩의 후면 상에 가진 MOSFET(미도시), 게이트전극(12b)과 소스전극(12a) 및 전도성의 수지로 이루어지고 반도체칩(11)의 전면으로부터 후면까지 연장하는 드레인전극(14)의 꼭대기를 제외하고 반도체칩(11)의 후면과 측면을 피복하는 절연수지막(13), 및 전면과 측면 상에서 반도체장치를 피복하는 전면적인 수지코팅(23)을 구비한다. 반도체장치는 반도체장치의 측면이 프린트된 회로기판에 대향된 상태로 프린트된 회로기판상에 장착된다.
칩형 반도체장치는 이하의 단계에 의하여 얻어진다: 부착시트 상에 복수의 칩을 구비하는 반도체 웨이퍼를 부착하는 단계; 일 방향으로 웨이퍼를 절단하여 일 방향으로 배열된 복수개의 칩을 각각 구비하는 복수개의 스트라이프 칩(stripe chip)의 그룹을 형성하는 단계; 부착시트를 넓게 하여 칩의 그룹들 사이에 갭을 크게 하는 단계; 소스전극과 게이트전극을 노출시키기 위하여 웨이퍼의 전체적인 윗면 상에 절연수지를 도포하는 단계; 칩의 그룹들을 90°회전시키고, 부착시트를 제거하기 전에 테입 상에 칩의 그룹들을 부착하는 단계; 칩 그룹들 사이에 절연수지를 절단하는 단계; 전체적으로 윗면 상에 전도성의 수지를 도포하고 패턴화하는 단계; 칩 그룹들 사이의 전도성수지와 절연수지를 절단하는 단계; 칩 그룹들을 절단하여 복수의 분리된 칩들을 형성하는 단계; 및 반도체칩의 전면과 측면에 전체적으로 코팅을 형성하는 단계에 의하여 칩형 반도체장치가 얻어진다.
위에서처럼 얻어진 칩형 반도체장치는 작은 크기를 갖는 점에서 효과적이고표면장착기술을 이용하여 프린트된 회로기판상에 장착될 수 있다. 그러나, 이 특허공보에 개시된 칩형 반도체장치의 경우 그 공정의 수를 줄여서 제조단가를 절감하기에 충분하지 않다.
종래 기술의 전술한 문제점을 해결하기 위하여, 본 발명의 목적은 작은 크기를 가지면서 한 번에 하나의 공정에 의하여 제조되는 다수의 반도체장치로 인하여 제조단가를 절감할 수 있는 칩형 반도체장치를 제공하는데 있다.
도 1은 종래 칩형 반도체장치의 단면도;
도 2는 본 발명의 실시예에 따른 칩형 반도체장치의 단면도;
도 3 내지 7은 도 2의 반도체장치에 대하여 제조공정의 제조단계를 각각 나타내는 단면도와 측면도;
도 8은 도 2의 반도체장치의 변형예에 대한 단면도; 및
도 9는 도 2의 반도체장치의 다른 변형예에 대한 단면도이다.
*도면의 주요부분에 대한 부호의 설명
13:절연수지막
15:반도체칩
15a:막전극
15b:범프전극
16:절연수지막
18:부착시트
19:반도체웨이퍼
22:돌출전극
22a:금속볼
본 발명은 반도체칩의 후면 상에 있는 복수의 막전극 및 반도체칩의 전면 상에 있는 복수의 돌출전극을 가진 반도체칩, 상기 막전극과 상기 각 돌출전극의 윗 부분을 노출시키면서 상기 반도체칩을 피복하는 절연수지막, 상기 돌출전극의 상기 윗 부분 상에 형성되고 복수의 연결선(interconnect line)들을 구성하는 전도막을 포함하는 반도체장치를 제공한다.
본 발명은 반도체웨이퍼의 후면이 부착시트에 접촉된 상태에서, 상기 반도체웨이퍼의 상기 후면 상에 복수의 막전극 및 상기 반도체웨이퍼의 전면상에 복수의 돌출전극을 가진 상기 반도체웨이퍼를 상기 부착시트 상에 부착하는 단계; 상기 반도체웨이퍼를 절단(dicing)하여 복수의 막전극과 복수의 돌출전극을 각각 구비하는 복수의 반도체칩을 형성하는 단계; 상기 부착시트를 연장하여 상기 두 개의 반도체칩들의 각 갭을 증가시키는 단계; 액상절연수지를 도포하여 상기 부착시트 상의 상기 반도체칩을 피복하고 그 사이의 갭을 충진하는 단계; 상기 액상절연수지를 경화시키는 단계; 상기 절연수지의 부분을 제거하여 상기 절연수지로부터 상기 돌출전극의 윗면을 노출시키는 단계; 상기 돌출전극의 상기 윗면 및 상기 절연수지 상에 전도막을 형성하는 단계; 및 상기 절연수지와 상기 부착시트를 절단하여 상기 반도체칩을 분리하는 단계를 포함하는 반도체장치의 제조방법도 제공한다.
본 발명의 반도체장치 및 본 발명의 방법에 의하여 제조된 반도체장치에 의하면, 다수의 반도체장치는 한 번에 간단한 공정에 의하여 제조될 수 있기 때문에, 반도체장치의 제조단가를 감소시킬 수 있다.
첨부된 도면을 참조하면, 본 발명의 전술한 목적과 다른 목적, 구성 및 효과가 이하의 설명으로부터 명백해질 것이다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 여기서, 동일한 구성요소는 동일한 참조번호로 한다.
도 2를 참조하면, 본 발명의 실시예에 따른 칩형 반도체장치는 반도체칩(15)의 후면 상에 있는 복수의 막전극(15a) 및 반도체칩(15)의 전면으로부터 돌출된 복수의 펌프 전면전극(15b)을 가진 반도체칩(15); 막전극(15a)과 범프 전면전극(15b)의 윗면을 노출시키면서 반도체칩(15)의 전표면상에 형성된 절연수지막(16); 및 반도체칩(15)의 전면이나 범프 전면전극(15b)의 윗면 상에 형성된 전도성수지막(17)을 구비한다. 전도성수지막(17)은 범프 전면전극(15b)에 연결된 복수의 연결선으로 구성된다.
도 2에 나타낸 반도체장치는 후면 전극(15a)이 전기적 접속을 위하여 프린트된 회로기판의 각 단자 상에 장착된 상태에서, 프린트된 회로기판상에 장착된다.연결선을 구성하는 전도막(17)은 배선을 결합시킴으로써 프린트된 회로기판의 단자에도 연결된다. 또는, 후면 전극(15a)이 프린트된 회로기판들 중의 하나의 단자들 상에 장착되고 전도막(17)이 다른 프린트된 회로기판의 단자에 접속된 상태로 반도체장치가 한 쌍의 프린트된 회로기판들 사이에 포개질 수 있다.
도 2의 반도체장치를 도 3 내지 7을 참조하면서 이하에서 상술하는 바와 같은 공정으로 제조된다.
전면상에 복수의 범프전극(돌출전극;19b)과 후면 상에 복수의 막전극(19a)을 가진 반도체웨이퍼(19)가 도 3에 나타낸 바와 같이 탄성이나 연장하는 성질을 가진 부착절연시트(18) 상에 부착된다. 막전극(19a)은 부착시트(18)의 부착면에 대향된다.
Y방향으로 단계적(stepwise)으로 이동하고, 그 방향으로 끝까지 이동된 후 90°로 회전한 후 반대 방향으로 단계적으로 이동하는 작업대(20) 상에는, 부착시트(18) 상에 있는 결과적인 웨이퍼는 위치된다. 회전날(21)은 회전축(21a) 주위로 회전하기 위하여 작업대(20) 상에 위치되어 작업대(20)의 표면과 평행한 X방향으로 왕복 이동한다. 회전날(21)에는 회전날(21)을 냉각시키기 위하여 냉각수 및 회전날(21)을 이용하여 반도체웨이퍼(19)를 절단할 때 발생되는 입자들을 제거하기 위한 세정수가 제공된다.
부착시트(18)는 작업대(20) 상에 고정된 상태에서 작업대(20) 및 관련된 회전날(21)의 이동을 이용하여 반도체웨이퍼(19)를 절단함으로써, 도 4에 나타낸 바와 같이, 부착시트(18) 상에서 배열된 반도체칩(15)들이 분리된 어레이를 형성한다.
그 후 부착시트(18) 상의 칩들의 결과적인 어레이는 작업대(20)로부터 꺼내지고, 부착시트(18)를 반도체칩 배열의 대각선 방향으로 연장시킨다. 이렇게 함으로써 두 반도체칩들 사이의 각 갭이 도 5에 나타낸 바와 같이 증가된다. 도 5에 있어서, 도 4에 나타낸 막전극(19a)과 범프전극(19b)은 각각 번호 15a 및 15b로 나타낸다.
다음, 도 6에 나타낸 바와 같이, 액상이나 페이스트(paste)의 수지(16)를 절단된 반도체웨이퍼의 전표면상에 도포함으로써, 두 반도체칩들 사이의 각 갭을 충진하고 범프전극(15b)을 포함하여 반도체칩(15)의 윗면을 전체적으로 피복한다. 두 반도체칩(15)들의 각 갭 상에서 액상수지막(16)의 결과적인 윗면을 약간 압하(壓下)시켜, 어느 정도 격자구조라고 가정하면, 범프전극(15b) 상에 있는 수지막(16) 부분의 두께를 얇게 한다. 수지막(16)이 이런 상태로 경화된다.
그 후 결과적인 구성물이 범프전극(15b)의 윗면이 노출될 때까지 수지막(16)을 연마하는 연마장치를 이용하여 연마처리를 한다. 그 후 결과적인 구성물을 증착 반응실로 옮겨 수지막(16)의 전표면(全表面)과 범프전극(15b)의 윗면 상에 금속막(17)을 형성한다. 그 후 금속막(17)은 패턴화되어 복수의 연결선들을 형성한다. 또는, 마스크 패턴을 이용하여 금속막을 연결선으로 구성함으로써 금속막(17)의 증착이 이루어질 수도 있다. 금속막(17)을 범프전극(15b)에 접속시킴으로써, 후면전극(15a)과 함께 반도체칩(15)의 외부전극을 형성한다. 금속막(또는 전도막)용의 금속은 결합재료에 따라 금, 구리 및 알루미늄으로부터 선택되는 것이 바람직하다. 결합을 위하여 솔더링(soldering)이 이용되면, 금이나 구리가 전도막(17)의 재료로 이용되는 것이 바람직하다.
그 후 결과적인 구성물이 X 및 Y 방향으로 절단되어 절연수지막(16)과 부착시트(18)를 자른 후, 부착시트(18)를 제거함으로써, 도 2에 나타낸 구조를 각각 가진 분리된 반도체장치가 얻어진다.
본 실시예의 칩형 반도체장치를 얻는 공정은 액상절연막(16)의 도포를 위한 하나만의 공정뿐만 아니라 부착시트(18)의 탄성적인 연장을 위한 하나의 단계만을 포함한다. 이것은 제조 공정단계의 수를 감소시킨다. 또한, 절단하는 단계가 절연수지막(16)과 부착시트(18)에서만 적용되고, 게다가 절단은 절연수지막을 형성한 후에 수행되기 때문에, 절단하는 단계가 어렵지 않다.
부착시트(18)는 압력에 민감한 수지시트나, UV(자외)선에 민감한 부착수지막이 형성되는 투명한 시트라도 좋다. 후자의 경우, 자외선으로 부착시트를 조사하여 부착시트를 경화시킨 후, 반도체장치는 부착시트로부터 용이하게 분리될 수 있다.
열경화성수지(thermo-setting resin)나 UV경화성수지(UV-setting resin)가 반도체칩(15)을 피복하기 위한 절연수지막(16)에 이용될 수 있다. 이것은 가열처리 공정이 불필요하고 부착시트가 반도체칩으로부터 보다 용이하게 제거되게 한다. 상기 실시예에 있어서, 수지막은 연마기계에 의하여 연마 처리된다. 그러나, 수지막(16)은 수지막(16)을 통하여 범프전극(15b)을 노출시키기 위하여 에칭함으로써 제거하여도 좋다.
여기서 인용하는 "범프전극"이란 용어는 꼭대기가 상대적으로 평평한 표면인기둥전극이나 돌출전극을 의미하므로, 원통형일 필요는 없으며 단면이 정사각형이나 직사각형과 같은 다각형이어도 좋다. 범프전극은 도 8에서 나타내는 바와 같이 다른 형의 돌출전극(22)으로 대치될 수도 있다. 여기서, 돌출전극(22)의 기저부(22a)는 범프 모양을 가진 다른 부분(22b)에 비하여 큰 직경을 가진다.
모세관으로부터 제공되는 금속배선의 끝을 녹여서 금속볼(22a)을 형성하고, 전기적 접속을 용이하게 하기 위하여 모세관의 하단으로 금속볼(22a)을 누르고, 금속배선을 잡아당김으로써 금속배선을 절단하여 반도체칩 상의 금속배선(22b) 부분과 함께 금속볼(22a)을 남겨놓는 단계에 의하여 도 8에 나타낸 다른 돌출전극(22)을 얻을 수도 있다. 이렇게 남겨진 금속배선(22b) 부분의 길이를 선택함으로써, 막전극(15a)의 꼭대기와 돌출전극(15b)의 꼭대기 사이의 소망 길이가 얻어질 수 있다. 이렇게 함으로써 한 쌍의 프린트된 회로기판이 반도체칩(15)을 사이에 포개는데 이용될 수 있다.
범프전극의 윗면을 노출시키기 위하여 연마처리 대신에 레이저를 조사함으로써 절연수지막(13)을 제거할 수도 있다. 이 경우, 범프전극(16)과 전도막(17)은 낮은 융점의 금속이나 합금, 예를 들면, 낮은 융점의 솔더를 이용하여 서로 접속될 수 있다.
전도막(17)은 금속의 증착법, 스퍼터법 및 열적인 스프레이법에 의하여 형성될 수도 있다. 상기 실시예에 있어서, 반도체웨이퍼는 분리된 칩들을 형성하기 위하여 절단된다: 그러나, 반도체웨이퍼는 그 대신에 해프-컷(half-cut)의 절단될 수도 있으며, 절연수지막(16)으로 피복될 수도 있다. 해프-컷 다이싱(half-cutdicing)에 의하여 얻어진 구성을 도 9에 나타낸다. 이 공정은 부착시트에 대한 탄성적인 연장 공정을 생략한다.
도 9에 나타낸 구성에 있어서, 반도체칩(15)의 측면은 절연수지막(16)으로부터 노출된다. 이 구성은, 반도체칩이 그 측면 상에 놓이기를 원할 때, 칩 상의 전극(15a 및 15b)들을 프린트된 회로기판상의 단자들에 접속하는데 적합하다.
본 발명에 의하면, 다수의 작은 크기를 가진 칩형 반도체장치가 한번에 간단한 공정으로 제작될 수 있다.
상기 실시예들은 예를 위하여 기술되었을 뿐이기 때문에, 본 발명은 상기 실시예들에 제한되지 않으며, 본 발명의 범위를 일탈하지 않으면서 당해 기술분야의 사람들에 의하여 그로부터 다양한 변형예나 변경들이 용이하게 얻어질 수 있다.

Claims (13)

  1. 반도체칩(15)의 후면 상에 있는 복수의 막전극(15a) 및 반도체칩(15)의 전면상에 있는 복수의 돌출전극(15b)을 가진 반도체칩(15), 상기 막전극(15a)과 상기 각 돌출전극(15b)의 윗 부분을 노출시키면서 상기 반도체칩(15)을 피복하는 절연수지막(16), 및 상기 돌출전극(15b)의 상기 윗 부분 상에 형성되고 복수의 연결선(interconnect line)으로 구성되는 전도막(17)을 포함하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 후면이 프린트된 회로기판에 대향하는 상태에서 상기 반도체칩(15)이 상기 프린트된 회로기판상에 장착되는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 연결선들이 배선결합(wire bonding)에 의하여 각 단자들에 접속되는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 각 돌출전극(22)은 다른 부분(22b)보다 큰 직경을 가진 기저부(22a)를 가지며, 상기 반도체칩(15)은 한 쌍의 프린트된 회로기판들 사이에 포개지는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 반도체칩(15)의 측면 부분이 상기 절연수지막(16)으로부터 노출되는 것을 특징으로 하는 반도체장치.
  6. 반도체웨이퍼(19)의 후면이 부착시트(18)에 접촉된 상태에서, 상기 반도체웨이퍼(19)의 상기 후면 상에 복수의 막전극(19a) 및 상기 반도체웨이퍼(19)의 전면상에 복수의 돌출전극(19b)을 가진 상기 반도체웨이퍼(19)를 상기 부착시트(18) 상에 부착하는 단계;
    상기 반도체웨이퍼(19)를 절단(dicing)하여 복수의 막전극(15a)과 복수의 돌출전극(15b)을 각각 구비하는 복수의 반도체칩(15)을 형성하는 단계;
    상기 부착시트(18)를 연장하여 상기 두 개의 반도체칩(15)들의 각 갭을 증가시키는 단계;
    액상절연수지(16)를 도포하여 상기 부착시트(18) 상의 상기 반도체칩(15)을 피복하고 그 사이의 갭을 충진하는 단계;
    상기 액상절연수지(16)를 경화시키는 단계;
    상기 절연수지(16)의 부분을 제거하여 상기 절연수지(16)로부터 상기 돌출전극(15b)의 윗면을 노출시키는 단계;
    상기 돌출전극(15b)의 상기 윗면 및 상기 절연수지(16) 상에 전도막(17)을 형성하는 단계; 및
    상기 절연수지(16)와 상기 부착시트(18)를 절단하여 상기 반도체칩(15)을 분리하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 부착시트(18)는 연장될 수 있는 성질을 가진 투명한 시트이며 UV에 경화되는 부착층으로 피복되는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항에 있어서, 상기 절연수지(16)는 UV에 경화되는 수지인 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항에 있어서, 상기 제거단계는 연마단계인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제6항에 있어서, 상기 각 돌출전극(22)은 범프의 모양을 가진 다른 부분(22b)보다 큰 직경을 가진 기저부(22a)를 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제6항에 있어서, 상기 제거단계는 레이저를 조사하는 단계인 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제6항에 있어서, 상기 돌출전극(15b)은 낮은 융점의 금속이나 합금을 통하여 상기 전도막에 접속되는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제6항에 있어서, 상기 반도체웨이퍼를 절단하는 단계는 해프-컷 다이싱(half-cut dicing)의 단계인 것을 특징으로 하는 반도체장치의 제조방법.
KR1020010051415A 2000-08-25 2001-08-24 칩형 반도체장치 KR20020016595A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000255126A JP2002076196A (ja) 2000-08-25 2000-08-25 チップ型半導体装置及びその製造方法
JPJP-P-2000-00255126 2000-08-25

Publications (1)

Publication Number Publication Date
KR20020016595A true KR20020016595A (ko) 2002-03-04

Family

ID=18743966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010051415A KR20020016595A (ko) 2000-08-25 2001-08-24 칩형 반도체장치

Country Status (5)

Country Link
US (1) US20020048905A1 (ko)
JP (1) JP2002076196A (ko)
KR (1) KR20020016595A (ko)
CN (1) CN1340859A (ko)
TW (1) TW513793B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824160B1 (ko) * 2003-12-03 2008-04-21 어드벤스드 칩 엔지니어링 테크놀로지, 인크. 산개형 웨이퍼 레벨 패키지 구조물 및 그 제조 방법
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
KR101124099B1 (ko) * 2009-03-11 2012-03-22 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
JP2008035276A (ja) * 2006-07-28 2008-02-14 Kyocera Corp 圧電発振器の製造方法
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP2011166058A (ja) * 2010-02-15 2011-08-25 Fujitsu Ltd 研削方法、電子デバイスの製造方法、及び研削装置
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US8816500B2 (en) * 2012-12-14 2014-08-26 Infineon Technologies Ag Semiconductor device having peripheral polymer structures
DE102013205138A1 (de) 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
CN111653528A (zh) * 2020-07-22 2020-09-11 江苏长晶科技有限公司 芯片封装结构、方法和半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US7622805B2 (en) 2003-09-09 2009-11-24 Sanyo Electric Co., Ltd. Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
US8304289B2 (en) 2003-09-09 2012-11-06 Sanyo Electric Co., Ltd. Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
KR100824160B1 (ko) * 2003-12-03 2008-04-21 어드벤스드 칩 엔지니어링 테크놀로지, 인크. 산개형 웨이퍼 레벨 패키지 구조물 및 그 제조 방법
KR101124099B1 (ko) * 2009-03-11 2012-03-22 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2002076196A (ja) 2002-03-15
US20020048905A1 (en) 2002-04-25
TW513793B (en) 2002-12-11
CN1340859A (zh) 2002-03-20

Similar Documents

Publication Publication Date Title
KR20020016595A (ko) 칩형 반도체장치
KR100209994B1 (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
CN100527390C (zh) 封装集成电路器件及其制造方法
US5882949A (en) Method of making compact light-emitting device with sealing member
JP2000074993A (ja) 高性能集積回路チップパッケ―ジ
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
US6696310B2 (en) Manufacturing method of lighting device
KR20010083204A (ko) 반도체장치 및 그 제조방법
JP2001015679A (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2004071898A (ja) 回路装置およびその製造方法
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US7053492B2 (en) Circuit device and method of manufacturing the same
US6707158B2 (en) Semiconductor device and method for producing the same, and anisotropic conductive circuit board
KR20030069321A (ko) 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
JP2002270725A (ja) 半導体装置およびその製造方法
TWI509678B (zh) 平面式半導體元件及其製作方法
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JPH05243287A (ja) 混成集積回路装置およびその製造方法
JPH10340925A (ja) 半導体装置およびその製造方法
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JP3863816B2 (ja) 回路装置
JP2819747B2 (ja) 半導体装置及びその実装構造及びその実装方法
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application