TW513793B - Chip-type semiconductor device - Google Patents

Chip-type semiconductor device Download PDF

Info

Publication number
TW513793B
TW513793B TW090121021A TW90121021A TW513793B TW 513793 B TW513793 B TW 513793B TW 090121021 A TW090121021 A TW 090121021A TW 90121021 A TW90121021 A TW 90121021A TW 513793 B TW513793 B TW 513793B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
wafer
semiconductor
patent application
item
Prior art date
Application number
TW090121021A
Other languages
English (en)
Inventor
Gorou Ikegami
Takao Miyoshi
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW513793B publication Critical patent/TW513793B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【發明背景】 1 ·發明之領域 i f係關於晶片型半導體裝置及晶片型半導體裝置 2 ·相關技術之描述 中，與筆記型個人電腦等攜帶式的電子設備 此，用於寸與重量輕的需求係與日倶增。因 地具有較小：：J子設備中：半導體裝置亦必須盡可能 辦、而為了獲得較小的尺寸，故某些半導 = = 且為了獲得更小的尺寸，其它半 構造裝置貝l有如JP_A—㈣8142號專利所揭露的另一種 而為了獲得上述專利所揭露的構造，將設有一開口部 陣f的树鈿格子框架黏接至一金屬板上，藉以形成用於每 $單70分隔部的底板，隨後將半導體晶片置放於每個單元 分隔部的底板上。然後藉由平坦蓋層覆蓋該單元分隔部的 每一個上端開口部，俾以將該半導體晶片包封在每個單元 分隔部之中。然後切斷該格子框架的框架與該金屬板而將 該單元分隔部分開，以獲得具有小尺寸的獨立半導體晶片 組裝。該製程係易於一次製造大量的半導體裝置；然而， 其具有難以在單一步驟中切斷該樹脂格子框架與該金屬板 的缺點。 JP30 33 576號專利則揭露一次可製造大量半導體裝置 的另一製程。藉由該製程將可獲得如圖1所示之晶片型半
第5頁 513793 五、發明說明（2) 導體裝置，其中半導體晶片11包含一 MOSFET (未圖示）， 其設有複數之源極電極12a與複數之閘極電極12b在該半導 體晶片的背面上，絕緣樹脂膜1 3則除了未覆蓋該複數之電 極12a與12b的上端外，係覆蓋住該半導體晶片11的背面與 所有的侧面。該半導體裝置並設有由導電樹脂所構成的汲 極電極1 4 ’其從該晶片i}的正面延伸到該晶片11的背面， 且設有整體樹脂包覆層23，其覆蓋在該半導體裝置的正面 與所有的側面上。將該半導體裝置安裝在印刷電路板上， 並使該半導體裝置的背面面對著該印刷電路板。 —藉由以下步驟將可獲得該晶片型半導體裝置··黏接包 含複數之晶片的半導體晶圓至黏性片上；在同一方向上切 ，該晶圓，以形成複數之狹長的晶片族群，而每一個晶片 族群則包含配置在同一方向上的複數之晶片；擴張該黏性 j ’以加大該等晶片族群之間的間距；塗佈絕緣樹脂至該 曰曰整個頂面上，但露出該複數之源極與閘極電極，·旋 t 5亥等晶片族群，使其頂面朝下，並在移除該黏性片之 别’將該等晶片族群黏接至一膠帶上；切割該等晶片族群 =間的絕緣樹脂；塗佈導電樹脂至整個頂面上，並圖案化 二個頂面；切割該導電樹脂與該等晶片族群之間的絕緣樹 =敕切割該等晶片族群，以形成複數之獨立的晶片；及形 體包覆層在該半導體晶片的正面與所有的侧面上。 優點上述步驟所獲得的晶片型半導體裝置具有較小尺寸的 上二並可使用表面黏著技術而將其安裝在該印刷電路板 。然而’在該專利中所揭露的晶片型半導體裝置並不足
第6頁 513793 五、發明說明（3) - 以使所需的製造步驟|、、士， 夕哪數减少，因此無法降低製造成本 【發明的綜合說明】 鐾於上述習知 一箱晶片型半導體 單/製程一次製造 製造該半導體裝置 本發明提供一 有複數之薄膜電極 數之突出電極在該 膜，覆蓋該半導體 各個該複數之突出 複數之突出電極之 本發明亦提供 步驟··將一半導體 晶圓的一背面上， 圓的一正面上，設 技術的問題，本發明之一目 裝置，其具有較小之尺寸， 大量的半導體裝置，故能以 種半導體 在該半導 半導體晶 晶片，但 裝置，包 體晶片的 含一半導 一背面上 片的一正面上；一 電極之,^ 該頂部 一種半導 是暴露出 頂部；及 上，並設成 體裝置的 性片接觸；切割該 各個半導體晶片則 電極；延展該黏性 —間距；塗佈液態 複數之半導體晶片 該液態絕緣樹脂； 之突出電極的頂面 晶圓黏接 設有複數 有複數之 半導體晶 包含該複 片，以增 絕緣樹脂 ，並填滿 移除該絕 露出於該 至一黏性 之薄膜電 突出電極 圓而形成 數之薄膜 加該半導 ，以覆蓋 在其之間 緣樹脂的 絕緣樹脂 該複數之 /導電膜 為複數之 製造方法 片上，而 極，且在 ，益使該 複數之半 電極與該 體晶片每 位在該黏 的複數之 /部分， 之外；形 的在於提供 並由於藉由 較低的成本 體晶片’設 ，並設有複 絕緣樹脂 薄膜電極及 ，形成於該 内連線。 ，包含以下 在該半導體 該半導體晶 背面與該黏 導體晶片’ 複數之突出 兩個之間的 性片上之該 間距；硬化 以使該複數 成一導電膜
第7頁 513793 五、發明說明（4) 在該複數之突出電極的頂面與該絕緣樹脂上；及切割該絕 緣樹脂與該黏性片，藉以分割該複數之半導體晶片。 依據本發明之半導體裝置及半導體裝置的製造方法， 藉由一簡單的製程一次製造大量的半導體裝置，而藉以降 低製造該半導體裝置的成本。 本發明之其他目的及優點由隨後之詳細說明及隨附之 申請專利範圍當可更加明白。 【較佳實施例之詳細說明】 以下，參考附圖以明確說明本發明，其中將以相似的 參考符號表示相似的組成元件。 參見圖2，依據本發明之一實施例的晶片型半導體裝 置包含·半導體晶片15，其設有複數之薄膜電極15a於該 半導體晶片15的背面上，並設有複數之凸塊電極15b凸出 於該半導體晶片1 5的正面上；絕緣樹脂膜丨6形成於該半導 體晶片15的整個表面上，但是暴露出該等薄膜電極15a與 該等凸塊電極15b的頂面；及導電樹脂膜17形成於該半導 體晶片1 5的正面侧’或形成於該等凸塊電極丨5 b的頂面 上。將該導電樹脂膜17設成為連接至該等凸塊電極15b的 複數之内連線。 將如圖2所示之半導體裝置安裝於印刷電路板上，而 為了使彼此之間電連接，因此將背面之電極15a等安裝於 該印刷電路板之各自端子上。亦將構成該等内連線的該導 電樹脂膜1 7藉由接合線而連接至該印刷電路板的複數之端 子上。另一方式，則可將半導體裝置介設於一對印刷電路
513793 五、發明說明（5) 板之間，並使背面之電極1 5a等安裝於該等印刷電路板之 一的端子等上，而該導電樹脂膜1 7則連接至該等印刷電路 板之其它一個的端子等上。 將藉由如圖3至圖7所說明之製程製造圖2的半導體裝 置。 將設有複數之凸塊電極（突出電極）l9b形成於其正 面上且設有複數之薄膜電極19a形成於其背面上之半導體 晶圓1 9黏接至如圖3所示之具有彈性或延伸性的黏性絕緣 片1 8上。使該等薄膜電極1 9 a面對著該黏性絕緣片1 8的黏 性面。 將該黏性絕緣片1 8上的組合晶圓置於工作臺2〇上，而 該工作臺2 0則逐步地在Y方向上移動，而到達前進的盡頭 後則旋轉90度，然後逐步地在反方向上移動。將繞著該旋 轉軸21a旋轉的刀片21配置在該工作臺2〇之上方，並在平 行於該工作臺20表面的X方向上往復地移動。並將用以冷 卻該刀片21之冷卻水及用以移除使用旋轉的刀片2 j切割該 半導體晶圓1 9時所產生的微粒之旋轉的清洗水提供給刀片 21。 、° 藉由該工作臺20與該旋轉的刀片21之間相互的移動， 而切割該半導體晶圓1 9，然而該黏性絕緣片丨8係固定在該 工作臺20上，藉以形成如圖4所示之配置在該黏性絕緣片 1 8上之該等獨立的半導體晶片1 5之陣列。 然後將該黏性絕緣片18上之該等晶片的組合陣列從該 工作臺20上取出，且該黏性絕緣片18在該等半導體晶片配
第9頁 513793 五、發明說明（6) 置的兩對角線方向上將被拉長。而這將可使如圖5所示之 每兩個半導體晶片之間的間距增加。圖5中，如圖4所示之 該等凸塊電極19b及該等薄膜電極丨9a則分別以參考符號 15b及15a表示。
接著’如圖6所示，將液態或糊狀樹脂丨6塗佈至已切 割之半導體晶圓的整個表面上，藉以填滿每兩個半導體晶 片之間的間隙並覆蓋其包含該等凸塊電極丨5b之半導體晶 片1 5等的整個頂面。而假設產生這種稍微柵狀的構造時， 則該液態樹脂膜1 6之組合頂面在每兩個半導體晶片丨5之間 的間隙上方處將具有不重要的凹陷，而其會在該等凸塊電 極1 5b上之樹脂膜1 6的局部導致較小的厚度。於此情況下 使該樹脂膜1 6硬化。
然後使用研磨機器研磨該組合之構造，其研磨該樹脂 膜16直到露出該等凸塊電極15b的頂面為止。然後將該組 合之構造傳送至蒸鍍反應器中，以便在該樹脂膜丨6的整個 表面及該等凸塊電極15b的頂面上形成金屬膜17。然後將 該金屬膜1 7圖案化俾以形成複數之内連線。又，可使用光 罩圖案處理該金屬膜17的蒸鍍以便將該金屬膜設成為内連 線等。將該金屬膜17電連接至該等凸塊電極i5b，藉以與 該等背面之電極1 5 a —起形成該等半導體晶片1 5用之外部 電極等。用於該金屬膜（或導電膜）的材料則較佳地取決 於接合用之材料而從由金與銅所組成的族及鋁所組成的族 中選擇。若是以焊接作為接合，則較佳地以金或銅作為兮 導電樹脂膜17的材料。
513793 五、發明說明（7) 然後在X方向及Y方向上切割組合構造俾以切斷該樹脂 絕緣膜1 6及該黏性絕緣片1 8，隨後將該黏性絕緣片1 8移 除，藉以獲得每一個皆具有如圖2之構造的獨立半導體裝 置。 本實施例之用以獲得該晶片型半導體裝置的製程不僅 只包含一次液態絕緣樹脂1 6的塗佈處理，更僅有一次的黏 性絕緣片1 8之彈性延展處理。這減少了製造步驟數。此 外’由於僅施加切割步驟至該絕緣樹脂膜丨6及該黏性絕緣 片1 8，且又由於係在該絕緣樹脂膜硬化後才進行切割，所 以可毫無困難地進行切割。 該黏性絕緣片1 8由一壓合樹脂片所形成，或由對訂 (紫外線）光敏感之黏性樹脂膜的透明薄片所形成。如下 所述’以UV光照射該黏性片俾以硬化該黏性片之後，可輕 易地從該黏性片上將該半導體裝置剝離。 不僅可以熱硬化的樹脂作為用以覆蓋該等半導體晶片 15之絕緣樹脂膜16的材料，還可gUV硬化樹脂作為用以覆 蓋該等半導體晶片1 5之絕緣樹脂膜丨6的材料，而這將不需 加熱處理並允許讓黏性片可更輕易地從該等半導體晶片上 移除。在上述實施例中，使該樹脂膜在研磨機器中受到研 磨處理。然而，可藉由蝕刻將該樹脂膜丨6移除，藉以使該 等凸塊電極15b全部露出於該樹脂膜16之外。 在此所提之術語「几诒φ技 主-θ丄 凸塊電極」表不具有一相當平的頂 面之柱狀電極或突出雷；1¾，田 阳电極，因此並不限疋其具有圓形的剖 面〃可具有如正方形或長方形的剖面。g凸塊電極可由
第11頁 513793 發明說明（8) 圖8^所不之另一類的突出電極22所取代，而其則具有 底"卩分22a ’且該基底部分22a的直徑係大於具有凸塊形 的其它部分22b的直徑 如圖8所不之另一類的突出電極22則藉由以下步驟形 成，即藉由融化由毛細管所提供之金屬線的頂端而形成一 金f球2 2a、以該毛細管的下端將該金屬球22a與半導體晶 片壓合以易於電連接、及藉由抽拉該金屬線以切斷該金屬 線而將该金屬球2 2a與部分之金屬線2 2b —起留在該半導體 晶片上。而藉由選定該殘留在該半導體晶片上的部分之金 屬線22b的長度，便可獲得在該薄膜電極15a之上端與該突 出電極15b之上端之間的一期望距離。這將允許該半導體 晶片1 5介設於一對印刷電路板之間。 以雷射照射代替研磨處理，便可將該絕緣樹脂膜丨6移 除’俾露出該等凸塊電極的頂面。於此情況下，可用低融 點金屬或合金，如低融點的焊料將該等凸塊電極丨6與該導 電樹脂膜17電連接在一起。 a” 可用蒸鑛、藏鍍及金屬熱喷鍍形成該導電樹脂膜17。 在上述實施例中，切割（切斷）該半導體晶圓以形成獨立 的晶片等；然而，亦可不完成切斷該半導體晶圓，便以絕 緣樹脂膜1 6加以覆蓋。而藉由不完成切斷處理所獲得的構 造則如圖9所示。該處理將可使該黏性片不需再進行彈性 延展處理。 如圖9之構造中’該半導體晶片1 5的側面等係從該絕 緣樹脂膜1 6的表面露出。若期望該半導體晶片係置於印刷
、發明說明（9) 、路板侧面時，則該構造適用於晶片上之該等電極1 5a及 1 5b電連接&至印刷電路板之該等端子。 在本發明中，將可以簡單的製程一次製造大量的小型 及晶片型半導體裝置。 以亡所述者，僅為了用於方便說明本發明之較佳實施 :H0 : : = f本發明狭義地限制於該較佳實施例。凡依本 發明所做的任何變更，皆屬本發明申請專利之範圍。
513793 圖式簡單說明 圖1為習知晶片型半導體裝置的剖視圖。 圖2為依據本發明之一實施例的晶片型半導體裝置剖 視圖。 圖3至圖7為圖2之半導體裝置的橫剖面圖等，分別顯 示製造步驟。 圖8為圖2之半導體裝置的變化例剖視圖。 圖9為圖2之半導體裝置的另一變化例剖視圖。 【符號說明】 11， 15 半導體晶片 12a 源 極 電 極 12b 閘 極 電 極 13， 16 絕 緣 樹脂 膜 14， 17 導 電 樹脂 膜 15a ，15b 電極 18 黏 性 絕 緣片 19 半 導 體 晶圓 19a 薄 膜 電 極 19b 凸 塊 電 極 20 工 作 臺 21 刀 片 21a 旋 轉 轴 22 突 出 電 極 22a 基 底 部 分
第14頁
513793 圖式簡單說明 22b 金屬線 23 樹脂包覆層
1HHI 第15頁

Claims (1)

  1. 513793 六、申請專利範圍 1· 一種半導體裝置，包含： :半導體晶片，設有複數之薄膜電極在該 、一月面上，並設有複數之突出電極在 導體晶片 正面上； 卞等體晶片的— 二絕緣樹脂膜，覆蓋該半導體晶片，但 數之薄膜電極及各個該複數之突出電極的之一暴露出該複 一導電膜，形成於該複數之突出電 =部；及 設成為複數之内連線。 心琢7員部上，並 2·如申請專利範圍第丨項之半導體裝置，其中 晶片安裝在一印刷雷敗把μ /击甘3b 、“半‘體 路板。 卩Μ路板上，並使其背面面對著該印刷電 3·如申請專利範圍第丨項之半導體裝置，其中藉由打線接 合而將該複數之内連線連接至該印刷電路板之各自的端 子。 4·如申請專利範圍第1項之半導體裝置，其中各個該複數 之突出電極設有一基底部，而該基底部則具有一直徑，且 該直徑係大於該基底部之其它部分的直徑，並將該半導體 晶片介設於一對印刷電路板之間。 5·如申請專利範圍第1項之半導體裝置，其中將該半導體 晶片之一側面的一部分區域露出於該絕緣樹脂膜之外。
    第16頁 513793 六、申請專利範圍
    6. —種半 將一 圓的一背 的一正面 片接觸； 切割 導體晶片 延展 間距； 塗佈 之半導體 硬化 移除 頂面露出 形成 脂上；及 切割 導體裝置的製造方法， 半導體晶圓黏接至一黏 面上，設有複數之薄膜 上，設有複數之突出電 該半導體晶圓而形成複 則包含該複數之薄膜電 該黏性片’以增加該半 液態絕緣樹脂，以覆蓋 晶片，並填滿在其之間 該液態絕緣樹脂； 該絕緣樹脂的一部分， 於該絕緣樹脂之外； 一導電膜在該複數之突 B曰 片 包含以下步驟： 眭片上，而在該半導體晶 電極，且在該半導體晶圓 極，並使該背面與該黏性 數之半導體晶片，各個半 極與該複數之突出電極； 導體晶片每兩個之間的一 位在該黏性片上之該複數 的複數之間距； 以使該複數之突出電極的 出電極的頂面與該絕緣樹 該絕緣樹脂與該黏性片，藉以分割該複數之半導 申印專利範圍第6項之半導體裝置的製造方法，其中 以έ性片為一透明片，其具有一延展性並設有一UV硬化的 黏性層覆蓋在其表面上。
    513793 六、申請專利範圍 8. 如申請專利範圍第6項之半導體裝置的製造方法，其中 該絕緣樹脂為一 UV硬化的樹脂。 9. 如申請專利範圍第6項之半導體裝置的製造方法，其中 該移除步驟為一研磨步驟。 10. 如申請專利範圍第6項之半導體裝置的製造方法，其中 各個該複數之突出電極設有一基底部，該基底部的直徑則 大於具有凸塊形之其它部分的直徑。 11. 如申請專利範圍第6項之半導體裝置的製造方法，其中 該移除步驟為一雷射照射步驟。 12. 如申請專利範圍第6項之半導體裝置的製造方法，其中 該複數之突出電極則經由一低融點金屬或合金而電連至該 導電膜。 13. 如申請專利範圍第6項之半導體裝置的製造方法，其中 該半導體晶圓切割步驟為一不完全切斷的切割步驟。
    第18頁
TW090121021A 2000-08-25 2001-08-24 Chip-type semiconductor device TW513793B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000255126A JP2002076196A (ja) 2000-08-25 2000-08-25 チップ型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW513793B true TW513793B (en) 2002-12-11

Family

ID=18743966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121021A TW513793B (en) 2000-08-25 2001-08-24 Chip-type semiconductor device

Country Status (5)

Country Link
US (1) US20020048905A1 (zh)
JP (1) JP2002076196A (zh)
KR (1) KR20020016595A (zh)
CN (1) CN1340859A (zh)
TW (1) TW513793B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
KR100886292B1 (ko) 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
JP2008035276A (ja) * 2006-07-28 2008-02-14 Kyocera Corp 圧電発振器の製造方法
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
TWI438879B (zh) * 2009-03-11 2014-05-21 Toshiba Kk Semiconductor device and manufacturing method thereof
JP2011166058A (ja) * 2010-02-15 2011-08-25 Fujitsu Ltd 研削方法、電子デバイスの製造方法、及び研削装置
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US8816500B2 (en) * 2012-12-14 2014-08-26 Infineon Technologies Ag Semiconductor device having peripheral polymer structures
DE102013205138A1 (de) 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
CN111653528A (zh) * 2020-07-22 2020-09-11 江苏长晶科技有限公司 芯片封装结构、方法和半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements

Also Published As

Publication number Publication date
US20020048905A1 (en) 2002-04-25
JP2002076196A (ja) 2002-03-15
KR20020016595A (ko) 2002-03-04
CN1340859A (zh) 2002-03-20

Similar Documents

Publication Publication Date Title
TW513793B (en) Chip-type semiconductor device
TW577160B (en) Semiconductor device and manufacturing method thereof
TW423133B (en) Manufacturing method of semiconductor chip package
TWI220544B (en) Flip-chip type semiconductor device and method of manufacturing the same
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US7364941B2 (en) Circuit device manufacturing method
JP5588137B2 (ja) 半導体装置の製造方法
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP2004071998A (ja) 半導体装置およびその製造方法
TW201128721A (en) Manufacturing method of semiconductor device
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP3870704B2 (ja) 半導体装置
JPH11150090A (ja) 半導体装置の製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
TW201731037A (zh) 半導體封裝件及其製造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
JP4206779B2 (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JPH09252003A (ja) バンプの形成方法及びバンプを有する半導体装置の製造方法
JP2002270725A (ja) 半導体装置およびその製造方法
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
CN111725073A (zh) 半导体封装、芯片贴装膜及其制造方法
TW588422B (en) Wafer level packaging process for protecting bump electrodes
JP2003017494A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent