KR100342575B1 - 기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법 - Google Patents

기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100342575B1
KR100342575B1 KR1019997004142A KR19997004142A KR100342575B1 KR 100342575 B1 KR100342575 B1 KR 100342575B1 KR 1019997004142 A KR1019997004142 A KR 1019997004142A KR 19997004142 A KR19997004142 A KR 19997004142A KR 100342575 B1 KR100342575 B1 KR 100342575B1
Authority
KR
South Korea
Prior art keywords
film
silica
fine particle
substrate
spherical fine
Prior art date
Application number
KR1019997004142A
Other languages
English (en)
Other versions
KR20000053183A (ko
Inventor
무라구찌료
나까시마아끼라
토나이아쯔시
고마쯔미치오
마치다가쯔유끼
규라기하가루
이마이가즈오
Original Assignee
우츠미 오사무
쇼쿠바이가세고교 가부시키가이샤
미야즈 쥰이치로
닛뽄텔리그라프앤드텔리폰코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우츠미 오사무, 쇼쿠바이가세고교 가부시키가이샤, 미야즈 쥰이치로, 닛뽄텔리그라프앤드텔리폰코포레이션 filed Critical 우츠미 오사무
Publication of KR20000053183A publication Critical patent/KR20000053183A/ko
Application granted granted Critical
Publication of KR100342575B1 publication Critical patent/KR100342575B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/28—Processes for applying liquids or other fluent materials performed by transfer from the surfaces of elements carrying the liquid or other fluent material, e.g. brushes, pads, rollers
    • B05D1/286—Processes for applying liquids or other fluent materials performed by transfer from the surfaces of elements carrying the liquid or other fluent material, e.g. brushes, pads, rollers using a temporary backing to which the coating has been applied
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/8404—Processes or apparatus specially adapted for manufacturing record carriers manufacturing base layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)

Abstract

본 발명은 요철 표면을 갖는 기재의 요철면을 용이하게 평탄화하는 방법을 제공한다.
평활기재 표면에 구상 미립자 함유 피막을 형성시킨 후, 평활기재 표면에 이 구상 미립자 함유 피막이 형성된 면과 요철 표면을 갖는 기재의 요철면을 밀착시켜, 구상 미립자 함유 피막을 요철 표면을 갖는 기재의 요철면에 전사하여, 이 요철면을 평탄화한다.

Description

기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법{Substrate flattening method, and film-coated substrate and semiconductor device manufacturing method}
적층구조를 갖는 반도체 소자, 칼라 표시용 액정 표시소자 등과 같은 각종 전자부품에 있어서, 각각의 제조공정에서 배선이나 칼라 필터 등에 의하여 단차가 기재 위에 발생하여, 이들 단차에 의한 요철을 평탄화할 필요가 있다. 특히, 반도체 장치에서는 고밀도의 집적회로를 실현하기 위하여, 배선간에 형성되는 층간 절연막의 표면을 완전히 평탄화할 필요가 있다.
이들 평탄화 방법의 대표적인 기술로서, SOG(Spin-on-Glass)법, 에치백 (etch back)법 또는 리프트-오프(lift-off)법 등이 제안되어 있다. 예를 들면, SOG법은 Si(OR)4등의 알콕시실란을 포함하는 도포액으로 이루어지는 SOG 재료를 요철기판의 표면에 도포하고, 가열경화시켜 평탄화막을 형성하는 것으로, 여러가지 많은 방법이 제안되어 있다. 또한, 이러한 SOG 재료로 상기의 알콕시실란 이외에 다양한 유기 규소 화합물이 제안되어 있다.
그렇지만, SOG법에서는, 도포액을 기판 위에 도포하기 때문에, 도포액의 안정성이나 관리에 문제가 있다. 또한, 최근 SOG막 중의 수분에 의한 MOS 트랜지스터의 핫 캐리어(hot carrier) 내성열화가 보고되어, 수분의 제어도 문제가 되고 있다.
또한, 에치백법은 레지스트와 절연막을 동시에 에칭하기 때문에, 먼지가 발생한다고 하는 문제가 있다. 따라서, 먼지 관리면에서 용이한 기술은 아니다. 게다가, 리프트-오프법은 사용하는 스텐실재가 리프트-오프시에 완전히 용해되지 않기 때문에, 리프트-오프할 수 없는 등의 문제를 일으키고, 제어성이나 수율이 불충분하기 때문에 실용화에 이르지 못하고 있다.
본 발명은 상기 사정을 감안한 것으로, 요철 표면을 갖는 기재의 요철면을 용이하게 평탄화하는 방법, 평탄성이 우수한 균일한 막 두께를 갖는 피막 부착 기재, 반도체 장치의 제조방법을 제공하는 것을 목적으로 하고 있다.
본 발명은 기재표면의 평탄화 방법 및 피막 부착 기재에 관한 것으로, 더욱 상세하게는 반도체 기판 등과 같은 요철 표면을 갖는 기재의 요철면에 피막을 형성시켜 평탄화하는 방법, 이 방법으로 평탄화된 피막 부착 기재, 및 이 방법을 사용한 반도체 장치의 제조방법에 관한 것이다.
도 1은 본 발명의 바람직한 1 태양에 의한 기재의 평탄화 방법에 관해서, 순서에 따라 표시한 단면도이며,
도 2는 본 발명의 바람직한 1 태양에 의한 반도체 장치의 제조에 관해서, 순서에 따라서 표시한 단면도이다.
부호의 설명
1.... 평활기재
2.... 구상 미립자층
3.... 피막
4.... 요철 표면을 갖는 기재
5.... 요철면
6.... 평판
7.... 실리카 미립자층
8.... 실리카계 피막
9.... 반도체 기판
10.... Al 전극 배선층
11.... 평판(석영판)
12.... 히터
이하, 본 발명에 관하여 구체적으로 설명한다.
기재의 평탄화 방법
본 발명에 따른 기재의 평탄화 방법에서는, 먼저, 평활기재 표면에 구상 미립자를 함유하는 피막을 형성시킨다.
구상 미립자로서는, 실리카, 알루미나 등의 무기 화합물로 이루어지는 구상 미립자, 또는, 폴리스티렌, 폴리메틸 메타크릴레이트 등의 합성수지로 이루어지는 구상 미립자를 들 수 있다. 이들 중에서, 특히 실리카 미립자가 바람직하다.
이러한 구상 미립자는 평균입경이 1㎛ 이하, 바람직하게는 0.5㎛ 이하인 것이 바람직하며, 입경 범위가 단일 입경의 것, 또는 이종 입경의 것을 2종 이상 혼합한 것도 좋다. 이러한 구상 미립자를 포함하는 피막을 요철기판에 압출시켜 전사하면, 구상 미립자가 평활기재 표면과 요철기재의 요철면의 틈 조절재(gap control material)로서 기능하여, 전사막 두께를 균일하게 제어하는 동시에 피막의 평탄성을 양호하게 할 수 있다. 게다가, 이들 구상 미립자는 평활 기재에 피막을 형성할 때 평활기재와 피막의 밀착성 및 박리성을 제어하는 기능을 갖고 있기 때문에, 피막의 전사특성을 향상시킬 수 있다.
평활기재 표면에 형성되는 피막으로서는, 실리카계 피막이 바람직하며, 이러한 실리카계 피막은 실리카계 피막 형성 성분을 포함하는 피막 형성용 도포액을 평활기재 표면에 도포함으로써 형성시킬 수 있다.
실리카계 피막 형성 성분으로서는 종래 공지의 피막 형성 성분을 사용할 수있지만, 특히 100~300℃의 범위에 있어서의 점도가 103포아즈 이하로 되는 리플로성(reflow property)을 갖는 피막 형성 성분이 바람직하다. 본 발명에서 정의되는 리플로성은 피막 형성용 도포액을 기재에 도포하고, 건조하여 일단 고화(solidify)한 피막을 가열할 때, 가열 온도 상승에 따라 점도가 저하하고, 재용융하는 것을 말한다. 재용융 후 다시 온도를 높이면, 피막 성분의 중합이 진행하여, 피막이 경화한다.
이러한 리플로성을 갖는 피막 형성 성분으로서는 하기 화학식 1로 표시되는 반복 단위를 갖는 폴리실라잔, 하기 화학식 2로 표시되는 반복 단위를 갖는 폴리카르보실란 또는 하기 화학식 3으로 표시되는 반복 단위를 갖는 실세스퀴옥산 등을 들 수 있다. 이들 중, 특히 폴리실라잔이 바람직하다.
(1)
식중, R1, R2, R3은 서로 같거나 달라도 좋으며, 수소원자, 탄소수 1~8의 알킬기, 아릴기 또는 알콕시기를 나타내며, n은 1 이상의 정수이다.
식중, R4, R5은 서로 같거나 달라도 좋으며, 수소원자, 탄소수 1~8의 치환 또는 비치환된 알킬기, 아릴기 또는 알콕시기를 나타내며, R6은 치환 또는 비치환된 메틸렌기를 나타내고, m은 1 이상의 정수이다.
식중, R7, R8은 서로 같거나 달라도 좋으며, 수소원자, 탄소수 1~8의 치환 또는 비치환된 알킬기, 아릴기 또는 알콕시기를 나타내고, l은 1 이상의 정수이다.
상기와 같은 폴리실라잔, 폴리카르보실란 또는 실세스퀴옥산의 수평균 분자량은 500~50000, 바람직하게는 1000~10000인 것이 바람직하다.
본 발명에서 사용하는 피막 형성용 도포액은 상기와 같은 피막 형성 성분이 고형분 농도 5~50 중량%, 바람직하게는 10~30 중량%로 유기용매에 용해되어 있다. 유기용매로서는 상기 피막 형성 성분을 분산 또는 용해하고, 도포액으로서 유동성을 부여할 수 있는 것이면 특히 제한하지 않지만, 톨루엔, 크실렌 등의 방향족 탄화수소, 클로로포름과 같은 할로겐화 탄화수소 등이 바람직하게 사용된다.
본 발명에서는 상기와 같은 피막 형성용 도포액을 평활기재의 피도포면에 스프레이법, 스피너법(spinner), 침지법(dipping), 롤 코팅법, 스크린 인쇄법 및 전사인쇄법 등 각종 방법으로 도포한 후, 50℃ 이상으로 가열하여 건조시켜, 피막을 형성시킬 수 있다. 가열 온도가 50℃ 이상이면, 피막중에 용매가 잔존하여 전사시에 기포가 발생하지 않는다. 또한, 가열온도가 너무 높으면, 피막 형성 성분의 가교반응이 진행하여, 피막의 리플로성이 악화되므로, 요철 기재로의 전사나 얻어지는 피막의 평탄화가 곤란해질 수 있다. 그러므로, 가열온도는 300℃ 이하, 바람직하게는 200℃ 이하로 하는 것이 바람직하다.
형성된 피막의 막 두께는 통상 0.3~5㎛, 바람직하게는 0.5~2㎛이다.
본 발명에서는 상기 평활기재 표면에 피막을 형성할 때 평활기재 표면에 미리 구상 미립자층을 형성시켜 놓고, 이 구상 미립자층 위에, 피막 형성용 도포액을 도포함으로써, 구상 미립자를 피막중에 포함시켜도 좋고, 또는 평활 기재 표면에 구상 미립자를 함유한 피막 형성용 도포액을 도포함으로써 구상 미립자를 피막 중에 포함시켜도 좋다.
구상 미립자층을 미리 평활기재 위에 형성시키는 방법으로서는, 특히 제한되지 않지만, 통상, 구상 미립자가 분산매에 분산된 분산액을 평활기재에 스피너법 등으로 도포한 후 건조함으로써 미립자층을 형성시킨다. 분산매로서는 물, 알콜류, 케톤류, 에테르류 등을 들 수 있다.
또한, 피막 형성용 도포액에 구상 미립자가 포함되어 있는 경우, 상기와 같이 미리 평활 기재 위에 구상 미립자층을 형성시킬 필요가 없고, 구상 미립자를 분산시킨 피막 형성용 도포액을 직접 평활기재 위에 도포하는 것만으로 구상 미립자 함유 피막을 형성시킬 수 있다. 이 경우, 구상 미립자는 피막 형성용 도포액 중에 고형분 환산으로 2~50 중량%, 바람직하게는 5~20 중량% 함유되는 것이 바람직하다.
본 발명에서 사용되는 평활 기재로서는 표면이 평활하면 특히 제한되지 않지만, 통상 유연한 열가소성 수지 등으로 이루어지는 시트 필름이 사용된다. 이러한 시트 필름으로서는 구체적으로는, 아크릴 수지, 폴리카보네이트 수지, 폴리올레핀 수지, 염화비닐 수지, 폴리이미드 수지, 폴리이미도아미드 수지, 불소 수지 등의 시트 필름이 사용될 수 있지만, 내열성 면에서 폴리이미드 수지 또는 불소 수지의 시트 필름이 바람직하다. 이러한 유연한 열가소성 수지로 이루어지는 시트 필름을 평활 기재로서 사용하면, 전사시에 요철표면을 갖는 기재를 압박하기(pressing)가 쉬워진다.
이어서, 본 발명에서는 상기와 같은 방법으로 평활기재의 표면에 형성된 구상 미립자 함유 피막을 요철표면을 갖는 기재의 요철면에 전사한다.
전사 방법으로서는, 평활 기재의 피막 형성면과 요철기재의 요철면을 고정시키고, 어느 한 쪽 기재의 이면, 또는 양쪽의 이면으로부터, 예를 들면 1~50kg, 바람직하게는 1~10kg의 하중량으로 하중을 가하던가, 또는 롤러를 움직이면서 압박하여 압착시킴으로써 밀착시킨다. 그 후 평활기재를 벗겨 피막을 요철면에 전사한다.
이렇게 하여, 피막을 요철 표면을 갖는 기재의 요철면에 전사할 때 또는 전사한 후에, 피막을 가열하여 적어도 일부를 용융시켜, 이 구상 미립자 함유 피막 표면을 평탄화하여도 좋다. 상기와 같은 실리카계 피막 형성 성분을 포함하는 피막은, 상술한 바와 같이 리플로우성을 갖고, 약 100℃ 이상에서 점도 저하를 일으키고, 재용융(리플로우)한다. 이 점도 저하는 250℃ 부근까지 계속되고, 300℃ 이상으로 되면 분자가교에 의해 경화가 시작된다. 이러한 리플로우성을 이용하여, 압착시에 50℃ 이상, 바람직하게는 80℃ 이상으로 가열하여 실리카계 피막의 점도를 저하시켜 전사하면, 전사시의 하중 및 가열에 의해 피막이 리플로우하여 넓게 퍼져, 요철기재 표면을 고도로 평탄화할 수 있다.
또한, 열압착과 같이, 가압전사한 후에 가열하여, 요철기재 표면을 평탄화할 수 있다.
이와 같이 하여 전사된 피막을 300~500℃, 바람직하게는 400~450℃의 온도에서 10~120분, 바람직하게는 30~60분 가열하여 경화시킨다. 이러한 경화는 통상, 공기중, 수증기 대기 또는 암모니아 대기 중에서 수행된다. 또한, 본 발명에 있어서, 구상 미립자로서 합성 수지를 이용한 경우, 상기와 같은 피막의 가열 및 경화과정에서 구상 미립자가 용융 또는 분해하고, 구상의 형태가 소멸할 수 있지만, 요철 기재에 전사한 후에는 구상을 유지할 필요가 없고, 전사시에 피막중에 구상 미립자가 포함되어 있으면 좋다.
이하, 본 발명의 바람직한 한 태양에 의한 기재의 평탄화 방법에 관해서, 도 1을 참조로 하면서 설명한다.
먼저, 도 1(a)에 표시된 바와 같이, 시트 필름(평활기재)(1)의 표면에 구상 미립자층(2)을 형성시킨다.
이어서, 도 1(b)에 표시된 바와 같이, 상기 구상 미립자층(2) 위에 상기 피막 형성용 도포액을 통상의 수단으로 도포한 후, 50℃ 이상으로 가열하여, 시트 필름 위에 구상 미립자층을 포함한 피막(3)을 형성시킨다.
다시, 도 1(c)에 표시된 바와 같이, 상기와 같이 하여 얻어진 구상 미립자 함유 피막이 형성된 면과, 요철 표면을 갖는 기재(4)의 요철면(5)가 대향하도록 고정시킨다. 양자를 고정시킨 경우는, 석영판과 같은 2개의 평판(6) 사이에 피막 형성면과 요철면(5)이 대향하도록 배치하고, 시트 필름측 또는 요철기재측, 또는 양방향으로부터 하중을 가하고, 다시 80~150℃로 가열하여, 시트 필름(1)의 구상 미립자 함유 피막(3)을 요철면(5)에 전사한다.
구상 미립자 함유 피막(3)이 전사된 요철면(5)을 400℃로 가열하여, 경화처리하고, 도 1(d)에 표시된 바와 같은 표면이 평탄화된 구상 미립자 함유 피막(3)이 형성된 기재가 얻어진다.
피막 부착 기재
본 발명에 따른 피막 부착 기재는 상기와 같은 방법으로 형성된 피막에 의해 기재 표면의 요철이 평탄화 되어 있다.
이러한 기재로서는 상기와 같은 방법으로 피막을 형성할 수 있는 임의의 요철기재를 사용하는 것이 가능하며, 구체적으로는 고밀도 기록용 광디스크 또는 자기 디스크, 마이크로 렌즈를 갖는 CCD 소자, 음극선관 또는 액정표시장치 등의 표시부 전면판, 칼라 표시용 액정표시 소자의 칼라 필터 부착 투명 전극판, 액정표시 장치용 TFT 부착 투명 전극판, 다층 구조를 갖는 반도체 소자 등을 들 수 있다.
예를 들면, 액정표시 장치용 TFT 부착 투명 전극판에서는, TFT(Thin Film Transistor)가 돌출되어 있는 기판 표면에, 절연성 피막이 형성되어, 기판 표면과 TFT 부위의 단차가 평탄화되어 있다. 칼라 표시용 액정표시 소자의 칼라 필터 부착 투명 전극판에서는 전극판의 화상소자 전극 위 및 대향 전극판의 칼라 필터 위에 피막이 형성되어, 화상소자 전극 및 칼라 필터에 의해 형성된 요철면이 이 구상 미립자 함유 피막에 의해 평탄화되어 있다.
또한, 반도체 장치에서는, 반도체 기판과 금속 배선층 사이, 금속 배선층들 사이에 실리카계 절연막이 형성된다. 이 절연막에 의해 반도체 기판 위에 설치된 PN 접합반도체, 및 콘덴서 소자, 저항소자 등의 각종 소자에 의해 형성된 요철면이 평탄화되어 있다.
이러한 반도체 장치는 이하와 같은 방법으로 제조된다.
본 발명에 따른 반도체 장치의 제조방법은,
평활기재 표면에 실리카 미립자를 함유하는 실리카계 피막을 형성하고, 이 실리카계 피막을 반도체 기판 표면에 전사함으로써, 반도체 기판 표면에 평탄성이 양호한 실리카계 피막을 형성시킨다. 이때 실리카계 피막을 상기 화학식 1로 표시되는 반복 단위를 갖는 폴리실라잔을 포함한 실리카계 피막 형성용 도포액으로부터 형성시킨다.
이러한 반도체 장치의 제조방법에 관해서 도 2를 참고로 하면서 설명한다.
먼저, 도 2에 표시된 바와 같이, 시트 필름(평활기재)(1)의 표면에 실리카 미립자층(7)을 형성시킨다.
이어서, 도 2(b)에 표시된 바와 같이, 상기 실리카 미립자층(7) 위에 상기 실리카계 피막 형성용 도포액을 스피너법 등에 의해 도포한 후, 50℃ 이상으로 가열하여, 시트 필름 위에 실리카 미립자층을 포함한 실리카계 피막 8을 형성시킨다.
다시, 상기와 같은 실리카 미립자 함유 실리카계 피막이 형성된 면과, 도 2(c)에 표시된 바와 같은 반도체 기판 9의 A1 전극 배선층 10이 대향하도록 고정시킨다. 양자를 고정시킨 경우는 도 2(d)에 표시된 바와 같이, 석영판과 같은 2개의 평판(11) 사이에 실리카계 피막 형성면과 배선층(10)이 대향하도록 배치하고, 시트 필름(1)측 또는 반도체 기판(9)측, 또는 양쪽으로부터 하중을 가하고, 다시 히터 (12)로 80~200℃로 가열하여, 시트 필름(1)의 실리카계 피막(8)을 배선층(10)에 전사한다.
전사 후, 실리카계 피막(8)이 전사된 배선층(10)을 약 400℃로 가열하고, 경화처리하여, 도 2(e)에 표시된 바와 같이, 표면이 평탄하게 된 실리카 미립자 함유 실리카계 피막(8)이 형성된 반도체 장치를 얻을 수 있다.
이러한 본 발명에 따른 반도체 장치의 제조방법에서는, 실리카 미립자로서, 입경이 다른 2종의 실리카 미립자가 사용되어도 좋으며, 이러한 미립자를 사용하면 도 2(f)에 표시된 바와 같은 피막이 반도체 표면에 형성된다.
발명의 효과
본 발명에 의하면, 전사공정 중 피막에 포함되어 있는 구상 미립자가 평활기재와 요철기재의 틈 조정기능을 달성하기 때문에, 균일한 막 두께의 평탄화막을 형성할 수 있다. 또한, 구상 미립자를 함유시킴으로써, 평활기재로의 피막의 밀착성 및 평활기재로부터의 박리성을 제어할 수 있기 때문에, 요철 기재로의 전사를 부드럽게 수행할 수 있다.
또한, 리플로우 특성을 갖는 피막 형성 성분을 포함하는 피막 형성용 도포액을 이용하여 피막을 형성시키는 경우, 리플로우 특성을 이용하여 피막을 전사함으로써, 고도의 평탄성을 갖는 피막을 요철기재 표면에 형성하는 것이 가능해진다.
이러한 기재의 평탄화 방법을 사용하여 반도체 장치를 제조하면, 큰 크기의 반도체 기판에 대하여 균일한 막 두께의 평탄화 막을 형성하는 것이 가능해진다.
본 발명에 따른 기재의 평탄화 방법은,
평활기재 표면에 구상 미립자 함유 피막을 형성시킨 후,
평활기재 표면에 이 구상 미립자 함유 피막이 형성된 면과, 요철표면을 갖는 기재의 요철면을 밀착시켜,
구상 미립자 함유 피막을 요철 표면을 갖는 기재의 요철면에 전사하여, 이 요철면을 평탄화하는 것을 특징으로 한다.
본 발명에서는, 평활기재 표면에 미리 구상 미립자층을 형성시킨 후, 이 구상 미립자층 위에, 피막형성용 도포액을 도포하여 구상 미립자 함유 피막을 형성하여도 좋고, 이 평활기재 표면에 구상 미립자를 포함하는 피막형성용 도포액을 도포하여, 구상 미립자 함유 피막을 형성하여도 좋다.
또한, 구상 미립자 함유 피막을 요철 표면을 갖는 기재의 요철면에 전사할 때 또는 전사한 후,
이 구상 미립자 함유 피막을 가열하여, 피막의 적어도 일부를 용융시켜, 피막 표면을 평탄화하고,
이어서, 다시 온도를 상승시켜 이 구상 미립자 함유 피막을 경화시켜, 요철면을 평탄화하여도 좋다.
상기 구상 미립자가 실리카 미립자이며, 피막이 실리카계 피막인 것이 바람직하다. 또한, 실리카계 피막은 하기 화학식 1로 표시되는 반복 단위를 갖는 폴리실라잔을 포함한 실리카계 피막 형성용 도포액으로부터 형성되는 것이 바람직하다.
식중, R1, R2및 R3은 서로 같거나 달라도 좋으며, 수소원자, 탄소수 1~8의 알킬기, 아릴기 또는 알콕시기이며, n은 1 이상의 정수이다.
본 발명에 따른 피막 부착 기재는, 상기 방법으로 표면이 평탄화 되어 있는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조방법은 평활기재 표면에 실리카 미립자 함유 실리카계 피막을 형성시킨 후, 이 실리카 미립자 함유 실리카계 피막을 반도체 기판 표면에 전사함으로써, 반도체 기판 표면에 실리카 미립자 함유 실리카계 피막을 형성시키는 것을 특징으로 하고, 실리카계 피막은 상기 화학식 1로 표시되는 반복 단위를 갖는 폴리실라잔을 포함하는 실리카계 피막 형성용 도포액으로부터 형성되어 있다.
이하, 본 발명에 관해서 실시예를 기초로하여 구체적으로 설명하지만, 본 발명은 이들 실시예에 의해 전혀 한정되지 않는다.
실시예 1
두께 300㎛의 테프론제의 시트 필름 위에 평균입경 0.5㎛의 실리카 미립자 에탄올 분산액(SiO2농도: 5wt%)를 스피너법(500rpm, 30초)으로 도포한 후 건조하여, 시트 필름 위에 실리카 미립자층을 형성시켰다.
이어서, 폴리카르보실란을 포함한 실리카계 피막 형성용 도포액(용매: 메틸이소부틸케톤, SiO2농도: 25wt%, 일본 카바이드(주)제)을 실리카 미립자층 위에 스피너법(2000rpm, 20초)으로 도포하고, 가열판 위에서 120℃, 3분간 건조함으로써 막 두께 1㎛의 실리카 미립자 함유 실리카계 피막을 형성시켰다.
요철면을 갖는 기재로서 0.5㎛의 단차를 모델적으로 형성한 실리카 기판과 상기 시트 필름을 요철면측과 피막 형성측을 대향시켜 고정시키고 2개의 평판 사이에 배치하였다. 평판 위에서부터 5kg의 하중을 가하고, 150℃, 10분간 가열하고, 피막을 전사하는 동시에, 평탄화를 행하였다. 그 후 시트 필름을 박리하고, 전사된 피막을 갖는 실리카 기판을 수증기 대기중에서 400℃, 30분간 가열경화처리를 하였다. 역시, 이 실리카계 피막의 150℃에 있어서의 점도는 15 포아즈이었다.
얻어진 실리카 미립자 함유 실리카계 피막은 단차 위에서 0.5㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자 현미경으로 관찰한 결과, 양호한 평탄성을 갖고 있었다.
실시예 2
실리카 미립자로서, 평균입경이 0.5㎛인 미립자와 0.1㎛인 미립자를 1:1(중량비)의 비율로 혼합한 혼합물을 사용한 이외는 실시예 1과 동일한 방법으로 실리카 기판 위에 피막을 형성시켰다.
얻어진 실리카 미립자 함유 실리카계 피막은 단차 위에서 0.5㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자 현미경으로 관찰한 결과, 양호한 평탄성을 갖고 있었다.
실시예 3
미립자층이 형성되어 있지 않은 실시예 1과 동일한 시트 필름 위에 평균입경 0.3㎛의 실리카 미립자가 30중량%로 분산된, 폴리카르보실란을 포함한 피막 형성용 도포액(용액: 메틸이소부틸케톤, SiO2농도: 25wt%, 일본 카바이드(주)제)을 스피너법(2000rpm, 20초)으로 도포하여 실리카 미립자 함유 실리카계 피막을 형성시켰다. 얻어진 피막을 실시예 1과 동일하게 처리하였다.
얻어진 실리카 미립자 함유 실리카계 피막은 단차 위에서 0.5㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자현미경으로 관찰한 결과, 양호한 평탄성을 갖고 있었다.
실시예 4
두께 300㎛의 테프론제 시트 필름 위에 평균입경 0.1㎛의 실리카 미립자 에탄올 분산액(SiO2농도: 5wt%)를 스피너법(500rpm, 30초)으로 도포한 후 건조하여, 시트 필름 위에 실리카 미립자층을 형성시켰다.
이어서, 무기 폴리실라잔을 포함한 실리카계 피막 형성용 도포액(세라메이트-CIP, SiO2농도: 24wt%, 쇼쿠바이 가세고교(주)제)을 실리카 미립자층 위에 스피너법(2000rpm, 20초)으로 도포하고, 가열판 위에서 120℃, 3분간 건조함으로써 막 두께 0.4㎛의 실리카 미립자 함유 실리카계 피막을 형성시켰다.
요철면을 갖는 기재로서 0.2㎛의 단차를 모델적으로 형성한 실리카 기판과 상기 시트 필름을, 요철면측과 피막형성측을 대향시켜 고정시키고, 2개의 평판 사이에 배치하였다. 평판 위로부터 5kg의 하중을 가하고, 150℃, 10분간 가열하고, 피막을 전사하였다. 그 후 시트 필름을 벗기고, 전사된 피막을 갖는 실리카 기판을 수증기 대기중에서 400℃, 30분간 가열 경화처리하였다. 역시, 이 실리카계 피막은 150℃의 점도는 2.5 포아즈이었다.
얻어진 실리카 미립자 함유 실리카계 피막은 단차 위에서 0.2㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자현미경으로 관찰한 결과, 양호한 평탄성을 갖고 있었다.
실시예 5
두께 200㎛의 테프론제의 시트 필름 위에 평균입경 0.3㎛의 실리카 미립자에탄올 분산액(SiO2농도: 5wt%)을 스피너법(500rpm, 30초)으로 도포한 후 건조하여, 시트 필름 위에 실리카 미립자층을 형성시켰다.
이어서, 무기 폴리실라잔을 포함한 실리카계 피막 형성용 도포액(세라메이트-CIP, SiO2농도: 24wt%, 쇼쿠바이 가세고교(주)제)을 실리카 미립자층 위에 스피너법(2000rpm, 20초)으로 도포하고, 가열판 위에서 120℃, 3분간 건조함으로써 막 두께 0.6㎛의 실리카 미립자 함유 피막을 형성시켰다.
Al 배선을 갖는 반도체 기판과 상기 시트 필름을, Al 배선측과 피막 형성측을 대향시켜 고정시키고, 2개의 평판 사이에 배치하였다. 평판 위로부터 5kg의 하중을 가하고, 150℃에서 10분간 가열하고, 피막을 전사하였다. 그 후 시트 필름을 벗기고, 전사된 피막을 갖는 실리카 기판을 수증기 대기중에서 400℃, 30분간 가열 경화처리하였다.
반도체 기판 위에 형성된 실리카 미립자 함유 실리카계 피막은 Al 배선 위에서 0.3㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자현미경으로 관찰한 결과, 양호한 평탄성을 갖고 있었다.
실시예 6
실리카 미립자로서, 평균입경이 0.3㎛의 미립자와, 0.1㎛의 미립자를 1:1(중량비)의 비율로 혼합한 혼합물을 사용한 이외는 실시예 5와 동일한 방법으로 실리카 기판 위에 실리카계 피막을 형성시켰다.
이어서, 무기 폴리실라잔을 포함한 실리카계 피막 형성용도포액(세라메이트-CIP, SiO2농도: 30wt%, 쇼쿠바이 가세고교(주)제)을 실리카 미립자층 위에 스피너법(1000rpm, 20초)으로 도포하고, 가열판 위에서 120℃, 3분간 건조함으로써 막 두께 1㎛의 실리카 미립자 함유 피막을 형성시켰다.
얻어진 실리카 미립자 함유 실리카계 피막을 실시예 5와 동일한 방법으로 반도체 기판 위에 실리카계 피막을 전사하고, 경화 처리하였다.
반도체 기판 위에 형성된 실리카 미립자 함유 실리카계 피막은, Al 배선 위에서 0.5㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자 현미경으로 관찰한 결과, 양호한 평탄성을 갖고 있었다.
실시예 7
미립자층이 형성되어 있지 않은 시트 필름 위에, 평균입경 0.3㎛의 실리카 미립자가 30중량%로 분산된, 무기 폴리실라잔을 포함하는 실리카계 피막 형성용 도포액(세라메이트-CIP, SiO2농도: 24wt%, 쇼쿠바이 가세고교(주)제)을 스피너법(2000rpm, 20초)으로 도포하고, 가열판 위에서 120℃, 3분간 건조함으로써 막 두께 0.6㎛의 실리카 미립자 함유 피막을 형성시켰다.
얻어진 실리카 미립자 함유 실리카계 피막을 실시예 5와 동일한 방법으로 반도체 기판 위에 실리카계 피막을 전사하고, 경화 처리하였다.
반도체 기판 위에 형성된 실리카 미립자 함유 실리카계 피막은 Al 배선 위에서 0.3㎛의 막 두께를 갖고 있었으며, 피막의 단면을 전자현미경으로 관찰한 결과 양호한 평탄성을 갖고 있었다.

Claims (8)

  1. 평활기재 표면에 구상 미립자 함유 피막을 형성시킨 후,
    평활기재 표면에 이 구상 미립자 함유 피막이 형성된 면과 요철 표면을 갖는 기재의 요철면을 밀착시켜,
    구상 미립자 함유 피막을 요철 표면을 갖는 기재의 요철면에 전사하여, 이 요철면을 평탄화하는 것을 특징으로 하는 기재의 평탄화 방법.
  2. 제1항에 있어서, 평활기재 표면에 미리 구상 미립자층을 형성시킨 후, 이 구상 미립자층 위에, 피막 형성용 도포액을 도포하여 구상 미립자 함유 피막을 형성시키는 것을 특징으로 하는 기재의 평탄화 방법.
  3. 제1항에 있어서, 상기 평활기재 표면에 구상 미립자를 포함하는 피막 형성용 도포액을 도포하여, 구상 미립자 함유 피막을 형성시키는 것을 특징으로 하는 기재의 평탄화 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 구상 미립자 함유 피막을 요철 표면을 갖는 기재의 요철면에 전사할 때 또는 전사한 후,
    이 구상 미립자 함유 피막을 가열하여, 피막의 적어도 일부를 용융시켜, 피막 표면을 평탄화하고,
    이어서, 다시 온도를 상승시켜 이 구상 미립자 함유 피막을 경화시켜, 요철면을 평탄화하는 것을 특징으로 하는 기재의 평탄화 방법.
  5. 제1항에 있어서, 구상 미립자가 실리카 미립자이며, 피막이 실리카계 피막인 것을 특징으로 하는 기재의 평탄화 방법.
  6. 제5항에 있어서, 상기 실리카계 피막이 하기 화학식 1로 표시되는 반복 단위를 갖는 폴리실라잔을 포함한 실리카계 피막 형성용 도포액으로부터 형성되는 것을 특징으로 하는 기재의 평탄화 방법.
    (1)
    (식중, R1, R2및 R3은 서로 같거나 달라도 좋으며, 수소원자, 탄소수 1~8의 알킬기, 아릴기 또는 알콕시기이며, n은 1 이상의 정수이다)
  7. 제1항 내지 제3항 중 어느 한 항에 기재된 방법으로 표면이 평탄화되어 있는 것을 특징으로 하는 피막 부착 기재.
  8. 평활기재 표면에 실리카 미립자 함유 실리카계 피막을 형성시킨 후, 이 실리카 미립자 함유 실리카계 피막을 반도체 기판 표면에 전사함으로써, 반도체 기판 표면에 실리카 미립자 함유 실리카계 피막을 형성시키는 반도체 장치의 제조방법으로서, 실리카계 피막이 상기 화학식 1로 표시되는 반복 단위를 갖는 폴리실라잔을 포함하는 실리카계 피막 형성용 도포액으로부터 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019997004142A 1996-11-11 1997-10-31 기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법 KR100342575B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1996-298892 1996-11-11
JP29889296 1996-11-11
JP1996-308427 1996-11-19
JP30842796 1996-11-19

Publications (2)

Publication Number Publication Date
KR20000053183A KR20000053183A (ko) 2000-08-25
KR100342575B1 true KR100342575B1 (ko) 2002-07-04

Family

ID=26561699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997004142A KR100342575B1 (ko) 1996-11-11 1997-10-31 기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법

Country Status (7)

Country Link
US (1) US6340641B1 (ko)
EP (1) EP0951057B1 (ko)
JP (1) JP3420590B2 (ko)
KR (1) KR100342575B1 (ko)
DE (1) DE69728999T2 (ko)
TW (1) TW529094B (ko)
WO (1) WO1998021750A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4567282B2 (ja) * 2001-07-16 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4527068B2 (ja) * 2001-07-16 2010-08-18 株式会社半導体エネルギー研究所 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4602261B2 (ja) * 2001-08-10 2010-12-22 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7163738B2 (en) 2002-05-20 2007-01-16 Eastman Kodak Company Polyvinyl alcohol films prepared by coating methods
US7012746B2 (en) 2002-05-20 2006-03-14 Eastman Kodak Company Polyvinyl butyral films prepared by coating methods
US7083752B2 (en) 2002-05-20 2006-08-01 Eastman Kodak Company Cellulose acetate films prepared by coating methods
US7048823B2 (en) 2002-05-20 2006-05-23 Eastman Kodak Company Acrylic films prepared by coating methods
US20030215581A1 (en) 2002-05-20 2003-11-20 Eastman Kodak Company Polycarbonate films prepared by coating methods
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
US7125504B2 (en) * 2002-11-13 2006-10-24 Eastman Kodak Company Optical switch microfilms
KR100503527B1 (ko) * 2003-02-12 2005-07-26 삼성전자주식회사 퍼하이드로 폴리실라잔을 포함하는 반도체 소자 제조용조성물 및 이를 이용한 반도체 소자의 제조방법
DE10341670A1 (de) * 2003-09-08 2005-04-07 Henkel Kgaa Verfahren zur Oberflächenmodifizierung von beschichteten Substraten
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
US20060003600A1 (en) * 2004-06-30 2006-01-05 Barns Chris E Contact planarization for integrated circuit processing
JP4780277B2 (ja) * 2004-10-15 2011-09-28 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
DE102005038956B3 (de) * 2005-08-16 2007-03-22 Infineon Technologies Ag Verfahren zum Beschichten einer Struktur mit Halbleiterchips
JP2007095883A (ja) * 2005-09-28 2007-04-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法及びシートフィルム
JP4917466B2 (ja) * 2007-03-30 2012-04-18 日本電信電話株式会社 薄膜形成方法
JP2009016405A (ja) * 2007-06-30 2009-01-22 Zycube:Kk 固体撮像装置
JP5524776B2 (ja) * 2010-09-10 2014-06-18 日本電信電話株式会社 薄膜形成方法及びシートフィルム
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
CN111868920A (zh) * 2018-03-15 2020-10-30 应用材料公司 用于半导体器件封装制造工艺的平坦化
FR3095138B1 (fr) * 2019-04-16 2021-05-14 Commissariat Energie Atomique Procédé de formation d’un film de particules à la surface d’un substrat

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405947A2 (en) * 1989-06-27 1991-01-02 Digital Equipment Corporation Method of manufacturing thick-film devices
KR930001757A (ko) * 1991-06-05 1993-01-16 노만 에드워드 루이스 실리카 선구 물질로 기판을 피복시키는 방법
KR930015105A (ko) * 1991-12-27 1993-07-23 한형수 알카리 용출 방지용 실리카 막의 형성방법
EP0559394A2 (en) * 1992-02-28 1993-09-08 Fujitsu Limited Process for planarizing an integrated circuit device
JPH06128529A (ja) * 1992-10-20 1994-05-10 Catalysts & Chem Ind Co Ltd シリカ系被膜形成用塗布液および被膜付基材

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182138A (ja) 1984-02-29 1985-09-17 Tomoegawa Paper Co Ltd ウエフア上に保護被膜を形成させる方法及び転写シ−ト
US4865875A (en) 1986-02-28 1989-09-12 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
JP2847768B2 (ja) 1989-06-21 1999-01-20 ソニー株式会社 塗布膜の形成方法及び半導体装置の製造方法
JPH03192215A (ja) 1989-12-21 1991-08-22 Matsushita Electric Ind Co Ltd パネル基板とそのパネル基板の作成方法
US5312576B1 (en) 1991-05-24 2000-04-18 World Properties Inc Method for making particulate filled composite film
FR2678940B1 (fr) * 1991-05-24 1996-10-18 Rogers Corp Film composite charge de particules et procede pour sa fabrication.
JP3073313B2 (ja) * 1992-05-12 2000-08-07 触媒化成工業株式会社 半導体装置およびその製造方法
DE69416881T2 (de) * 1993-02-05 1999-11-04 Dow Corning Corp., Midland Beschichtung von elektronischen Substraten mit Silika aus Polysilazanen
JP3192876B2 (ja) 1993-07-23 2001-07-30 触媒化成工業株式会社 シリカ系被膜形成用コーティング組成物および被膜付基材
JPH0766188A (ja) 1993-08-26 1995-03-10 Catalysts & Chem Ind Co Ltd 半導体装置
CA2259048C (en) 1993-12-02 2000-11-07 Dai Nippon Printing Co., Ltd. Transparent functional membrane containing functional ultrafine particles, transparent functional film, and process for producing the same
US5747152A (en) 1993-12-02 1998-05-05 Dai Nippon Printing Co., Ltd. Transparent functional membrane containing functional ultrafine particles, transparent functional film, and process for producing the same
JPH08176512A (ja) 1994-12-26 1996-07-09 Hitachi Chem Co Ltd シリカ系被膜形成用塗布液、シリカ系被膜形成用塗布液の製造方法、シリカ系被膜及び半導体装置
US5789325A (en) * 1996-04-29 1998-08-04 Dow Corning Corporation Coating electronic substrates with silica derived from polycarbosilane

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405947A2 (en) * 1989-06-27 1991-01-02 Digital Equipment Corporation Method of manufacturing thick-film devices
KR930001757A (ko) * 1991-06-05 1993-01-16 노만 에드워드 루이스 실리카 선구 물질로 기판을 피복시키는 방법
KR930015105A (ko) * 1991-12-27 1993-07-23 한형수 알카리 용출 방지용 실리카 막의 형성방법
EP0559394A2 (en) * 1992-02-28 1993-09-08 Fujitsu Limited Process for planarizing an integrated circuit device
JPH06128529A (ja) * 1992-10-20 1994-05-10 Catalysts & Chem Ind Co Ltd シリカ系被膜形成用塗布液および被膜付基材

Also Published As

Publication number Publication date
TW529094B (en) 2003-04-21
DE69728999D1 (de) 2004-06-09
EP0951057A4 (en) 2000-04-05
EP0951057B1 (en) 2004-05-06
EP0951057A1 (en) 1999-10-20
DE69728999T2 (de) 2005-04-28
KR20000053183A (ko) 2000-08-25
WO1998021750A1 (fr) 1998-05-22
US6340641B1 (en) 2002-01-22
JP3420590B2 (ja) 2003-06-23

Similar Documents

Publication Publication Date Title
KR100342575B1 (ko) 기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법
JP3317998B2 (ja) シリカ前駆物質での下地のコーティング方法
JP4290905B2 (ja) 有機膜の平坦化方法
KR20140125844A (ko) 경화성의 패턴화가능한 잉크 및 인쇄 방법
KR100490065B1 (ko) 박막형성방법및그를위한박막형성장치
CN108203576A (zh) 粘合剂组合物和其在电子学中的用途
WO2003064495A3 (en) Planarized microelectronic substrates
US6090446A (en) Method of forming particle layer on substrate, method of planarizing irregular surface of substrate and particle-layer-formed substrate
JPH04240792A (ja) 回路基板の製造方法
EP0644590B1 (en) Method for planarizing a semiconductor surface and devices manufactured by the method
JP2004006815A (ja) 半導体基板材料をコーティングする方法
US4868096A (en) Surface treatment of silicone-based coating films
EP0807318B1 (en) Process for producing a glass-coated article and article produced thereby
CN108828863B (zh) 一种柔性液晶面板的tft阵列基板及其制作方法
CN100400599C (zh) 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置
KR101737935B1 (ko) 열확산필러를 분산시킨 열확산시트 및 그 제조방법
JP2004149347A (ja) ガラス基板への薄膜形成方法および薄膜被覆ガラス基板
JP2000198880A (ja) 微粒子の被覆方法、被覆微粒子、異方性導電接着剤及び導電接続構造体
JPH04181216A (ja) 液晶表示素子基板の製造方法
JPH09213791A (ja) 半導体装置の製造方法及び半導体装置
JPH05347284A (ja) ポリマー・ブレンド膜の表面平坦化方法
JPH0763914A (ja) 樹脂被膜の平滑化方法および装置
JPH0362588A (ja) 配線基板とその製造方法
JPH04185639A (ja) 絶縁膜の形成方法および半導体装置
JPH0638407B2 (ja) 平坦化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 16