DE102005038956B3

DE102005038956B3 - Verfahren zum Beschichten einer Struktur mit Halbleiterchips

Info

Publication number: DE102005038956B3
Application number: DE102005038956A
Authority: DE
Inventors: Michael Dipl.-Ing. Bauer; Peter Dipl.-Ing. Strobel; Jens Dipl.-Ing. Pohl; Christian Stümpfl; Ludwig Dipl.-Ing. Heitzer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-08-16
Filing date: 2005-08-16
Publication date: 2007-03-22
Anticipated expiration: 2025-08-17
Also published as: US7547645B2; US20070105394A1

Abstract

Die Erfindung betrifft ein Verfahren zum Beschichten einer Struktur (1), die mindestens einen Halbleiterchip (4) aufweist. Dabei wird ein elektrostatisches Abscheiden von Beschichtungspartikeln (5) auf den zu beschichtenden Flächen (7) der Struktur (1) angewandt. Dazu werden zunächst Beschichtungspartikel (5) auf einen Träger (6) aufgebracht und dieser elektrostatisch mit den Beschichtungspartikeln (5) aufgeladen. Die Struktur (1) mit mindestens einem Halbleiterchip (4) wird auf eine zu dem Träger (6) entgegengesetzter Polarität elektrostatisch aufgeladen. Danach wird der Träger (6) und/oder die Struktur (1) in Richtung einer zu beschichtenden Fläche (7) der Struktur aufeinander zubewegt, bis die Beschichtungspartikel (5) auf die zu beschichtenden Flächen (7) der Struktur (1) überspringen und dort haften bleiben. Abschließend werden die Beschichtungspartikel (5) durch Erhitzen der Fläche (7) mit Beschichtungspartikeln (5) zu einer geschlossenen Beschichtung verflüssigt.

Description

Die Erfindung betrifft ein Verfahren zum Beschichten einer Struktur, die mindestens einen Halbleiterchip aufweist.
Derartige Beschichtungen auf Strukturen mit Halbleiterchips dienen dem mechanischen Schutz der Oberflächen der Halbleiterchips. Bekannt ist es, derartige Schichten durch Aufsprühen, Aufschleudern und/oder durch Dispensen aufzubringen. Dazu werden die aufzubringenden Beschichtungsmaterialien in einen niedrigviskosen Zustand mittels Lösungsmitteln versetzt, um sie mit Hilfe von Auftragsdüsen auf die Struktur mit Halbleiterchip aufzubringen.

Aus der Literaturstelle Walker, A.; Baldwin, D. F. "Initial Investigations into Low-cost ultra-fine pitch solder printing process based on innovative Laser Printing Technology."; IEEE Transactions on electronics packaging manufacturing, ISSN 1521-334X, 1999, Vol. 22, No. 4, Seiten 303–307 ist eine Lotabscheidung mittels Laserdrucktechnologie für BGAs und CSP bekannt. Im Abschnitt "III. Description of the Xerography Process" wird dort ein Verfahren skizziert, wobei Toner als Partikel von einem "photoreceptor" als Träger auf ein zu beschichtendes Substrat mittels elektrostatischer Ladung abgeschieden und darauf geschmolzen werden.

Des weiteren ist aus der DE 102 06 438 A1 ein Prozess bekannt, bei dem Leiterbahnstrukturen mittels elektrostatischer Potentiale erzeugt werden, wobei ein Leitkleber verwendet wird.

Aus der EP 04 13 335 A2 ist es bekannt, Leitkleber auf Kontaktflächen aufzubringen und dabei elektrisch leitfähige Partikel mittels elektrostatischen Feldern zwischen einem Substrat und einer Entladungselektrode abzuscheiden, wobei die Partikel zuvor in einem sogenannten Korona-Feld aufgeladen wurden.

Aus der US 2003/0010807 A1 sind mehrere Verfahren zum Beschichten von Wafern mit Dispensen bekannt, wobei zum einen ein Tintenstrahl aufgespritzt wird und das Tintenstrahlsystem einer Elektrode für ein elektrostatisches Potential zwischen einem Substrat und dem Tintenstrahlkopf dafür sorgt, dass die Tropfen präzise geführt werden.

Eine allgemeine Einführung zum Xerographie-Prozess bei Laserdruckern findet sich in der US 3,862,848 .

Dabei bilden stufige Übergänge ein Problem, da es schwierig ist, eine gleichbleibende Dicke der Beschichtung an stufigen Übergängen einzuhalten. Ein weiteres Problem besteht darin, Beschichtungen aus Materialien aufzubringen, die sich nicht durch Lösungsmittel verflüssigen lassen.

Aufgabe der Erfindung ist es, ein Verfahren zum Beschichten einer Struktur, die mindestens einen Halbleiterchip aufweist, zu schaffen, mit der die Nachteile im Stand der Technik überwunden werden und die für komplexe Strukturen einsetzbar ist.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Verfahren zum Beschichten einer Struktur, die mindestens einen Halbleiterchip aufweist, geschaffen, wobei das Verfahren die nachfolgenden Verfahrensschritte aufweist.

Zunächst werden Beschichtungspartikel auf einen Träger aufgebracht. Anschließend wird der Träger mit Beschichtungspartikeln elektrostatisch aufgeladen. Schließlich wird eine Struktur mit mindestens einem Halbleiterchip auf eine zu dem Träger entgegengesetzte Polarität aufgeladen. Danach werden der Träger und/oder die zu beschichtende Fläche der Struktur aufeinander zubewegt, bis die Beschichtungspartikel auf die zu beschichtende Fläche der Struktur umspringen und dort haften bleiben. Anschließend oder gleichzeitig wird die Fläche mit Beschichtungspartikeln auf der Struktur durch Erhitzen der Fläche soweit aufgeheizt, dass sich die Beschichtungspartikel verflüssigen und eine gleichmäßig dicke Beschichtung bilden.

Dieses Verfahren hat den Vorteil, dass die Zusammensetzung der Beschichtungspartikel unabhängig von Lösungsmitteln ist, so dass auch Beschichtungen aus Beschichtungspartikeln hergestellt werden können, die sich in keinem Lösungsmittel auflösen lassen und sich nicht dünn viskos darstellen lassen. Ein weiterer Vorteil des Verfahrens besteht darin, dass bei dem elektrostatischen Abscheidevorgang von Partikeln auf eine zu beschichtende Fläche der Struktur die Partikel von der Struktur abgestoßen werden, die auf Flächen landen, welche eine schnelle Entladung der Partikel ermöglichen.

Dieses trifft insbesondere für metallische Flächen auf dem Halbleiterchip zu, so dass mit diesem Verfahren beispielsweise Außenkontakte, Außenkontaktflächen und oberflächenmontierbare Kontaktstrukturen von einer Beschichtung durch Beschichtungspartikel frei gehalten werden können, ohne dass es einer Maskierung bedarf. Während sich beispielsweise auf einem Lötstopplack die elektrostatisch aufgeladenen Partikel für eine längere Zeit halten und Ihre Ladung nicht an den mit entgegengesetzter Polarität aufgeladenen Halbleiterchip der Struktur abgeben können, kann dieser Bereich insbesondere mit gefüllten Polymeren verstärkt werden, während die für ein Bonden oder für ein Kontaktieren freizuhaltenden Kontaktflächen oder Flipchip-Kontakte des Halbleiterchips, vollkommen frei von Beschichtungspartikeln bleiben. Dieses selektive Abscheiden auf isolierten Bereichen der Struktur oder der Fläche der Struktur eröffnet neue Designmöglichkeiten, da man ohne jede Maskierung auskommt.

Somit kann beispielsweise die Lötstopplackschicht für Flipchip-Kontakte soweit verstärkt werden, dass ein Halbleiterbauelement in der Größe von Halbleiterchips mit einem Schutzgehäuse von wenigen Mikrometern versehen werden kann, ohne dass die Flipchip-Kontakte oder die Außenkontaktflächen oder andere metallische Flächen an der aktiven Oberseite eines derartigen Halbleiterchips von den Beschichtungspartikeln kontaminiert werden. Da sich andererseits die Partikel auf Flächen, welche keinen Austausch von elektrischen Ladungen zulassen, das heißt insbesondere auf Flächen mit einer Isolationsschicht länger halten, besteht die Möglichkeit, ein Verflüssigen der Partikel auf der zu beschichtenden Fläche soweit hinauszuzögern, bis praktisch die Struktur mit dem Halbleiterchip in einem temperierten Ofen angeordnet ist.

Das Verfahren lässt es jedoch auch zu, dass Flächen, die einen hohen Austausch von elektrischen Ladungen zulassen, mit einer entsprechenden Beschichtung aus Beschichtungspartikeln des Trägers voll beschichtet werden können, indem die Struktur mit Halbleiterchips vorgeheizt wird, so dass überspringende Beschichtungspartikel beim Auftreffen auf die zu beschichtende Fläche der Struktur, verflüssigt werden, noch bevor ein Ladungsträgeraustausch stattfindet. Bei dieser Verfahrensvarianten entsteht eine geschlossene Beschichtung des Halbleiterchips oder anderer zu beschichtender Flächen der Struktur, so dass diese Verfahrensvariante einen vollständigen Schutz, beispielsweise eines Halbleiterbauelements mit einem dünnen Kunststoffgehäuse zur Verfügung stellt. Vorzugsweise werden dazu Beschichtungspartikel in Form von Nanopartikeln eingesetzt.

Derartige Nanopartikel haben den Vorteil, dass sie äußerst klein sind, und Dimensionen aufweisen, die im Nanometerbereich liegen, so dass ein Überspringen der geladenen Nanopartikel von dem Träger zu der zu beschichtenden Fläche der Struktur, eine nahezu gleichmäßige Beschichtung erreicht werden kann. Wenn dann noch zusätzlich die Struktur vorgeheizt ist, so können derartige Nanopartikel aufgrund ihres geringen Volumens unmittelbar verflüssigt werden und eine gleichmäßige Bedeckung der zu beschichtenden Fläche mit einer Flüssigkeit aus dem Partikelmaterial bewirken.

Vorzugsweise werden in diesem Zusammenhang als Beschichtungspartikel Polymere verwendet, die bei thermischer Belastung aufschmelzen wie zum Beispiel Thermoplaste und/oder Reaktivharze. Diese Polymere können mit Keramiken gefüllt sein, so dass die Beschichtung an den Ausdehnungskoeffizienten des Halbleiterchips anpassbar ist, und keine Probleme des Abplatzens der Beschichtung bestehen.

Eine weitere Möglichkeit besteht darin, dass als Beschichtungspartikel Metalle verwendet werden. Derartige Metallpartikel werden genau so wie isolierende Partikel auf dem Träger aufgeladen und sind deshalb leicht von dem Träger abhebbar und können auf die zu beschichtende Fläche der Struktur mit Halbleiterchip überspringen. Durch Metallpartikel ist es möglich, ganze Leiterbahnstrukturen mit einem Verfahrensschritt auf den Flächen der Struktur mit Halbleiterchip abzuscheiden.

Es kann auch eine Folge von Metallabscheidungen im Wechsel mit Isolationsschichten, wie sie in der Halbleitertechnologie benötigt werden, mit diesem Verfahren des Aufstäubens von elektrostatisch aufgeladenen Beschichtungspartikeln erreicht werden. Ein weiterer Vorteil dieses Verfahrens ist die hohe Geschwindigkeit, mit der eine derartige, relativ homogene Beschichtung mit Metallpartikeln oder mit isolierenden Partikeln aus Polymeren realisierbar ist. Für Hochfrequenzanwendungen ist es auch möglich, Sinterkeramikpartikel als Beschichtungspartikel einzusetzen, wobei die Sinterkeramikpartikel zusammen mit Zusätzen elektrostatisch abgeschieden werden und die Zusätze dafür sorgen, dass die Sinterkeramikpartikel bei relativ niedriger Sintertemperatur zu einer Beschichtung zusammenwachsen.

Schließlich ist es auch möglich, als Beschichtungspartikel Partikel einzusetzen, die metallorganische Verbindungen aufweisen. Dabei ist es möglich durch spätere Nachbehandlung der metallorganischen Verbindungen, in Form von Bestrahlung oder thermischer Beanspruchung, die Metalle aus den metallorganischen Verbindungen so freizusetzen, dass gezielt Leiterbahnen auf den zu beschichtenden Flächen darstellbar werden.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens wird als Struktur mit mindestens einem Halbleiterchip ein Waferlevelpackage elektrostatisch aufgeladen. Dabei weist ein derartiges Waferlevelpackage eine Vielzahl von Halbleiterchips auf, die in einer Ebene angeordnet sind, und zwischen den Halbleiterchips Bereiche aus Kunststoff vorgesehen sind, so dass die Kunststoffbereiche mit den Halbleiterchips eine koplanare Oberseite bilden. Eine derartige koplanare Oberseite kann nun mit Hilfe des erfindungsgemäßen Verfahrens an den Stellen verstärkt werden, an denen sich Isolationsschichten befinden, wobei gleichzeitig die Stellen frei gehalten bleiben, die Außenkontaktflächen auf der gemeinsamen Ebene aus Halbleiterchips und Kunststoffgehäuse aufweisen. Andererseits ist es auch möglich, wie oben bereits erwähnt, dass das Waferlevelpackage vorgeheizt wird, damit die Beschichtungspartikel beim Auftreffen auf das Waferlevelpackage sich unmittelbar verflüssigen und eine gleichmäßige isolierende Beschichtung auf dem Waferlevelpackage bilden.

Bei einer weiteren Ausführungsform des Verfahrens ist es vorgesehen, dass als Struktur mit Halbleiterchip ein Substrat beschichtet wird, mit darauf angeordneten gedünnten Halbleiterchips, welche elektrostatisch aufgeladen sind. Bei der elektrostatischen Aufladung muss lediglich dafür gesorgt werden, dass der Träger mit den Beschichtungspartikeln eine entgegengesetzte Polarität aufweist, gegenüber den zu beschichtenden Flächen der Struktur mit Halbleiterchip, und dass die zu beschichtende Fläche keinen Ladungsträgeraustausch zulässt. Sind diese Voraussetzungen erfüllt, so können sowohl die gedünnten Halbleiterchips als auch das zwischen den Halbleiterchips befindliche Substrat mit den Beschichtungspartikeln beschichtet werden, wobei der Zwischenraum zwischen einem Halbleiterchip und dem nächsten, benachbarten Halbleiterchip auf dem Substrat auch vollständig durch entsprechende Partikel aufgefüllt werden kann.

Die durch anschließende Erhitzung des Substrats zu einer isolierenden Schmelze sich verbindenden Beschichtungspartikel können genutzt werden, ein Waferlevelpackage mit gedünnten Halbleiterchips zu realisieren. Bei diesen gedünnten Halbleiterchips kann, wenn das Substrat nicht gleichzeitig mit dem Aufbringen der Beschichtungspartikel aufgeheizt wird, eine nahezu perfekte Auffüllung der Bereiche erfolgen, die keinen gedünnten Halbleiterchip aufweisen. Die Halbleiterchips hingegen können von Beschichtungspartikeln frei gehalten bleiben, da sich die auf derartige gedünnte Rückseiten von Halbleiterchips auftreffenden Beschichtungspartikel sofort entladen und dann bei gleicher Polarität, wie die gedünnten Halbleiterchips von diesen abgestoßen werden. Somit verbleiben nur auf dem Substrat entsprechende Beschichtungspartikel und füllen die Zwischenräume zwischen den gedünnten Halbleiterchips vollständig auf.

Wenn erreicht werden soll, dass die elektrostatische Abscheidung auf elektrisch leitenden Oberflächen der Struktur zu einer Beschichtung führen soll, so ist es von Vorteil, diese elektrisch leitenden Oberflächen mit einer Haftvermittlerschicht vor einem Aufbringen von elektrostatisch aufgeladenen Partikeln zu beschichten. Die Haftvermittlerschicht sorgt einerseits dafür, dass der Prozess des Austausches von elektrischen Ladungen auf elektrisch leitenden Oberflächen der Struktur verzögert wird, und andererseits sorgt die Haftvermittlerschicht dafür, dass selbst nach einer Umladung der auftreffen den Partikel die abstoßenden elektrostatischen Kräfte durch die Haftvermittlerschicht überwunden werden, so dass eine Beschichtung nicht nur auf den isolierten Oberflächen entsteht, sondern auch auf elektrisch leitenden Oberflächen erfolgreich aufgebaut werden kann.

Das Trägermaterial ist vorzugsweise ein Metall, zumal damit die Aufladung der Partikel mit einer gegenüber der Struktur entgegengesetzten Polarität relativ schnell erfolgen kann. Jedoch besteht die Gefahr, dass die elektrisch leitenden Partikel nach Aufladung von der Metallplatte herunterhüpfen. Um dieses zu vermeiden, wird vorzugsweise die Trägerplatte horizontal ausgerichtet, so dass die natürliche Schwerkraft bzw. Gravität dafür sorgt, dass elektrostatisch mit gleicher Polarität wie die Trägerplatte aufgeladene Partikel auf der Trägerplatte verbleiben und erst die Trägerplatte verlassen, wenn gegenüberliegend eine Fläche mit entgegengesetzter Polarität angeboten wird. Anstelle einer Metallplatte kann als Träger auch eine metallbeschichtete Platte verwendet werden, deren Metallschicht elektrostatisch aufgeladen wird, um die Abgabe von darauf angeordneten elektrostatisch aufgeladenen Beschichtungspartikeln zu erleichtern.

In einer weiteren Verfahrensvariante ist es vorgesehen, dass für eine mehrlagige Beschichtung die zu beschichtenden Flächen der Struktur nacheinander über mehrere Träger mit unterschiedlichen Beschichtungspartikeln geführt werden. Dabei kann zwischen jeder der Beschichtungsgänge jeweils ein Aufschmelzen der Beschichtungspartikel erfolgen. Somit ist es möglich, eine Stapelung von isolierenden und metallisch leitenden Schichten abwechselnd auf einer Fläche der Struktur mit Halbleiterchip aufzubauen.

Zusammenfassend ist festzustellen, dass ein zu beschichtender Halbleiterchip bzw. Halbleiterwafer lediglich unter Spannung zu setzen ist, um ihn elektrostatisch aufzuladen und das aufzubringende Partikelmaterial ebenfalls, jedoch unter umgekehrter Polarität aufzuladen ist. Durch die unterschiedliche elektrische Aufladung werden Halbleiterchips bzw. Halbleiterwafer mit einem Polymer oder auch einem anorganischen oder Hybridmaterial beschichtet, wobei in einem weiteren Prozessschritt dieses aufgebrachte Material erhitzt werden kann, um es in einem sogenannten B-Stage-Zustand zu überführen. Somit kann mit Hilfe des Verfahrens eine homogene Schicht erzeugt werden, aus Materialien, die sonst nicht als Flüssigkeit für einen Sprühprozess oder einen Aufschleuderprozess zur Verfügung stehen. Das Aufbringen kann mehrfach wiederholt werden, um einerseits eine dicke Beschichtung durchzuführen und andererseits auch "Sandwich"-artige Lagen zu erzeugen. Mit diesem Verfahren sind somit die Vorteile verbunden:

1. nicht dispensfähige Materialien können aufgebracht werden, wie beispielsweise hochgefüllte Klebstoffe oder Pressmassen;
2. der Einsatz von Materialien mit extrem niedrigen thermischen Ausdehnungskoeffizienten ist möglich;
3. es entfällt vollständig der Einsatz von Lösungsmitteln;
4. Batchprozesse auf Waferebene sind durchführbar;
5. auch Mehrfachbeschichtungen sind möglich und
6. ist diese Beschichtungsart mit den Waferlevelpackaging und Dicing-before-grinding kompatibel.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
1 bis 4 zeigen Prinzipskizzen einer elektrostatischen Abscheidung von Beschichtungspartikeln auf einem Halbleiterchip, gemäß einer ersten Ausführungsform der Erfindung;
1 zeigt einen schematischen Querschnitt durch ein elektrostatisch aufgeladenen Halbleiterchip;
2 zeigt einen schematischen Querschnitt durch den Halbleiterchip, gemäß 1, nach Positionieren über einem Träger mit Beschichtungspartikeln entgegengesetzter Polarität;
3 zeigt einen schematischen Querschnitt durch den Halbleiterchip, gemäß 2, mit anhaftenden Beschichtungspartikeln entgegengesetzter Polarität;
4 zeigt einen schematischen Querschnitt durch den Halbleiterchip, gemäß 3, nach Verschmelzen der Beschichtungspartikel zu einer Beschichtung auf dem Halbleiterchips;
5 bis 8 zeigen Prinzipskizzen einer elektrostatischen Abscheidung von Beschichtungspartikeln auf einem "Waferlevelpackage";
5 zeigt einen schematischen Querschnitt durch ein elektrostatisch aufgeladenes "Waferlevelpackage";
6 zeigt einen schematischen Querschnitt durch das "Waferlevelpackage", gemäß 5, nach Positionierung über einem Träger mit Beschichtungspartikeln entgegengesetzter Polarität;
7 zeigt einen schematischen Querschnitt durch das "Waferlevelpackage", gemäß 6, mit anhaftenden Beschichtungspartikeln entgegengesetzter Polarität;
8 zeigt einen schematischen Querschnitt durch das "Waferlevelpackage", gemäß 7, nach Aufschmelzen der Beschichtungspartikel zu einer Beschichtung auf dem "Waferlevelpackage";
9 bis 12 zeigen Prinzipskizzen einer elektrostatischen Abscheidung von Beschichtungspartikeln auf einem Substrat mit gedünnten Halbleiterchips;
9 zeigt einen schematischen Querschnitt durch ein elektrostatisch aufgeladenes Substrat mit gedünnten Halbleiterchips;
10 zeigt einen schematischen Querschnitt durch das Substrat, gemäß 9, nach Positionieren über einem Träger mit Beschichtungspartikel entgegengesetzter Polarität;
11 zeigt einen schematischen Querschnitt durch das Substrat, gemäß 10, mit anhaftenden Beschichtungspartikeln entgegengesetzter Polarität;
12 zeigt einen schematischen Querschnitt durch das Substrat, gemäß 11, nach Verschmelzen der Be schichtungspartikel zu einer Beschichtung auf dem Substrat und den gedünnten Halbleiterchips;
13 zeigt einen schematischen Querschnitt durch das Substrat, gemäß 9, nach elektrostatischem Auffüllen der Zwischenräume zwischen den gedünnten Halbleiterchips mit zu einer Beschichtung verschmolzenen Beschichtungspartikeln.
Die 1 bis 4 zeigen Prinzipskizzen einer elektrostatischen Abscheidung von Beschichtungspartikeln 5 auf einem Halbleiterchip 4, gemäß einer ersten Ausführungsform der Erfindung.
1 zeigt einen schematischen Querschnitt durch einen elektrostatisch aufgeladenen Halbleiterchip 4 als eine Struktur 1 einer ersten Ausführungsform der Erfindung. Der Halbleiterchip 4 weist eine Oberseite 16 und eine zu beschichtende Fläche 7 auf der Unterseite auf. Auf seiner Oberseite 16 besitzt der Halbleiterchip 4 zwei Kontaktflächen 17 über die der Halbleiterchip 4 elektrostatisch auf beispielsweise eine positive Polarität aufgeladen werden kann.
2 zeigt einen schematischen Querschnitt durch den Halbleiterchip 4, gemäß 1, nach Positionieren über einem Träger 6 mit Beschichtungspartikeln 5 entgegengesetzter Polarität. Dazu wird die zu beschichtende Fläche 7 des Halbleiterchips 4 so nahe an den Träger 6 mit Beschichtungspartikeln 5 auf der Oberseite 12 des Trägers 6 bewegt, dass die über den Träger 6 negativ aufgeladenen Beschichtungspartikel 5 die Unterseite 7 des Halbleiterchips 4 unter Überwindung des Ab stands zwischen dem Träger 6 und Halbleiterchip 4, beschichten.
3 zeigt einen schematischen Querschnitt durch den Halbleiterchip 4, gemäß 2, mit anhaftenden Beschichtungspartikeln 5 entgegengesetzter Polarität. Damit die Partikel 5 ihre negative Ladung nicht mit der positiven Ladung des Halbleiterchips 4 austauschen, ist die zu beschichtende Fläche 7 des Halbleiterchips 4 vorher mit einer isolierenden Schicht, wie Siliziumdioxid oder Siliziumnitrid versehen worden. Anstelle von oxidischen oder nitridischen Isolationsschichten kann die zu beschichtende Fläche 7 auch mit einem Haftvermittler beschichtet sein, um ein Haften der Beschichtungspartikel 5 für zumindest eine begrenzte Zeit auf der zu beschichtenden Rückseite 7 des Halbleiterchips 4 zu erreichen. Die haftvermittelnde Schicht hat den Vorteil, dass bei Austausch der negativen Polarität der Beschichtungspartikel 5 mit der positiven Polarität des Halbleiterchips 4 die Beschichtungspartikel 5 dennoch auf der zu beschichtenden Fläche 7 verbleiben.
4 zeigt einen schematischen Querschnitt durch den Halbleiterchip 4 gemäß 3, nach Verschmelzen der Beschichtungspartikel zu einer Beschichtung 13 auf dem Halbleiterchips 4. Je feinkörniger die Beschichtungspartikel auf der zu beschichtenden Fläche 7 des Halbleiterchips 4 aufgebracht werden und je höher ihre Anzahl ist, um so homogener kann eine Beschichtung 13 durch Aufheizen des Halbleiterchips 4 durch Verschmelzen der Beschichtungspartikel hergestellt werden. Mit Hilfe des erfindungsgemäßen Verfahrens können somit äußerst dünne Schichten im Nanometerbereich bis hin zu dicken Beschichtungen 13 von mehreren 10 Mikrometern realisiert werden.
Mit der erfindungsgemäßen elektrostatischen Abscheidung können Halbleiterchips 4 auch vollständig mit einer Beschichtung 13 umkapselt werden, wenn der Halbleiterchip 4 in ein Bad aus Beschichtungspartikeln 5 mit entgegengesetzter Polarität eingetaucht wird, dabei ist es von Vorteil, dass die mit entgegengesetzter Polarität behafteten Beschichtungspartikel nur dort an dem Halbleiterchip 4 haften bleiben, an denen der Austausch von elektrischen Ladungen nicht möglich ist. Somit bleiben die Kontaktflächen 17 vollständig frei von der Belegung mit Beschichtungspartikeln, ohne dass dafür besondere Vorkehrungen getroffen werden müssen. Mit elektrostatischer Aufladung lassen sich auch in einfacher Weise Lötstopplackschichten aufbringen, bei denen es darauf ankommt, dass die Außenkontaktflächen von Halbleiterchips 4 frei von der Lötstopplackschicht bleiben, damit auf den Außenhalbleiterflächen, beispielsweise Lotbälle als Flipchip-Kontakte, aufgebracht werden können.
5 bis 8 zeigen Prinzipskizzen einer Struktur 2 einer zweiten Ausführungsform der Erfindung mit einer elektrostatischen Abscheidung von Beschichtungspartikeln 5 auf einem "Waferlevelpackage" 8.
5 zeigt einen schematischen Querschnitt durch ein elektrostatisch aufgeladenes "Waferlevelpackage" 8, das aus einer Vielzahl von Halbleiterchips 4 im Wechsel mit Kunststoffbereichen 10 aufgebaut ist. Dabei bildet sich eine gemeinsame oder koplanare Ebene 9 aus, die in diesem Ausführungsbeispiel der Erfindung mit einer Beschichtung geschützt werden soll. Diese gemeinsame Fläche 9 besteht aus den isolierenden Kunststoffbereichen 10 und den Halbleiterchips 4, die auf der ebenen Fläche 9 eine geschlossene Passivierungsschicht aufweisen, damit eine elektrostatische Abscheidung von Beschichtungspartikeln entgegengesetzter Polarität möglich ist.
6 zeigt, wie das Waferlevelpackage 8 beispielsweise auf eine positive Polarität aufgeladen wird und über einem Träger 6 mit entgegengesetzter Polarität positioniert wird, wobei eine Seite 12 des Trägers 6 Beschichtungspartikel 5 trägt, die dann ebenfalls diese negative Polarität annehmen. Verringert sich der Abstand zwischen dem Waferlevelpackage 8 und dem Träger 6, so überspringen die Beschichtungspartikel 5 mit entgegengesetzter Polarität zum Waferlevelpackage 8 den Abstand und haften an der zu beschichtenden Ebene 9 des Waferlevelpackages 8.
7 zeigt einen schematischen Querschnitt durch das "Waferlevelpackage" 8, gemäß 6, mit anhaftenden Beschichtungspartikeln 5 entgegengesetzter Polarität. Da die Oberflächen 16 der Halbleiterchips 4 mit einer entsprechenden Isolationsschicht versehen sind, ist ein schneller Austausch von elektrischen Ladungen nicht möglich, so dass die Beschichtungspartikel 5 entgegengesetzter Polarität eine begrenzte Zeit auf dem Waferlevelpackage 8 haften bleiben.
8 zeigt einen schematischen Querschnitt durch das "Waferlevelpackage" 8, gemäß 7, nach Aufschmelzen der Beschichtungspartikel zu einer Beschichtung 13 auf dem "Waferlevelpackage" 8. Dazu wird das "Waferlevelpackage" 8 aufgeheizt, so dass die Beschichtungspartikel verflüssigt werden und eine homogene Beschichtung 13 ausbilden.
9 bis 12 zeigen Prinzipskizzen einer Struktur 3 einer dritten Ausführungsform der Erfindung mit einer elektrostati schen Abscheidung von Beschichtungspartikeln 5 auf einem Substrat 11 mit gedünnten Halbleiterchips 14.
9 zeigt einen schematischen Querschnitt durch ein elektrostatisch aufgeladenes Substrat 11 mit gedünnten Halbleiterchips 14. Dazu wurden die Oberflächen 16 der gedünnten Halbleiterchips, insbesondere die dünn geschliffenen Rückseiten der Halbleiterchips 4, mit einer Passivierungsschicht versehen, um zu vermeiden, dass bei dem Vorgang der elektrostatischen Abscheidung ein Ladungsaustausch zwischen den gedünnten Halbleiterchips 14 und den Beschichtungspartikeln 5 auftritt, und diese von den gedünnten Halbleiterchips 14 abspringen.
10 zeigt einen schematischen Querschnitt durch das Substrat 11, gemäß 9, nach Positionieren über einem Träger 6 mit Beschichtungspartikeln 5 entgegengesetzter Polarität. Die negativ aufgeladenen Beschichtungspartikel 5 überspringen den Abstand zwischen dem Substrat 11 mit gedünnten Halbleiterchips 14 und der Seite 12 des Trägers 6, sobald der Abstand klein genug geworden ist. Die Beschichtungspartikel 5 belegen die gesamte zu beschichtende Fläche 7 des Substrats 11 und der gedünnten Halbleiterchips 14. Da die positiven Ladungen in alle Richtungen wirken, werden sämtliche Flächen, und damit auch die Ränder der gedünnten Halbleiterchips 14 mit entsprechenden Beschichtungspartikeln 5 entgegengesetzter Polarität belegt.
11 zeigt einen schematischen Querschnitt durch das Substrat 11, gemäß 10, mit anhaftenden Beschichtungspartikeln 5 entgegengesetzter Polarität. Wie oben bereits erwähnt, verteilen sich die Beschichtungspartikel 5 auf sämtliche Flächen der gedünnten Halbleiterchips 14, das heißt die Rückseiten und die Randseiten, sowie auf das Substrat, sofern ein La dungsaustausch zwischen den Beschichtungspartikeln 5 und den Oberflächen 16 der Halbleiterchips 14 nicht stattfinden kann.
12 zeigt einen schematischen Querschnitt durch das Substrat 11, gemäß 11, nach Verschmelzen der Beschichtungspartikel zu einer Beschichtung 13 auf dem Substrat 11 und den gedünnten Halbleiterchips 14. Der Vorteil einer derartigen Beschichtung 13 ist, dass sie sämtlichen Höhenstufen folgt und in gleichmäßiger Dicke, sowohl auf den Randseiten der Halbleiterchips 14, als auch auf den Rückseiten der Halbleiterchips 14 ausgebildet wird. Soll verhindert werden, dass die Rückseiten der Halbleiterchips 14 von der Beschichtung 13 bedeckt werden, so wird lediglich dafür gesorgt, dass sich auf den dünn geschliffenen Rückseiten sich keine passivierenden Oxydschichten bilden, wie es die nächste 13 zeigt.
13 zeigt einen schematischen Querschnitt durch das Substrat 11, gemäß 9, nach elektrostatischem Auffüllen der Zwischenräume 15 zwischen den gedünnten Halbleiterchips 14 mit zu einer Beschichtung 13 verschmolzenen Beschichtungspartikeln. In dieser Ausführungsform der Erfindung wurden die Rückseiten der gedünnten Halbleiterchips 14 von jeder Passivierungsschicht frei gehalten, so dass ein Austausch von Ladungen zwischen aufspringenden Beschichtungspartikeln und den gedünnten Halbleiterchips 4 auftreten kann, und somit die Rückseiten völlig frei von Beschichtungspartikeln bleiben, und lediglich die Zwischenräume und die isolierten Randseiten der gedünnten Halbleiterchips 4 auf der zu beschichtenden Fläche 7 des Substrats 11 von Beschichtungspartikeln belegt werden, bis die Zwischenräume 15 vollständig mit einer entsprechenden Beschichtung 13 aufgefüllt sind. 13 ist damit ein Bei spiel, wie ein Waferlevelpackage mit dem erfindungsgemäßen Verfahren herstellbar ist.

1: Struktur mit Halbleiterchip (1. Ausführungsform)
2: Struktur mit Halbleiterchip (2. Ausführungsform)
3: Struktur mit Halbleiterchip (3. Ausführungsform)
4: Halbleiterchip
5: Beschichtungspartikel
6: Träger
7: zu beschichtende Fläche
8: Waferlevelpackage
9: Ebene des Waferlevelpackage
10: Bereiche aus Kunststoff
11: Substrat mit Halbleiterchips
12: Seite des Trägers mit Beschichtungspartikeln
13: Beschichtung
14: gedünnten Halbleiterchip
15: Zwischenräume zwischen den Halbleiterchips
16: Oberseite des Halbleiterchips
17: Kontaktflächen

Claims

Verfahren zum Beschichten einer Struktur (1), die mindestens einen Halbleiterchip aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Aufbringen von Beschichtungspartikeln (5) auf einen Träger (6); – elektrostatisches Aufladen des Trägers (6) und der Beschichtungspartikel (5); – elektrostatisches Aufladen der Struktur (1) mit mindestens einem Halbleiterchip (4) auf eine zu dem Träger (6) entgegengesetzte Polarität; – Bewegen des Trägers (6) und der Struktur (1) in Richtung der zu beschichtende Fläche (7) der Struktur (1) bis die Beschichtungspartikel (5) auf die zu beschichtende Fläche (7) der Struktur (1) überspringen und haften bleiben; – Verflüssigen der auf der zu beschichtenden Fläche (7) der Struktur (1) befindlichen Beschichtungspartikel (5) durch Erhitzen der Fläche (7) mit Beschichtungspartikeln (5).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Struktur (1) vorgeheizt wird, so dass überspringende Beschichtungspartikel (5) beim Auftreffen auf die zu beschichtende Fläche (7) der Struktur (1) verflüssigt werden.
Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass als Beschichtungspartikel (5) Nanopartikel verwendet werden.
Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass als Beschichtungspartikel (5) Polymere verwendet werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Beschichtungspartikel (5) gefüllte Polymere verwendet werden.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Beschichtungspartikel (5) Metalle verwendet werden.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Beschichtungspartikel (5) Sinterkeramikpartikel eingesetzt werden.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Beschichtungspartikel (5) Partikel verwendet werden, die metallorganische Verbindungen aufweisen.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Struktur (1) mit mindestens einem Halbleiterchip (4) ein Waferlevelpackage (8) elektrostatisch aufgeladen wird, wobei das Waferlevelpackage (8) eine Vielzahl von Halbleiterchips (4), die in einer Ebene (9) liegen, und zwischen den Halbleiterchips (4) befindliche Bereiche (10) aus Kunststoff aufweist.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass als Struktur (1) mit mindestens einem Halbleiterchip (4) ein Substrat (11) mit darauf angeordneten gedünnten Halbleiterchips (14) elektrostatisch aufgeladen wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in Vorbereitung der elektrostatischen Abscheidung elektrisch leitende Oberflächen der Struktur (1) mit einer Haftvermittlerschicht beschichtet werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Träger (6) eine Metallplatte eingesetzt wird.
Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass als Träger (6) eine metallbeschichtete Platte verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Träger (6) mit seiner die Beschichtungspartikel (5) aufweisenden Seite (12) horizontal ausgerichtet ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für eine mehrlagige Beschichtung (13) die zu beschichtende Fläche (7) der Struktur (1) nacheinander über mehrere Träger (6) mit unterschiedlichen Beschichtungspartikeln (5) geführt wird.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass zwischen der Beschichtungsgängen jeweils ein Aufschmelzen der Beschichtungspartikel (5) erfolgt.