DE112016006225T5 - Abstrahlungsplattenstruktur, Halbleitervorrichtung und Verfahren zum Herstellen einer Abstrahlungsplattenstruktur - Google Patents

Abstrahlungsplattenstruktur, Halbleitervorrichtung und Verfahren zum Herstellen einer Abstrahlungsplattenstruktur Download PDF

Info

Publication number
DE112016006225T5
DE112016006225T5 DE112016006225.7T DE112016006225T DE112016006225T5 DE 112016006225 T5 DE112016006225 T5 DE 112016006225T5 DE 112016006225 T DE112016006225 T DE 112016006225T DE 112016006225 T5 DE112016006225 T5 DE 112016006225T5
Authority
DE
Germany
Prior art keywords
radiating plate
solder
solder resist
semiconductor device
plate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016006225.7T
Other languages
English (en)
Other versions
DE112016006225B4 (de
Inventor
Yukimasa Hayashida
Hiroki Shiota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016006225T5 publication Critical patent/DE112016006225T5/de
Application granted granted Critical
Publication of DE112016006225B4 publication Critical patent/DE112016006225B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Abstract

Eine Abstrahlungsplattenstruktur umfasst eine Abstrahlungsplatte 10 und einen Lötstopplack 11, der auf einer Hauptoberfläche der Abstrahlungsplatte 10 angeordnet ist und zumindest eine Öffnung aufweist. Der Lötstopplack 11 besteht aus irgendeinem von Polyimid (PI), Polyamid (PA), Polypropylen (PP), Polyphenylensulfid (PPS), einem Harz, das eine partikelförmige Keramik (z.B. Aluminiumnitrid (AIN), Siliziumnitrid (SiN) oder Aluminiumoxid (AlO)) enthält, und einem Isolator mit hohem Schmelzpunkt, der zum Beispiel aus Glas besteht.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf Abstrahlungsplatten für Halbleitervorrichtungen und eine solche enthaltende Halbleitervorrichtungen.
  • Stand der Technik
  • Eine typische Halbleitervorrichtung ist so aufgebaut, dass ein isolierendes Substrat, auf welchem ein Halbleiterelement montiert ist, auf einer Abstrahlungsplatte angeordnet ist (z.B. Patentdokumente 1 und 2). Wenn die Abstrahlungsplatte an das isolierende Substrat gelötet wird, kann ferner vorher ein Muster eines Lötstopplacks bzw. solder resist auf einer Oberfläche der Abstrahlungsplatte gebildet werden, so dass in einem Reflow-Schritt geschmolzenes Lot in einer vorgeschriebenen Position gehalten wird. Typische Beispiele eines Materials des Lötstopplacks umfassen ein Phenolharz und ein Epoxidharz.
  • Dokumente des Stands der Technik
  • Patentdokumente
    • Patentdokument 1: offengelegte japanische Patentanmeldung Nr. 2006-278558
    • Patentdokument 2: offengelegte japanische Patentanmeldung Nr. 2008-205100
  • Zusammenfassung
  • Durch die Erfindung zu lösendes Problem
  • Damit die Halbleitervorrichtung eine hohe Durchbruchspannung hat, weist der Lötstopplack auf der Abstrahlungsplatte wünschenswerterweise hohe Isolierungseigenschaften auf. Daher muss der Lötstopplack eine große Dicke aufweisen. Ein herkömmlicher Lötstopplack, der aus einem Phenolharz oder einem Epoxidharz besteht, hat eine maximale Dicke, die von etwa 5 bis 10 µm reicht.
  • Damit die Halbleitervorrichtung in einer Umgebung hoher Temperatur betriebssicher ist, wird ferner bei der Herstellung der Halbleitervorrichtung tendenziell ein Lot mit einem hohen Schmelzpunkt genutzt. Diese Tendenz ist mit einer hohen Temperatur im Reflow-Schritt bei der Herstellung der Halbleitervorrichtung und einer höheren Temperatur in einem Zuverlässigkeitstest verbunden. Folglich ist es erforderlich, dass der Lötstopplack eine hohe Wärmebeständigkeit aufweist. Eine ungenügende Wärmebeständigkeit des Lötstopplacks bewirkt, dass der Lötstopplack von der Abstrahlungsplatte entfernt wird. Als Folge wird geschmolzenes Lot nicht länger in der vorgeschriebenen Position gehalten, wodurch bewirkt wird, dass das isolierende Substrat in Bezug auf die Abstrahlungsplatte verschoben wird. Dies erschwert einen Zusammenbau der Halbleitervorrichtung. Außerdem bewirkt die Entfernung des Lötstopplacks von der Abstrahlungsplatte eine Reduzierung der Durchbruchspannung der Halbleitervorrichtung.
  • Die vorliegende Erfindung wurde gemacht, um das oben erwähnte Problem zu lösen. Es ist eine Aufgabe der vorliegenden Erfindung, Isolierungseigenschaften und eine Wärmebeständigkeit eines Lötstopplacks in der Abstrahlungsplattenstruktur, die den Lötstopplack auf einer Abstrahlungsplatte einschließt, zu verbessern, wodurch eine zuverlässigere Halbleitervorrichtung erreicht wird.
  • Mittel, um das Problem zu lösen
  • Eine Abstrahlungsplattenstruktur gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst eine Abstrahlungsplatte und einen Lötstopplack bzw. solder resist, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung aufweist. Der Lötstopplack besteht aus irgendeinem von Polyimid (PI), Polyamid (PA), Polypropylen (PP) und Polyphenylensulfid (PPS).
  • Eine Abstrahlungsplattenstruktur gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst eine Abstrahlungsplatte und einen Lötstopplack, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung aufweist. Der Lötstopplack besteht aus einem eine partikelförmige Keramik enthaltenden Harz.
  • Eine Abstrahlungsplattenstruktur gemäß einem dritten Aspekt der vorliegenden Erfindung umfasst eine Abstrahlungsplatte und einen Lötstopplack, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung aufweist. Der Lötstopplack besteht aus einem Isolator mit hohem Schmelzpunkt, der einen Schmelzpunkt von 400 Grad oder mehr aufweist.
  • Effekte der Erfindung
  • Vermöge der Aspekte der vorliegenden Erfindung weist der Lötstopplack auf der Abstrahlungsplatte einer Halbleitervorrichtung hohe Isolierungseigenschaften und eine hohe Wärmebeständigkeit auf. Dies trägt zu einer Verbesserung der Zuverlässigkeit der Halbleitervorrichtung bei.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist ein Diagramm einer Abstrahlungsplattenstruktur gemäß einer ersten Ausführungsform.
    • 2 ist ein Diagramm, das ein Verfahren zum Herstellen der Abstrahlungsplattenstruktur gemäß der ersten Ausführungsform veranschaulicht.
    • 3 ist ein Diagramm, das das Verfahren zum Herstellen der Abstrahlungsplattenstruktur gemäß der ersten Ausführungsform veranschaulicht.
    • 4 ist eine Draufsicht der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 5 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 6 ist ein Diagramm, das ein Verfahren zum Herstellen einer Abstrahlungsplattenstruktur gemäß einer zweiten Ausführungsform veranschaulicht.
    • 7 ist ein Diagramm, das das Verfahren zum Herstellen der Abstrahlungsplattenstruktur gemäß der zweiten Ausführungsform veranschaulicht.
    • 8 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
  • Beschreibung einer (von) Ausführungsform(en)
  • < Erste Ausführungsform>
  • 1 ist ein Diagramm einer Abstrahlungsplattenstruktur gemäß einer ersten Ausführungsform. Die Abstrahlungsplattenstruktur umfasst eine Abstrahlungsplatte 10 und einen auf einer Hauptoberfläche der Abstrahlungsplatte 10 angeordneten Lötstopplack 11. Die Abstrahlungsplatte 10 besteht aus einem Material wie etwa Kupfer (Cu), Aluminium (AI) und Metallmatrixverbundstoffen (MMCs). Die Abstrahlungsplatte 10 weist Durchgangslöcher 10a auf, durch welche die Abstrahlungsplatte 10 an eine (nicht dargestellte) Komponente wie etwa einen Kühlkörper geschraubt wird. Der Lötstopplack 11 wird von einem Muster mit zumindest einer Öffnung 11a (hier sechs Öffnungen) gebildet. In der ersten Ausführungsform besteht der Lötstopplack 11 aus Polyimid (PI) oder Polyamid (PA).
  • Das Folgende beschreibt ein Verfahren zum Herstellen der Abstrahlungsplattenstruktur gemäß der ersten Ausführungsform. Der erste Schritt ist ein Vorbereiten der Abstrahlungsplatte 10 und, wie in 2 veranschaulicht, ein Platzieren einer Siebdruckmaske 50 mit netzartigen Löchern, die so ausgebildet sind, dass sie der Form des Musters des Lötstopplacks 11 auf der Abstrahlungsplatte 10 entsprechen. Der folgende Schritt ist ein Aufbringen einer Lötstopplack-Flüssigkeit 111 (PI-Flüssigkeit oder PA-Flüssigkeit) auf die Siebdruckmaske 50 und ein Ausbreiten der Lötstopplack-Flüssigkeit 111 über die Siebdruckmaske 50 mit einer Rakel. Dementsprechend wird die Lötstopplack-Flüssigkeit 111 auf eine Oberfläche der Abstrahlungsplatte 10 gedruckt, um das Muster des Lötstopplacks 11 zu bilden. Danach wird die Lötstopplack-Flüssigkeit 111 einer ultravioletten (UV) Bestrahlung und Erwärmung zur Härtung ausgesetzt. Dies komplettiert den Lötstopplack 11.
  • PA und PI haben eine bessere Wärmebeständigkeit und bessere Isolierungseigenschaften als ein herkömmliches Lötstopplackmaterial wie etwa ein Phenolharz und ein Epoxidharz. Außerdem weisen PA und PI eine höhere Viskosität (Thixotropie) als das Phenolharz oder das Epoxidharz auf. Dies ermöglicht, dass der Lötstopplack 11 in einem von 10 bis 30 µm reichenden Maß dick ist.
  • 4 und 5 sind Diagramme einer Konfiguration einer Halbleitervorrichtung, die die Abstrahlungsplattenstruktur gemäß der ersten Ausführungsform enthält. 4 ist eine Draufsicht der Halbleitervorrichtung. 5 ist eine entlang einer Linie A-A in 4 genommene Querschnittsansicht.
  • Wie in 4 veranschaulicht ist, umfasst die Halbleitervorrichtung ein isolierendes Substrat 20 (z.B. ein Keramiksubstrat), das in einer Position angeordnet ist, die der Öffnung 11a des Lötstopplacks 11 auf der Abstrahlungsplatte 10 entspricht, wobei das isolierende Substrat 20 mit einem Halbleiterelement 30 versehen ist. Obgleich hier sechs isolierende Substrate 20 auf einer Abstrahlungsplatte 10 angeordnet sind, ist eine beliebige Anzahl isolierender Substrate 20 vorgesehen. Die Anzahl von Öffnungen 11a, die im Lötstopplack 11 angeordnet werden sollen, wird in Abhängigkeit von der Anzahl zu montierender isolierender Substrate 20 festgelegt.
  • Wie in 5 veranschaulicht ist, hat das isolierende Substrat 20 eine mit einem Schaltungsmuster 21 versehene obere Oberfläche und eine mit einem Schaltungsmuster 22 versehene untere Oberfläche, wobei die Schaltungsmuster 21 und 22 aus einem leitfähigen Material geschaffen sind. Das Halbleiterelement 30 ist mit dem Schaltungsmuster 21 auf der oberen Oberfläche des isolierenden Substrats 20 mit einem Lot 41 verbunden. Ferner ist das Schaltungsmuster 22 auf der unteren Oberfläche des isolierenden Substrats 20 mit einem Lot 42 auf der oberen Oberfläche der Abstrahlungsplatte 10 verbunden. Das Lot 41, mit welchem die Abstrahlungsplatte 10 mit dem Schaltungsmuster 22 des isolierenden Substrats 20 verbunden ist, ist innerhalb der Öffnung 11a des Lötstopplacks 11 angeordnet.
  • Die Halbleitervorrichtung wird durch zum Beispiel die folgenden Prozessschritte zusammengebaut. Der erste Schritt ist ein Platzieren einer Dünnschicht des Lots 41 auf das Schaltungsmuster 21 des isolierenden Substrats 20 und ein Montieren des Halbleiterelements 30 auf die Dünnschicht des Lots 41. Der nächste Schritt ist eine Reflow-Behandlung des Lots 41 für eine Schmelzung, um so das Halbleiterelement 30 und das Schaltungsmuster 21 miteinander zu verbinden. Der folgende Schritt ist ein Platzieren einer Dünnschicht des Lots 42 auf die Abstrahlungsplatte 10, die den Lötstopplack 11 umfasst, und ein Montieren des isolierenden Substrats 20 auf die Dünnschicht des Lots 42. Zu dieser Zeit lässt man das Schaltungsmuster 22 des isolierenden Substrats 20 der Abstrahlungsplatte 10 gegenüberliegen. Der folgende Schritt ist eine Reflow-Behandlung des Lots 42 für eine Schmelzung, um so die Abstrahlungsplatte 10 und das Schaltungsmuster 22 miteinander zu verbinden. Zu dieser Zeit wird das Lot 42, während es geschmolzen wird, durch den Lötstopplack 11 der Abstrahlungsplatte 10 innerhalb der Öffnung 11a gehalten. Dies verhindert, dass das isolierende Substrat 20 verschoben wird. Es wird darauf hingewiesen, dass jeder Schritt, das Verbinden des Halbleiterelements 30 und des Schaltungsmusters 21 oder das Verbinden der Abstrahlungsplatte 10 und des Schaltungsmusters 22, zuerst durchgeführt werden kann.
  • Die in 4 und 5 veranschaulichte Halbleitervorrichtung ist in einem Gehäuse enthalten, das einen externen Verbindungsanschluss enthält, der nicht dargestellt ist. Ferner ist das Gehäuse mit einem Versiegelungsmittel gefüllt, das ein isolierendes Gelharz ist.
  • In der vorliegenden Ausführungsform besteht der Lötstopplack 11 der Abstrahlungsplatte 10 aus PA oder PI, was eine hohe Wärmebeständigkeit aufweist. Folglich wird verhindert, dass der Lötstopplack 11 von der Abstrahlungsplatte 10 entfernt wird, wenn das Lot 42 einen Reflow-Schritt für eine Schmelzung durchläuft. Dies ermöglicht, dass das Lot 42 in der vorgeschriebenen Position gehalten wird, wodurch verhindert wird, dass sich das isolierende Substrat 20 verschiebt. Außerdem ist die Halbleitervorrichtung in einer Umgebung hoher Temperatur zuverlässiger.
  • Ferner weist PA oder PI hohe Isolierungseigenschaften und eine hohe Viskosität auf. Dies ermöglicht, dass der Lötstopplack 11 dick ist. Folglich weist der Lötstopplack 11 hohe Isolierungseigenschaften auf. Dies ermöglicht, dass die Halbleitervorrichtung eine höhere Durchbruchspannung aufweist, wodurch zu einer Verbesserung der Zuverlässigkeit der Halbleitervorrichtung beigetragen wird.
  • Wie in 5 veranschaulicht ist, hat hier die Öffnung 11a des Lötstopplacks 11 vorzugsweise eine geringere Größe als das isolierende Substrat 20. Außerdem verlaufen die Enden des isolierenden Substrats 20 vorzugsweise so, dass sie über dem Lötstopplack 11 positioniert sind. Das heißt, der Lötstopplack 11 ist vorzugsweise zwischen den Enden des isolierenden Substrats 20 und der Abstrahlungsplatte 10 angeordnet. Beispielsweise kann das isolierende Gelharz, welches die Halbleitervorrichtung versiegelt, in einer Umgebung hoher Temperatur Luftblasen enthalten. Wenn die Luftblasen die Enden des Halbleitersubstrats 20 erreichen, wird wahrscheinlich Elektrizität zwischen den Enden des isolierenden Substrats 20 und der Abstrahlungsplatte 10 entladen. Den Lötstopplack 11 mit hohen Isolierungseigenschaften zwischen den Enden des isolierenden Substrats 20 und der Abstrahlungsplatte 10 anzuordnen verhindert die elektrische Entladung.
  • Außerdem verbessert der dicke Lötstopplack 11 dessen ursprüngliche Funktion, das Lot 42 in einer vorgeschriebenen Position zu halten. Ferner können „Lotkugeln“ oder Lotpartikel in dem Reflow-Schritt erzeugt und verspritzt werden. Unglücklicherweise ist die Halbleitervorrichtung an einigen Stellen, wo die Lotkugeln haften, schwer zusammenzubauen. Der dicke Lötstopplack 11 verhindert ebenfalls, dass die Lotkugeln außerhalb der Öffnung 11a verspritzt werden.
  • <Zweite Ausführungsform>
  • In der ersten Ausführungsform besteht der Lötstopplack 11 auf der Abstrahlungsplatte 10 aus PI oder PA. In einer zweiten Ausführungsform besteht ein Lötstopplack 11 aus Polypropylen (PP) oder Polyphenylensulfid (PPS). Es wird darauf hingewiesen, dass eine Abstrahlungsplattenstruktur, die eine Abstrahlungsplatte 10 und den Lötstopplack 11 umfasst, in einer zu der Abstrahlungsplattenstruktur in der ersten Ausführungsform (1) ähnlichen Art und Weise konfiguriert ist.
  • Das Folgende beschreibt ein Verfahren zum Herstellen der Abstrahlungsplattenstruktur gemäß der zweiten Ausführungsform. Der erste Schritt ist, wie in 6 veranschaulicht, ein Vorbereiten der Abstrahlungsplatte 10 und einer Lötstopplack-Dünnschicht 112 (einer Dünnschicht oder eines Films eines technischen Kunststoffs, bestehend aus PP oder PPS), die verarbeitet ist, um ein Muster des Lötstopplacks 11 zu bilden. Der folgende Schritt ist, wie in 7 veranschaulicht, ein Platzieren der Lötstopplack-Dünnschicht 112 auf die Abstrahlungsplatte 10 durch einen Klebstoff 113 und ein Heißpressen der Lötstopplack-Dünnschicht 112 mit einer Pressvorrichtung 60, um die Lötstopplack-Dünnschicht 112 an der Abstrahlungsplatte 10 anzubringen. Dies komplettiert die Abstrahlungsplatte 10, die den Lötstopplack 11 umfasst. In einigen Ausführungsformen wird die Lötstopplack-Dünnschicht 112 an die Abstrahlungsplatte 10 geschweißt oder damit verschmolzen.
  • PP oder PPS weist eine bessere Wärmebeständigkeit und bessere Isolierungseigenschaften als ein herkömmliches Lötstopplackmaterial wie etwa ein Phenolharz und ein Epoxidharz auf. Dies ermöglicht, dass der Lötstopplack 11 eine hohe Wärmebeständigkeit und hohe Isolierungseigenschaften aufweist, wodurch in einer zur ersten Ausführungsform ähnlichen Art und Weise zu einer Verbesserung in der Zuverlässigkeit einer Halbleitervorrichtung beigetragen wird.
  • Ferner ist für die Ausbildung des Lötstopplacks 11 durch die oben erwähnten Prozessschritte die Dicke des Lötstopplacks 11 gemäß der Dicke der vorzubereitenden Lötstopplack-Dünnschicht 112 einstellbar. Dies ermöglicht, dass der Lötstopplack 11 eine größere Dicke (10 µm oder mehr) als ein herkömmlicher Lötstopplack aufweist, und ermöglicht ferner, dass er eine größere Dicke als der Lötstopplack 11 in der ersten Ausführungsform aufweist. Folglich weist die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform mehr verbesserte Isolierungseigenschaften als die Halbleitervorrichtung gemäß der ersten Ausführungsform auf.
  • Insbesondere ist der Lötstopplack 11 vorzugsweise dicker als das Lot 42, wenn die Halbleitervorrichtung zusammengebaut ist, wie in 8 veranschaulicht ist. In diesem Fall sind die Isolierungseigenschaften verbessert. Außerdem wird auf alle Fälle verhindert, dass Lotkugeln außerhalb einer Öffnung 11a des Lötstopplacks 11 verspritzt werden. Nichtsdestotrotz muss der Lötstopplack 11 in zumindest einer Überlappung zwischen dem Lötstopplack 11 und dem isolierenden Substrat 20 eine geringere Dicke als die Summe der Dicke des Lots 42 und der Dicke eines Schaltungsmusters 22 aufweisen, um so das isolierende Substrat 20 nicht zu behindern.
  • <Dritte Ausführungsform>
  • In einer dritten Ausführungsform besteht ein Lötstopplack 11 auf einer Abstrahlungsplatte 10 aus einem eine partikelförmigen Keramik enthaltenden Harz. Die vorliegende Ausführungsform kann durch Ausbilden einer Lötstopplack-Dünnschicht 112 mit einem eine partikelförmige Keramik enthaltenden Harz implementiert werden. Eine Keramik, welche gute Isolierungseigenschaften und eine gute Wärmebeständigkeit aufweist, ermöglicht, dass der Lötstopplack 11, verglichen mit dem Lötstopplack 11 in der zweiten Ausführungsform, verbesserte Isolierungseigenschaften und eine verbesserte Wärmebeständigkeit aufweist.
  • Beispiele der Keramik in der vorliegenden Ausführungsform umfassen Aluminiumnitrid (AIN), Siliziumnitrid (Si3N4) und Aluminiumoxid (Al2O3). Ferner besteht das die partikelförmige Keramik enthaltende Harz vorzugsweise aus PP oder PPS, wie schon in der zweiten Ausführungsform beschrieben wurde. Überdies verbessert noch ein herkömmliches Phenolharz oder Epoxidharz, wenn es die partikelförmige Keramik enthält, die Isolierungseigenschaften und die Wärmebeständigkeit des Lötstopplacks 11.
  • Zusätzlich zu den oben erwähnten Effekten erzielt ein Einstellen der partikelförmigen Keramik eine große Auswahl an Ausführungen, wodurch größere Designmöglichkeiten erreicht werden. Ferner verhindert ein Einstellen der partikelförmigen Keramik, um den Wärmeausdehnungskoeffizienten des Harzes zu regulieren, erwartungsgemäß eine Beanspruchung bzw. Spannung zwischen dem Lötstopplack 11 und der Abstrahlungsplatte 10.
  • <Vierte Ausführungsform>
  • Der Lötstopplack 11 kann aus einem beliebigen anderen Material als Harz bestehen, das hohe Isolierungseigenschaften und eine hohe Wärmebeständigkeit aufweist und eine ursprüngliche Funktion des Lötstopplacks 11 ausübt. In einer vierten Ausführungsform ist ein Lötstopplack 11 aus einem Isolator mit hohem Schmelzpunkt geschaffen (dessen Schmelzpunkt beträgt vorzugsweise 400 Grad oder mehr), der aus zum Beispiel Glas besteht. Die vorliegende Ausführungsform kann implementiert werden, indem eine Lötstopplack-Dünnschicht 112, die einen Isolator mit hohem Schmelzpunkt enthält, in der zweiten Ausführungsform gebildet wird. Der Isolator mit hohem Schmelzpunkt ist schwer mit einer Abstrahlungsplatte 10 zu verschmelzen oder daran zu schweißen. Demgemäß wird die Lötstopplack-Dünnschicht 112 mit einem Klebstoff 113 mit der Abstrahlungsplatte 10 verbunden. Ein Material wie etwa Glas mit höheren Isolierungseigenschaften und einer höheren Wärmebeständigkeit als PP und PPS ermöglicht, dass der Lötstopplack 11 dramatisch verbesserte Isolierungseigenschaften und eine dramatisch verbesserte Wärmebeständigkeit aufweist.
  • Es wird besonders erwähnt, dass in der vorliegenden Erfindung die einzelnen Ausführungsformen innerhalb des Umfangs der Erfindung frei kombiniert werden können oder gegebenenfalls modifiziert und weggelassen werden können.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Daher versteht es sich, dass zahlreiche Modifikationen und Variationen, ohne vom Umfang der Erfindung abzuweichen, entwickelt werden können.
  • Bezugszeichenliste
  • 10 Abstrahlungsplatte, 10a Durchgangsloch, 11 Lötstopplack bzw. solder resist, 11a Öffnung, 111 Lötstopplack-Flüssigkeit, 112 Lötstopplack-Dünnschicht, 113 Klebstoff, 20 isolierendes Substrat, 21 Schaltungsmuster, 22 Schaltungsmuster, 30 Halbleiterelement, 41, 42 Lot, 50 Siebdruckmaske, 50a netzförmiges Muster und 60 Pressvorrichtung.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006278558 [0002]
    • JP 2008205100 [0002]

Claims (21)

  1. Abstrahlungsplattenstruktur, umfassend: eine Abstrahlungsplatte; und einen Lötstopplack, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung aufweist, wobei der Lötstopplack irgendeines von Polyimid (PI), Polyamid (PA), Polypropylen (PP) und Polyphenylensulfid (PPS) umfasst.
  2. Abstrahlungsplattenstruktur nach Anspruch 1, wobei der Lötstopplack eine Dicke von 10 µm oder mehr aufweist.
  3. Abstrahlungsplattenstruktur, umfassend: eine Abstrahlungsplatte; und einen Lötstopplack, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung aufweist, wobei der Lötstopplack ein eine partikelförmige Keramik aufweisendes Harz umfasst.
  4. Abstrahlungsplattenstruktur nach Anspruch 3, wobei die Keramik zumindest eine von Aluminiumnitrid (AIN), Siliziumnitrid (Si3N4) und Aluminiumoxid (Al2O3) umfasst.
  5. Abstrahlungsplattenstruktur nach Anspruch 3, wobei das Harz Polypropylen (PP) oder Polyphenylensulfid (PPS) umfasst.
  6. Abstrahlungsplattenstruktur, umfassend: eine Abstrahlungsplatte; und einen Lötstopplack, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung umfasst, wobei der Lötstopplack einen Isolator mit hohem Schmelzpunkt umfasst, der einen Schmelzpunkt von 400 Grad oder mehr hat.
  7. Abstrahlungsplattenstruktur nach Anspruch 6, wobei der Isolator mit hohem Stromschmelzpunkt Glas umfasst.
  8. Halbleitervorrichtung, umfassend: eine Abstrahlungsplatte; einen Lötstopplack, der auf einer Hauptoberfläche der Abstrahlungsplatte angeordnet ist und zumindest eine Öffnung umfasst; ein isolierendes Substrat, das an die Abstrahlungsplatte innerhalb der Öffnung des Lötstopplacks gelötet ist; und ein Halbleiterelement, das auf dem isolierenden Substrat angeordnet ist, wobei der Lötstopplack eine größere Dicke als eine Dicke eines Lots aufweist, mit dem die Abstrahlungsplatte mit dem isolierenden Substrat verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei der Lötstopplack Polypropylen (PP) oder Polyphenylensulfid (PPS) umfasst.
  10. Halbleitervorrichtung nach Anspruch 8, wobei der Lötstopplack ein eine partikelförmige Keramik enthaltendes Harz umfasst.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Keramik zumindest eine von Aluminiumnitrid (AIN), Siliziumnitrid (Si3N4) und Aluminiumoxid (Al2O3) umfasst.
  12. Halbleitervorrichtung nach Anspruch 10, wobei das Harz Polypropylen (PP) oder Polyphenylensulfid (PPS) umfasst.
  13. Halbleitervorrichtung nach Anspruch 8, wobei der Lötstopplack einen Isolator mit hohem Schmelzpunkt umfasst, der einen Schmelzpunkt von 400 Grad oder mehr hat.
  14. Halbleitervorrichtung nach Anspruch 13, wobei der Isolator mit hohem Schmelzpunkt Glas umfasst.
  15. Verfahren zum Herstellen einer Abstrahlungsplattenstruktur, umfassend: Vorbereiten einer Abstrahlungsplatte; Vorbereiten einer Lötstopplack-Dünnschicht mit zumindest einer Öffnung; und Anbringen der Lötstopplack-Dünnschicht an einer Hauptoberfläche der Abstrahlungsplatte, um einen Lötstopplack auf der Hauptoberfläche zu bilden.
  16. Verfahren nach Anspruch 15, wobei die Lötstopplack-Dünnschicht Polypropylen (PP) oder Polyphenylensulfid (PPS) umfasst.
  17. Verfahren nach Anspruch 15, wobei die Lötstopplack-Dünnschicht ein eine partikelförmige Keramik enthaltendes Harz umfasst.
  18. Verfahren nach Anspruch 17, wobei die Keramik zumindest eine von Aluminiumnitrid (AIN), Siliziumnitrid (Si3N4) und Aluminiumoxid (Al2O3) umfasst.
  19. Verfahren nach Anspruch 17, wobei das Harz Polypropylen (PP) oder Polyphenylensulfid (PPS) umfasst.
  20. Verfahren nach Anspruch 15, wobei die Lötstopplack-Dünnschicht einen Isolator mit hohem Schmelzpunkt umfasst, der einen Schmelzpunkt von 400 Grad oder mehr hat.
  21. Verfahren nach Anspruch 20, wobei der Isolator mit hohem Schmelzpunkt Glas umfasst.
DE112016006225.7T 2016-01-14 2016-01-14 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur Active DE112016006225B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/050914 WO2017122306A1 (ja) 2016-01-14 2016-01-14 放熱板構造体、半導体装置および放熱板構造体の製造方法

Publications (2)

Publication Number Publication Date
DE112016006225T5 true DE112016006225T5 (de) 2018-10-31
DE112016006225B4 DE112016006225B4 (de) 2022-04-21

Family

ID=59312189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006225.7T Active DE112016006225B4 (de) 2016-01-14 2016-01-14 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur

Country Status (5)

Country Link
US (1) US10692794B2 (de)
JP (1) JP6698705B2 (de)
CN (1) CN108463879A (de)
DE (1) DE112016006225B4 (de)
WO (1) WO2017122306A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020201869A1 (de) 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einer keramischen Lotstopp-Barriere

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3731268A1 (de) * 2019-04-26 2020-10-28 IQ evolution GmbH Mikrokühlkörper
CN115124351B (zh) * 2022-07-18 2023-10-20 合肥圣达电子科技实业有限公司 氮化铝多层用高温阻焊浆料及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278558A (ja) 2005-03-28 2006-10-12 Mitsubishi Materials Corp 絶縁伝熱構造体及びパワーモジュール用基板
JP2008205100A (ja) 2007-02-19 2008-09-04 Mitsubishi Electric Corp 電力半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
JPS61168232A (ja) * 1985-01-21 1986-07-29 Oki Electric Ind Co Ltd 半導体素子のダイスボンデイング方法
JPS61270893A (ja) * 1985-05-24 1986-12-01 ニチコン株式会社 ソルダ−レジスト
JPH02294371A (ja) * 1989-05-09 1990-12-05 Toshiba Corp 難燃性ソルダーレジスト組成物
JPH06167806A (ja) 1992-11-30 1994-06-14 Sony Corp ソルダーレジストインキ組成物及びこれを用いたプリント配線基板
JP3281473B2 (ja) 1994-01-17 2002-05-13 日本化薬株式会社 フレキシブルプリント配線板用レジストインキ組成物及びその硬化物
JPH10256443A (ja) 1997-03-12 1998-09-25 Dowa Mining Co Ltd パワーモジュール用ヒートシンク体
US5895973A (en) * 1997-05-19 1999-04-20 Delco Electronics Corp. Electronic component assembly for maintaining component alignment during soldering
JPH11223946A (ja) 1998-02-06 1999-08-17 Hitachi Chem Co Ltd 感光性樹脂組成物、これを用いた感光性ソルダーレジストの製造法
US20010031981A1 (en) * 2000-03-31 2001-10-18 Evans Michael A. Method and device for locating guidewire and treating chronic total occlusions
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
US6469897B2 (en) * 2001-01-30 2002-10-22 Siliconware Precision Industries Co., Ltd. Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US20040238947A1 (en) * 2003-05-28 2004-12-02 Intel Corporation Package and method for attaching an integrated heat spreader
JP2006049777A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
JP2007184351A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
US7258603B1 (en) * 2006-07-22 2007-08-21 Martin Daniel M Utensil for opening a shell of a crustacean
JP5298413B2 (ja) * 2006-08-30 2013-09-25 富士通株式会社 電子装置
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5509724B2 (ja) * 2009-08-20 2014-06-04 富士通株式会社 マルチチップモジュールの製造方法
JP2012212867A (ja) 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
JP5304940B2 (ja) * 2011-11-01 2013-10-02 住友ベークライト株式会社 半導体パッケージの製造方法
JP5819708B2 (ja) * 2011-11-11 2015-11-24 アイダエンジニアリング株式会社 電動サーボプレス機械
US10043960B2 (en) 2011-11-15 2018-08-07 Cree, Inc. Light emitting diode (LED) packages and related methods
JP6044097B2 (ja) * 2012-03-30 2016-12-14 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
JP6094413B2 (ja) * 2013-07-18 2017-03-15 三菱電機株式会社 半導体モジュール及びその製造方法
JP6491417B2 (ja) 2014-03-10 2019-03-27 互応化学工業株式会社 ソルダーレジスト用樹脂組成物、マーキングインク用樹脂組成物、硬化物及びプリント配線板
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278558A (ja) 2005-03-28 2006-10-12 Mitsubishi Materials Corp 絶縁伝熱構造体及びパワーモジュール用基板
JP2008205100A (ja) 2007-02-19 2008-09-04 Mitsubishi Electric Corp 電力半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020201869A1 (de) 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einer keramischen Lotstopp-Barriere

Also Published As

Publication number Publication date
DE112016006225B4 (de) 2022-04-21
JP6698705B2 (ja) 2020-05-27
US10692794B2 (en) 2020-06-23
US20180294203A1 (en) 2018-10-11
CN108463879A (zh) 2018-08-28
JPWO2017122306A1 (ja) 2018-04-12
WO2017122306A1 (ja) 2017-07-20

Similar Documents

Publication Publication Date Title
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE112008000229B4 (de) Leistungshalbleitervorrichtung
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102009055691B4 (de) Leistungshalbleitermodul
DE1640457C2 (de)
DE102006004788A1 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE10111718A1 (de) Elektronisches Schaltungsbauteil
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE112012003759T5 (de) Halbleitermodul, Schaltungs-Substrat
DE4242408A1 (en) Connecting liquid crystal displays to IC substrate - using patterned conducting photoresist and UV hardened resin to prevent electrodes from being short-circuited
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE60132528T2 (de) Mikrolötverfahren und -vorrichtung
DE112016006225T5 (de) Abstrahlungsplattenstruktur, Halbleitervorrichtung und Verfahren zum Herstellen einer Abstrahlungsplattenstruktur
DE102008026710A1 (de) Elektronisches Bauelement aus Keramik
DE102014115588A1 (de) Sicherungseinrichtung und Verfahren zum Herstellen einer Sicherungseinrichtung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102018201872B4 (de) Leistungsmodul
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE112020002188T5 (de) Oberflächenmontierte Dünnschichtsicherung mit nachgiebigen Endteilen
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final