KR20010015895A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20010015895A
KR20010015895A KR1020007007042A KR20007007042A KR20010015895A KR 20010015895 A KR20010015895 A KR 20010015895A KR 1020007007042 A KR1020007007042 A KR 1020007007042A KR 20007007042 A KR20007007042 A KR 20007007042A KR 20010015895 A KR20010015895 A KR 20010015895A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
interlayer insulating
organic interlayer
manufacturing
Prior art date
Application number
KR1020007007042A
Other languages
English (en)
Inventor
미야자키다이치
Original Assignee
하루타 히로시
시티즌 도케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하루타 히로시, 시티즌 도케이 가부시키가이샤 filed Critical 하루타 히로시
Publication of KR20010015895A publication Critical patent/KR20010015895A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체장치상에 형성되는 배선이 유기계 층간절연막(19)을 절연막으로 하여 상하에 다층으로 형성되는 반도체장치의 제조방법에 있어서, 하층배선(13a,13b)과 상층배선(21a,21b)과의 접촉저항을 내리기 위해서 행하는 스퍼터에칭에 의해 플라즈마에 의한 손상을 받아 절연저항이 저하한 유기계층간절연막(19)을, 탄화처리 혹은 탄화처리와 열처리함으로써, 플라즈마 손상을 받은 표면층인 차지업층(19a)을 제거하여 절연저항치를 높이고, 상층배선(21a,21b)사이에 리크전류가 흐르지 않도록 한다.

Description

반도체장치의 제조방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE}
다수의 능동소자와 수동소자로 이루어지는 집적회로를 형성하는 반도체장치에 있어서는, 그 내부회로 상호 접속용 배선이나 외부회로(또는 장치)와 접속하기 위한 배선 등, 복수층의 배선이 설치되고 있다. 그리고, 그 각 배선사이를 절연하는 절연막으로서 유기계 층간절연막을 사용한 반도체장치가 있다.
종래의 그와 같은 반도체장치의 구조와 그 제조방법을 도 10 및 도 11에 의해서 설명한다.
도 10은 그 반도체장치의 모식적인 평면도, 도 11은 도 10의 Y-Y선에 따라 약간 확대한 모식적인 단면도이다.
(11)은 내부에 집적회로를 형성한 반도체기판(반도체칩 혹은 웨이퍼)이며, 그 윗면에 알루미늄을 주성분으로 하는 금속막을 패턴형성한 복수의 하층배선 (13a,13b)이 설치되어 있다.
그리고, 이 반도체기판(11)상의 전체면에, 실리콘산화막 또는 실리콘질화막으로 이루어지는 보호막(15)을 형성하고, 그 보호막(15)의 하층배선(13a,13b)상의 소요의 위치에 컨택트홀(16)을 설치하고 있다.
또한, 그 보호막(15)상의 전체면에 유기계 층간절연막(19)이 형성되어, 그것에도 보호막(15)의 컨택트홀(16)과 같은 위치에 컨택트홀(18)이 설치되고 있다. 이 유기계 층간절연막(19)은 예를 들면 감광성 폴리이미드 전구체를 보호막(15)상에 도포한 후, 패터닝하여 콘택트 홀(18)을 형성하고, 열처리를 행하여 폴리이미드화함으로써 형성된다.
그리고, 이 층간절연막(19)상에 알루미늄을 주성분으로 하는 금속막 등을 패턴형성한 상층배선(21a,21b)이 설치되고, 그 상층배선(21a,21b)은 각각 컨택트홀 (18,18)을 통해서 하층배선(13a,13b)과 개별로 접속하고 있다.
이 상층배선(21a)와 (21b)의 사이에는, 도시한 바와 같이 노출한 유기계 층간절연막(19)이 있고, 이것에 의해 절연되고 있다.
또, 상층배선(21a,21b)을 형성하기 전에 컨택트홀(18)의 바닥부에 노출하고 있는 하층배선(13a,13b)의 표면은 공기중에서 산화되어 산화막 절연층을 형성하고 있다. 그 때문에, 그 산화막 절연층을 제거하지 않으면, 하층배선과 상층배선의 사이에서 양호한 전기적 접속특성을 나타내지 않게 된다.
그래서, 상층배선(21a,21b)을 형성하기 전에, 아르곤이온에 의한 스퍼터에칭에 의해 컨택트홀(18)의 바닥부에 노출한 하층배선(13a,13b)의 표면을 크리닝하여, 그 산화막 절연층을 제거한다.
이렇게 하여, 반도체장치를 구성하는 반도체기판(11)상에 용이하게 다층배선을 설치할 수 있다. 또, 도 10 및 도 11에서는 한 쌍의 하층배선(13a,13b)과, 한 쌍의 상층배선(21a,21b)만을 설치하고 있지만, 이것은 편의상 간략화하여 나타내고 있는 것으로, 실제로는 다수의 하층배선 및 상층배선이 설치되며, 상층배선으로는 반도체장치내의 회로 상호의 접속을 행할 뿐만 아니라, 외부회로(또는 장치)와 접속하는 배선도 있다.
그러나, 본 예에 있어서 인접하는 상층배선(21a)와 (21b) 사이에서의 절연저항치를 측정하면, 1O7Ω∼1O10Ω가 된다. 이것은, 반도체장치에 있어서의 배선사이의 절연저항의 값으로서 충분히 높은 값은 아니다. 이와 같이, 상층배선사이에서의 절연저항치가 낮으면, 반도체장치에 있어서의 리크전류의 증가와 소비전력의 증가를 초래하게 된다.
또, 이 반도체장치를 패키징하였을 때, 패키지의 절연저항을 저하시켜 버려, 신뢰성을 저하시키게 된다고 하는 문제도 생긴다.
본 발명은 반도체장치의 제조방법에 관한 것이며, 특히, 유기계 층간절연막을 배선사이의 절연막으로서 사용하는 반도체장치의 제조방법에 관한 것이다.
도 1 내지 도 5는 본 발명에 의한 반도체장치의 제조방법을 설명하기 위한 도면으로, 각 공정을 나타내는 도 10의 Y-Y 선에 따르는 단면에 상당하는 모식적인 단면도,
도 6 내지 도 9는 본 발명에 의한 반도체장치의 제조방법에 있어서, 유기계 층간절연막의 표면층의 가열탄화처리를 행하기 위한 장치의 각각 다른 예를 나타내는 개략도,
도 10은 본 발명의 대상으로 하는 반도체장치의 평면도,
도 11은 도 10의 Y-Y 선에 따르는 얼마간 확대한 모식적인 단면도이다.
본 발명은 유기계 층간절연막을 배선사이의 절연막으로서 사용하는 반도체장치에 있어서의 상기의 문제를 해결하여, 각 상층배선사이의 절연저항치를 높이고, 신뢰성이 높은 반도체장치를 제조할 수 있도록 하는 것을 목적으로 한다.
그 때문에, 본 발명에 의한 반도체장치의 제조방법은, 집적회로를 형성한 반도체기판상에, 유기계 층간절연막을 절연막으로 하여 복수층의 배선이 형성되는 반도체장치의 제조방법으로서, 다음의 각 공정을 갖는다.
상기 반도체기판상에 금속막에 의한 하층배선을 형성하는 공정,
그 하층배선을 형성한 반도체기판상에 유기계 층간절연막을 형성하는 공정,
그 유기계 층간절연막을 패터닝하여, 상기 하층배선상의 소요의 위치에 컨택트홀을 형성하는 공정,
그 컨택트홀내에 노출하는 상기 하층배선의 표면을 스퍼터에칭에 의해 크리닝하는 공정,
그 컨택트홀을 통해서 상기 하층배선과 접속하는 금속막에 의한 상층배선을 상기 유기계 층간절연막상에 형성하는 공정, 및
상기 하층배선의 표면을 크리닝하는 공정에서 플라즈마에 의해 손상을 받아 절연저항이 저하한 상기 유기계 층간절연막의 표면층을 탄화처리하여 그 손상을 회복시키는 공정,
이 공정 후에 열처리에 의해 상기 유기계 층간절연막의 손상을 한층 더 회복시키는 공정을 행하면 좋다.
혹은, 상기 유기계 층간절연막의 표면층을 탄화처리하여 그 손상을 회복시키는 공정으로, 그 탄화처리를 가열하면서 행하도록 하면 좋다.
상기 손상을 회복시키는 공정에 있어서의 탄화처리는, 산소플라즈마 혹은 산소라디칼을 사용하여 행하거나, 산소가스에 자외광을 조사하여 오존을 발생시켜, 그 오존을 사용하여 행할 수 있다.
이렇게, 본 발명에 의한 반도체장치의 제조방법은, 상술한 바와 같이 하층배선과 상층배선과의 접촉저항을 내리기 위해 행하는 스퍼터에칭에 의해서, 플라즈마에 의한 손상을 받아 절연저항이 저하되어 버린 유기계 층간절연막을, 탄화처리를 행함으로써, 그 플라즈마 손상을 회복시켜서 절연저항을 높이는 것을 특징으로 한다.
발명자가 실험을 행한 결과, 유기계 층간절연막상에 상층배선을 형성한 후, 노출하고 있는 유기계 층간절연막의 표면의 절연저항치를 측정한 결과는, 상술한 바와 같이 1O7Ω∼1O10Ω가 되었다. 이것은, 미처리의 유기계층간절연막의 절연저항치가 1O14Ω이상인데 비하여, 현저히 절연저항치가 저하하게 된다.
그 원인은, 상층배선 형성전에 행하는 스퍼터에칭처리에 의해서, 유기계 층간절연막의 표면이 아르곤이온의 이온주입에 의해 플라즈마손상을 받아, 그 표면부근에 차지업층이 생성되어, 그것에 의하여 유기계 층간절연막의 절연저항치가 저하한 것으로 판명되었다.
그래서, 상술한 바와 같이 유기계 층간절연막상에 상층배선을 형성한 후, 유기계 층간절연막의 표면을 탄화처리함으로써, 플라즈마 손상을 받은 유기계 절연막의 표면층(차지업 층)을 제거하고, 유기계 층간절연막의 절연저항치를 회복시켜, 상층배선사이의 절연저항치를 올릴 수 있다. 그 탄화처리후에 열처리를 행하거나, 가열하면서 탄화처리를 행함으로써, 유기계 층간절연막의 절연저항치를 한층 더 높일 수 있다.
그에 따라, 배선사이에서의 리크전류를 없애고, 반도체장치의 소비전력을 저감할 수 있다.
본 발명을 보다 상세하게 설명하기 위해서, 첨부도면에 의해서 본 발명의 실시형태를 설명한다.
도 1에서 도 5는 본 발명에 의한 반도체장치의 제조방법을 설명하기 위한 도면으로, 그 각 공정을 나타내는 도 10에 있어서의 Y-Y 선에 따른 단면에 상당하는 모식적인 단면도이다. 또, 완성한 반도체장치의 평면도는 도 10과 동일하게 되므로, 그것을 본 발명의 실시형태의 설명에도 사용한다.
본 실시형태에 있어서는, 먼저 도 1에 나타낸 바와 같이, 반도체장치의 주체가 되는 반도체기판(반도체칩 혹은 웨이퍼)(11)상에, 스퍼터링 혹은 진공증착에 의해서, 알루미늄을 주성분으로 하는 금속막을 500nm에서 1000 nm의 막두께로 형성한다. 이 반도체기판(11)에는 도시는 생략하고 있지만, 반도체장치를 구성하는 다수의 능동소자 및 수동소자로 이루어지는 집적회로가 형성되어 있다.
이어서, 그 금속막상에 도시는 하지 않지만 감광성수지(포토레지스트)를 도포한 후, 배선패턴이 형성되어 있는 포토마스크를 사용하여 노광 및 현상처리를 하여, 감광성수지를 하층배선형상으로 패터닝한다.
그 패터닝한 감광성수지를 에칭마스크로 하여, 할로겐계 가스를 주성분으로 하는 에칭가스를 사용한 드라이에칭에 의해, 상기 금속막을 패터닝한다. 그에 따라, 도 1에 나타내는 하층배선(13a,13b)이 형성된다.
다음으로, 이 하층배선(13a,13b)상을 포함하여 반도체기판(11)상의 전체면에, 화학적 기상성장법 등에 의해서, 실리콘산화막 또는 실리콘질화막으로 이루어지는 보호막(15)을 800nm에서 1200nm의 막두께로 형성한다.
이 보호막(15)상에 감광성수지(도시하지 않음)를 도포한 후, 하층배선 (13a,13b)에 대응하는 소요위치에 개구가 형성되어 있는 포토마스크를 사용하여 노광 및 현상처리를 행하여, 그 감광성수지를 패터닝한다.
이어서, 그 패터닝한 감광성수지를 에칭마스크로 하고, 4불화탄소를 주성분으로 하는 에칭가스를 사용한 드라이에칭에 의해, 보호막(15)을 에칭하여 패터닝을 행하고, 도 1에 나타내는 컨택트홀(16)을 형성한다.
이 컨택트홀(16)은 하층배선(13a,13b)이 노출하도록 보호막(15)을 개구한다. 그리고, 이 컨택트홀(16)은 보호막(15)상에 새롭게 형성되는 배선이나, 이 반도체장치와 외부 장치와의 전기적인 도통을 얻기 위한 접점부가 된다. 예를 들면, 이 컨택트홀(16)에 범프나 금속와이어 등을 삽입하여, 이 반도체장치와 외부 장치와의 전기적인 도통을 얻을 수 있다.
다음에, 도 2에 나타낸 바와 같이, 보호막(15)상에 유기계 층간절연막재료로서 감광성 폴리이미드의 전구체(17)를, 회전도포법에 의해 20㎛에서 4㎛의 막두께로 도포한다. 그 후, 컨택트홀(16)에 대응하는 위치에 개구부가 패턴형성되어 있는 포토마스크를 사용하여 노광 및 현상처리를 행한다.
그 결과, 폴리이미드의 전구체(17)에, 보호막(15)의 컨택트홀(16)의 위치에 맞추어 컨택트홀(18)이 개구된다.
이 패터닝된 감광성 폴리이미드의 전구체(17)를 고온화로를 사용하여, 공기분위기 혹은 질소분위기에서 온도 350℃∼400℃의 열처리를 30분 행하여, 폴리이미드화한다.
폴리이미드의 전구체(l7)는 폴리이미드화를 행함으로써 그 막두께가 대략 반이 되어, 10㎛에서 2㎛이 된다. 이 폴리이미드화된 막은 도 3에 나타낸 바와 같이, 컨택트홀(18)이 패터닝된 유기계 층간절연막(19)이 된다.
이 유기계 층간절연막(19)의 컨택트홀(18)을 보호막(15)의 컨택트홀(16)의 안쪽이 되도록 형성하면, 폴리이미드화를 행하는 온도 350℃∼400℃의 열처리시에 부피수축하고, 컨택트홀(18)의 내벽의 형상이 도 3에 나타내는 바와 같이 테이퍼형상이 되어, 다음 공정에서 형성하는 상층배선의 피복성이 향상한다.
이와 같이 유기계 층간절연막(19)을 형성하는 공정을 행하고 있는 사이에, 도 3에 나타낸 바와 같이 컨택트홀(18)의 바닥부에 노출하고 있는 하층배선 (13a,13b)의 표면이 공기중에서 산화되어, 산화막 절연층이 형성되어 버린다. 그 때문에, 이 산화막 절연층을 제거하지 않으면, 하층배선(13a,13b)과 그 위에 형성하는 상층배선과의 사이에서 양호한 전기적 접속특성을 나타내지 않게 된다.
그래서, 이 산화막 절연층을 제거하기 위해서, 아르곤이온에 의한 스퍼터에칭에 의해, 컨택트홀(18)의 바닥부에 노출하고 있는 하층배선(13a,13b) 표면을 크리닝한다.
그 후, 스퍼터링 혹은 진공증착법에 의해서, 알루미늄을 주성분으로 하는 금속막이나 알루미늄을 주성분으로 하는 금속막과 크롬으로 이루어지는 금속막, 혹은 알루미늄을 주성분으로 하는 금속막과 고융점 금속으로 이루어지는 금속막 또는 동막을 막형성한다.
또한, 그 금속막상에 감광성수지를 도포한 후, 상층배선패턴이 형성되어 있는 포토마스크를 사용하여 노광 및 현상처리를 하여, 그 감광성수지를 패터닝한다.
그리고, 그 패터닝한 감광성수지를 에칭마스크로서 사용하고, 할로겐계 가스를 주성분으로서 사용하는 드라이에칭, 혹은 인산을 주성분으로서 사용하는 웨트에칭에 의해 금속막을 패터닝하여, 도 4 및 도 10에 나타낸 바와 같이, 유기계 층간절연막(19)상에 상층배선(21a,21b)을 형성한다.
이 상층배선(21a,21b)은 각각 컨택트홀(18,18)을 묻도록 형성되고, 하층배선 (13a,l3b)과 개별로 접속한다. 또한, 각 상층배선(21a,21b) 사이에는 유기계 층간절연막(19)이 있어, 그것에 의해 서로 전기적으로 절연되고 있다.
그러나, 상술한 바와 같이, 이 상층배선(21a,21b)을 형성하기 전에, 아르곤이온에 의한 스퍼터에칭을 행하여, 하층배선(13a,13b)의 컨택트홀(18)내에 노출하는 표면에 형성된 산화막 절연층을 제거하는 크리닝공정을 실시하고 있다. 그 공정에 있어서, 유기계 층간절연막(19)의 표면이 아르곤이온의 이온주입에 의해 플라즈마 손상을 받아, 도 4에 파선으로 나타내는 표면부근에 차지업층(19a)이 생성되고, 그에 따라 유기계 층간절연막(19)의 절연저항치가 저하하여 버린다. 그 때문에, 상층배선(21a,21b) 사이의 저항치는 107Ω∼109Ω이 되고 있다.
그래서, 유기계 층간절연막(19)상에 상층배선(21a,21b)을 형성한 후, 유기계 층간절연막(19)의 표면을 탄화처리함으로써, 플라즈마손상을 받은 유기계 절연막의 표면층[차지업층(19a)]을 제거하고, 유기계 층간절연막(19)의 절연저항치를 회복시켜, 상층배선(21a,21b)사이의 절연저항치를 올린다. 그 결과, 탄화처리를 행한 후의 상층배선(21a,21b) 사이의 저항치는 1O11Ω∼1O13Ω가 된다.
도 5는 그 탄화처리후의 반도체장치를 나타내며, 탄화처리후의 유기계 층간절연막을 부호(19')로 나타내고 있다. 이 탄화처리후에 열처리를 행하거나, 가열하면서 탄화처리를 행함으로써, 유기계 층간절연막(19')의 절연저항치를 한층 더 높일 수 있다. 그에 따라, 상층배선(21a,21b) 사이에서의 리크전류를 없애고, 반도체장치의 소비전력을 줄일 수 있다.
또, 본 실시형태에 있어서는 반도체기판(11)과 유기계 층간절연막[19(19')]의 사이에 보호막(15)을 형성하고 있지만, 이것은 필수적인 것이 아니라, 보호막(15)을 생략하고, 반도체기판(11)상에 유기계 층간절연막(19)을 직접 형성하여도 좋다.
유기계 층간절연막(19)의 탄화처리에는, 산소가스를 사용하여 평행평판전극사이에서 반응성 이온에칭으로 행하는 탄화처리법이나, 산소플라즈마의 자기바이어스만으로 탄화처리를 행하는 플라즈마에칭법, 고주파전원으로 활성화된 산소의 라디칼(중화활성산소)만을 사용한 탄화처리, 산소가스에 자외광을 쬐어 오존을 발생시켜 행하는 오존에 의한 탄화처리방법 등이 있다.
예를 들면, 평행평판전극사이에서 반응성 에칭을 행하는 경우, 장치내의 산소압력을 5Pa(파스칼)로 하고, 고주파(RF)출력을 400W에서 1분간의 탄화처리를 행한다. 그에 따라, 도 4에 나타낸 유기계 층간절연막(19)의 표면층이 100∼150nm정도 에칭되어, 차지업부(19a)를 제거할 수 있다. 이러한 탄화처리를 행한 후의 상층배선(21a,21b) 사이의 저항치는, 상술한 바와 같이 1O11Ω∼1013Ω가 된다.
그러나, 유기계 층간절연막(19)은 막형성에 있어서의 절연저항치는 1014Ω 이상의 값을 나타내기 때문에, 탄화처리만으로는 완전히 플라즈마손상은 회복하지 않게 된다.
이것은 탄화처리시의 산소이온이나 산소의 활성종에 의해, 도 5에 나타낸 탄화처리후의 유기계 층간절연막(19')의 표면이 조금이긴 하지만 전하를 띠고 있기 때문이다.
그래서, 이 탄화처리에 이어서 열처리를 행하여도 좋다. 그 열처리방법으로서는, 고온화로나 리플로우화로 혹은 반도체제조공정에서 사용하는 산화화로 등을 사용하는 방법이 있다.
유기계 층간절연막으로서 폴리이미드계재료를 사용하는 경우, 열처리의 온도는 100℃에서 400℃에서 행한다. 단, 이 열처리온도는 사용하는 유기계 재료가 변질하지 않는 온도이면 400℃ 이상이라도 좋다.
탄화처리에 의해 절연저항치가 1O11Ω에서 1013Ω으로 회복한 유기계 층간절연막(19')을 고온화로를 사용하여 공기분위기의 1기압하에서 열처리온도 300℃로 30분간 열처리를 행하면, 유기계 층간절연막(19')의 절연저항치는 1014이상이 되었다. 즉, 유기계 층간절연막(19)의 막형성 직후의 절연저항치와 같아졌다.
또, 이 열처리를 행할 때의 조건으로서, 열처리를 행하는 장치내에는, 공기, 질소, 아르곤, 헬륨, 수소, 그 밖의 기체가, 1O-3토르 이상의 기체압력으로 존재하고 있는 것이 필요하다.
발명자의 실험에서는, 공기, 질소, 아르곤, 헬륨, 수소 등의 기체를 진공장치내에 도입하여, 장치내의 압력을 10-3토르 미만 열처리온도 35O℃에서 30분간의 열처리를 행하였지만, 유기계 층간절연막(19')의 절연저항치를 1014Ω이상으로 회복시킬 수는 없었다.
이것은 열에너지에 의해 여기된 유기계 층간절연막(19')의 표면의 전하가, 유기계 층간절연막(19')의 표면으로부터 빠져 나오기 위해서는, 전하를 운반하는 기체가 유기계 층간절연막(19')표면에 존재해야 하기 때문이다.
따라서, 열처리를 행하는 장치내의 기체압력이 1O-3토르 미만의 진공인 경우, 전하를 운반하는 기체와 유기계 층간절연막(19')과의 충돌확률이 작아지기 때문에, 절연저항치가 충분하게는 회복하지 않는다.
또한, 열처리를 리플로우화로를 사용하여, 공기분위기, 산소농도 20 PPM 이하의 질소분위기하에서, 도달최고온도 230℃에서 220℃ 이상을 10초간 유지하는 조건으로 행한 결과, 탄화처리에 의해서 절연저항치가 1O11Ω∼l013Ω가 된 유기계 층간절연막(19')의 절연저항치를 1011Ω 이상으로 할 수 있었다.
이 열처리를 탄화처리와 동시에 행하도록 하여, 가열탄화처리를 하여도 같은 효과를 얻을 수 있다.
예를 들어, 평행평판전극사이에서 반응성 에칭을 행하는 경우, 장치내의 산소압력을 5Pa(파스칼)로 하고, 고주파출력을 400W로 하고, 반도체장치를 100℃로 가열하면서 1분간의 탄화처리를 행하면, 도 5에 나타내는 층배선(21a,21b) 사이의 절연저항치가 1014Ω 이상이 되었다.
이와 같이, 가열탄화처리를 행하면, 도 4에 나타낸 유기계 층간절연막(19)의 차지업층(19a)을 형성하고 있는 표면층이 탄화처리에 의해서 제거되어, 전하를 띠고 있지 않은 유기계 절연막(19)이 표면에 노출되게 되는 동시에, 탄화처리에 의해서 그 표면에 부착하는 산소플라즈마나 산소의 활성종이, 열에너지에 의해 유기계층간 절연막(19)의 표면에서 떨어진다. 이 때문에, 도 5에 나타낸 탄화처리후의 유기계 층간절연막(19')의 표면이 전하를 띠는 것을 방지할 수 있다.
예를 들어, 동축형의 배럴아셔를 사용하여, 플라즈마손상을 받은 유기계층간막(19)의 가열탄화처리를, 진공도 0.8torr(토르), 온도 100℃에서, 5분간 행한 결과, 유기계 층간절연막(19)의 표면층이 약 100nm 정도의 두께 제거되어, 상층배선(21a,21b) 사이의 절연저항치가 1014Ω이상으로 회복하였다.
이 가열탄화처리의 온도는 50℃이상에서 효과가 인정되고, 유기계 층간절연막에 폴리이미드계 재료를 사용하는 경우, 50℃∼400℃의 온도범위에서 처리를 행하는 것이 바람직하다. 단, 가열온도는 사용하는 유기계 재료가 변질하지 않는 온도이면 400℃ 이상이어도 된다.
여기서, 도 6 내지 도 9에 의해서, 반도체장치에 있어서의 유기계 층간절연막(19)의 표면층의 가열탄화처리를 행하기 위한 장치 및 그 가열탄화처리방법의 예를 설명한다.
도 6 및 도 7은 평행평판전극사이에서 산소플라즈마를 발생시켜 가열탄화처리를 하는 장치의 예를 나타낸다.
챔버(진공용기)(30)내에 평행평판형상의 하부 전극판(31)과 상부 전극판(32)을 대향시켜 배치하고, 그 하부 전극판(31)상에, 도 4에 나타낸 반도체장치를 다수 형성한 반도체 웨이퍼(10)를 얹어 놓는다. 그리고, 도 6에 나타내는 장치로는, 상부 전극판(32)에 고주파(RF)전원(34)으로부터의 고주파전력을 인가하여 하부 전극판(31)을 접지하고 있으며, 도 7에 나타내는 장치로는, 하부 전극판(31)에 고주파(RF)전원(34)으로부터의 고주파전력을 인가하여 상부 전극판(31)을 접지하고 있다.
또한, 하부전극판(31)내 혹은 그 아랫면에, 히터(33)가 절연재로 피복되어 배설되어 있고, 히터전원(35)에 의해서 통전되어 발열하여, 하부 전극판(31)을 통해 처리대상물인 반도체 웨이퍼(10)를 가열한다.
이 챔버(30)내에, 흡기구(30a)로부터 산소(O2)를 도입하여, 배기구(30b)에서 배기시킨다. 그리고, 하부 전극판(31)과 상부 전극판(32) 사이에 산소라디칼과 산소이온으로 이루어지는 산소플라즈마를 발생시켜, 그 자기 바이어스에 의해 산소라디칼과 산소이온을, 히터(33)에 의해서 가열된 반도체 웨이퍼(10)상에 형성되어 있는 유기계 층간절연막의 표면에 맞추어 가열탄화처리를 행한다.
도 6에 나타내는 장치의 경우에는, 탄화처리는 거의 산소라디칼에 의해서 행하여지고, 웨이퍼(10)에 도달하여 탄화처리에 작용하는 산소이온은 약간이다. 도 7에 나타내는 장치의 경우에는, 산소라디칼과 산소이온의 양쪽에 의해서 탄화처리가 이루어진다.
도 8은 동축형의 배럴아셔를 사용하여 가열탄화처리를 행하는 장치의 예를 나타낸다. 이 장치는, 각통형상의 챔버(진공용기)(40)내에, 한 쌍의 반원통형상의 금속편으로 이루어지는 반통형상전극(41,42)과, 그보다 조금 지름이 작은 석영관(43)과, 더욱 지름이 작은 금속메쉬통(44)이 동축형으로 배치되어 있고, 그 금속메쉬통(44)내에, 처리대상물인 반도체웨이퍼(10)를 도시하지 않은 지지부재에 지지시켜 배치한다. 금속메쉬통(44)은 금속성의 챔버(40)를 거쳐 접지된다.
챔버(40)의 네 모서리 부근에는 각각 적외선램프가 동심축방향을 따라 설치되고 있으며, 이 4개의 적외선램프의 점등에 의해서, 석영관(43)내를 가열한다.
그리고, 챔버(40)의 흡기구(40a)로부터 산소를 도입하면, 그 산소는 석영관(43)의 한쪽 끝단으로부터 내부에 들어가고, 그 내부를 통과하여 다른 끝단으로 나가 배기구(40b)에서 배출된다.
그 때, 반통형상전극(41)과 (42)의 사이에 고주파전원(45)에 의해서 400W 정도의 고주파전력을 부여하면, 석영관(43)내에 산소에 의한 플라즈마가 발생하여, 산소라디칼과 산소이온이 생성된다. 그 중, 산소이온은 접지된 금속메쉬통(44)에 포착되어 소멸하여, 그 내부에는 들어가지 않고, 산소 라디칼만이 금속메쉬통(44)을 통과하여 반도체웨이퍼(10)에 도달하여, 그 윗면에 형성되어 있는 유기계 층간절연막의 탄화처리를 행한다.
이 때, 석영관(43)내는 적외선램프(46)에 의한 적외선의 조사로 가열되고 있기 때문에, 반도체웨이퍼(10)상의 유기계 층간절연막의 탄화처리와 열처리가 동시에 행하여진다. 이 경우에는, 유기계 층간절연막의 탄화처리는 산소라디칼에 의해서만 이루어지기 때문에, 처리후의 유기계 층간절연막의 표면에 이온이 남을 우려가 없어, 바람직하다.
도 9는 오존을 발생시켜 탄화처리를 행하는 장치의 예를 나타낸다.
이 장치는, 양 끝단부에 흡기구(50a)와 배기구(50b)를 설치하여 둘레면의 상부에 석영에 의한 가늘고 긴 창(50c)을 설치한 금속관(50)과, 그 창(50c)의 바깥쪽에 밀착하여 설치한 자외선램프(52)와, 금속관(50)의 바깥둘레면의 자외선램프(52)와 반대쪽에 절연하여 부착된 히터(53)와, 그 히터(53)에 통전하는 히터전원(55)으로 이루어진다.
그리고, 이 금속관(50)내의 히터(53)의 부착 위치에 대응하는 내면에, 처리대상물인 반도체웨이퍼(10)를 배치하고, 흡기구(50a)로부터 금속관(50)내에 산소를 도입하여, 도입배기구(50b)에서 배기시킨다.
그 때, 히터(53)가 히터전원(55)에 의해서 통전되어 발열하고, 금속관(50)내를 가열한다. 특히, 히터(53)의 가까이에 배치되어 있는 반도체웨이퍼(10)가 가열된다.
또한, 자외선램프(52)가 도시하지 않은 전원에 의해서 전류공급되어 발광하여, 자외선을 방사한다. 그 자외선이 창(5Oc)을 통해서 금속관내에 조사되어, 산소(O2)로부터 오존(O3)을 발생시킨다. 그 오존이 가열되고 있는 반도체웨이퍼(1O) 상의 유기계 층간절연막에 충돌하여, 그 표면층을 탄화처리한다.
이들 장치에 의해서 가열탄화처리를 행하여, 반도체웨이퍼(10)상의 유기계 층간절연막의 플라즈마손상을 회복시켜, 그 절연저항치를 초기의 값인 1014Ω이상으로 높인 후, 그 반도체웨이퍼(10)를 다이싱에 의해서 각 칩마다 절단하여, 다수의 칩형상의 반도체장치로 할 수 있다.
혹은, 칩 형상의 반도체장치로 한 것을 나란히 탄화처리 및 열처리를, 혹은 가열탄화처리를 하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 유기계 층간절연막을 절연막으로 하여 배선이 상하에 다층으로 형성되는 반도체장치에 있어서, 하층배선과 상층배선과의 접촉저항을 내리기 위해서 행하는 스퍼터에칭시에, 플라즈마에 의한 손상을 받아 절연저항이 저하되어 버린 유기계 층간절연막을, 탄화처리에 의해 그 플라즈마손상을 회복시켜, 상층배선사이에서의 절연저항을 올림으로써 배선사이에서의 리크전류를 없애고, 반도체장치의 소비전력을 저감할 수 있어, 신뢰성이 높은 반도체장치를 얻을 수 있다.

Claims (12)

  1. 집적회로를 형성한 반도체기판상에, 유기계 층간절연막을 절연막으로 하여 복수층의 배선이 형성되는 반도체장치의 제조방법으로서,
    상기 반도체기판상에 금속막에 의한 하층배선을 형성하는 공정과,
    해당 하층배선을 형성한 반도체기판상에 상기 유기계 층간절연막을 형성하는 공정과,
    해당 유기계 층간절연막을 패터닝하여, 상기 하층배선상의 소요의 위치에 컨택트홀을 형성하는 공정과,
    해당 컨택트홀내에 노출하는 상기 하층배선의 표면을 스퍼터에칭에 의해 크리닝하는 공정과,
    그 컨택트홀을 통해서 상기 하층배선과 접속하는 금속막에 의한 상층배선을 상기 유기계 층간절연막상에 형성하는 공정과,
    상기 하층배선의 표면을 크리닝하는 공정에 있어서의 플라즈마에 의해 손상을 받아 절연저항을 저하한 상기 유기계 층간절연막의 표면층을 탄화처리하여 그 손상을 회복시키는 공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 기재된 반도체장치의 제조방법에 있어서,
    상기 유기계 층간절연막의 표면층을 탄화처리하여 그 손상을 회복시키는 공정후에, 열처리에 의해 상기 유기계 층간절연막의 손상을 한층 더 회복시키는 공정을 행하는 반도체장치의 제조방법.
  3. 제 1 항에 기재된 반도체장치의 제조방법에 있어서,
    상기 유기계 층간절연막의 표면층을 탄화처리하여 그 손상을 회복시키는 공정에서, 그 탄화처리를 가열하면서 행하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 탄화처리를 산소플라즈마를 사용하여 행하는 반도체장치의 제조방법.
  5. 제 2 항에 있어서, 상기 탄화처리를 산소플라즈마를 사용하여 행하는 반도체장치의 제조방법.
  6. 제 3 항에 있어서, 상기 탄화처리를 산소플라즈마를 사용하여 행하는 반도체장치의 제조방법.
  7. 제 1 항에 있어서, 상기 탄화처리를 산소의 라디칼을 사용하여 행하는 반도체장치의 제조방법.
  8. 제 2 항에 있어서, 상기 탄화처리를 산소의 라디칼을 사용하여 행하는 반도체장치의 제조방법.
  9. 제 3 항에 있어서, 상기 탄화처리를 산소의 라디칼을 사용하여 행하는 반도체장치의 제조방법.
  10. 제 1 항에 있어서, 상기 탄화처리를 산소가스에 자외광을 조사하여 오존을 발생시켜, 그 오존을 사용하여 행하는 반도체장치의 제조방법.
  11. 제 2 항에 있어서, 상기 탄화처리를 산소가스에 자외광을 조사하여 오존을 발생시켜, 그 오존을 사용하여 행하는 반도체장치의 제조방법.
  12. 제 3 항에 있어서, 상기 탄화처리를 산소가스에 자외광을 조사하여 오존을 발생시켜, 그 오존을 사용하여 행하는 반도체장치의 제조방법.
KR1020007007042A 1998-01-22 1999-01-22 반도체장치의 제조방법 KR20010015895A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP10073 1998-01-22
JP1007398 1998-01-22
JP53021 1998-03-05
JP5302198 1998-03-05
JP26970198 1998-09-24
JP269701 1998-09-24
PCT/JP1999/000255 WO1999038208A1 (fr) 1998-01-22 1999-01-22 Procede de fabrication d'un dispositif a semi-conducteurs

Publications (1)

Publication Number Publication Date
KR20010015895A true KR20010015895A (ko) 2001-02-26

Family

ID=27278821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007042A KR20010015895A (ko) 1998-01-22 1999-01-22 반도체장치의 제조방법

Country Status (5)

Country Link
EP (1) EP1065714A4 (ko)
KR (1) KR20010015895A (ko)
CN (1) CN1288592A (ko)
AU (1) AU1983399A (ko)
WO (1) WO1999038208A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479416B2 (en) 2005-01-18 2009-01-20 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796795B1 (ko) 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法
JP2007035941A (ja) * 2005-07-27 2007-02-08 Ricoh Co Ltd 半導体装置の製造方法
DE102006051490B4 (de) * 2006-10-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
CN101770947B (zh) * 2008-12-30 2011-10-05 中芯国际集成电路制造(上海)有限公司 聚对苯撑苯并双恶唑纤维表面处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3812214A1 (de) * 1988-04-13 1989-10-26 Telefunken Electronic Gmbh Verfahren zur herstellung von elektrischen bauelementen
JPH0376145A (ja) * 1989-08-18 1991-04-02 Citizen Watch Co Ltd 半導体装置の製造方法
JPH05291416A (ja) * 1992-04-10 1993-11-05 Sharp Corp 多層配線の形成方法
JP3254064B2 (ja) * 1993-09-27 2002-02-04 株式会社半導体エネルギー研究所 プラズマ処理方法
JPH07283317A (ja) * 1994-04-13 1995-10-27 Mitsumi Electric Co Ltd 半導体装置の配線形成方法
JPH08162449A (ja) * 1994-12-09 1996-06-21 Sony Corp 絶縁膜の形成方法
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US7622805B2 (en) 2003-09-09 2009-11-24 Sanyo Electric Co., Ltd. Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
US8304289B2 (en) 2003-09-09 2012-11-06 Sanyo Electric Co., Ltd. Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
US7479416B2 (en) 2005-01-18 2009-01-20 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US8164097B2 (en) 2005-01-18 2012-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
CN1288592A (zh) 2001-03-21
EP1065714A1 (en) 2001-01-03
AU1983399A (en) 1999-08-09
EP1065714A4 (en) 2001-03-21
WO1999038208A1 (fr) 1999-07-29

Similar Documents

Publication Publication Date Title
US5556714A (en) Method of treating samples
US6759336B1 (en) Methods for reducing contamination of semiconductor substrates
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
US7148148B2 (en) Mask forming and removing method, and semiconductor device, an electric circuit, a display module, a color filter and an emissive device manufactured by the same method
WO2003075333A1 (en) Electrode for dry etching a wafer
KR20010015895A (ko) 반도체장치의 제조방법
JP3400918B2 (ja) 半導体装置の製造方法
JP3429171B2 (ja) プラズマ処理方法及び半導体デバイスの製造方法
KR100310490B1 (ko) 애프터 코로젼 없이 배선을 패터닝하기 위한 공정 및 그 공정에 사용된 장치
TW201505227A (zh) 有機元件之製造方法、有機元件之製造裝置及有機元件
JPH0964307A (ja) 酸化物薄膜の熱処理方法
KR101424249B1 (ko) 섀도우 마스크 및 그를 포함하는 증착 장치와 그 증착장치를 이용한 유기전계발광소자의 제조방법
JP4395896B2 (ja) 半導体装置の製造方法
EP1035569A1 (en) Method for forming plasma films
JP3362093B2 (ja) エッチングダメージの除去方法
KR100329787B1 (ko) 반도체 소자의 감광막 제거방법
KR20140113386A (ko) 유기 디바이스의 제조 방법, 유기 디바이스의 제조 장치 및 유기 디바이스
TWI722330B (zh) 半導體製造設備
JPH06110197A (ja) 微細パターン形成用マスク形成方法及びその装置
JP4688127B2 (ja) 半導体装置の製造方法
JP3088446B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP3088447B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH1197406A (ja) 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
CN107919267A (zh) 一种半导体器件及其制作方法
JPH03291934A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application