KR100759858B1 - 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법 - Google Patents

기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법 Download PDF

Info

Publication number
KR100759858B1
KR100759858B1 KR1020060037232A KR20060037232A KR100759858B1 KR 100759858 B1 KR100759858 B1 KR 100759858B1 KR 1020060037232 A KR1020060037232 A KR 1020060037232A KR 20060037232 A KR20060037232 A KR 20060037232A KR 100759858 B1 KR100759858 B1 KR 100759858B1
Authority
KR
South Korea
Prior art keywords
adhesive
paste
wafer
adhesive layer
manufacturing
Prior art date
Application number
KR1020060037232A
Other languages
English (en)
Inventor
백경욱
장경운
손호영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060037232A priority Critical patent/KR100759858B1/ko
Application granted granted Critical
Publication of KR100759858B1 publication Critical patent/KR100759858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 범프가 형성된 웨이퍼상에 페이스트 또는 솔루션형 접착제를 도포하는 단계; 상기 도포된 페이스트 또는 솔루션형 접착제층위에 필름형 접착제를 도포하여 라미네이션하는 단계; 및 개별칩 단위로 다이싱하는 단계를 포함하는 웨이퍼레벨 패키지 제조방법을 제공한다. 본 발명에 의하면, 웨이퍼레벨 패키지의 제조시 웨이퍼에 형성된 범프 주위에 발생하는 기포 형성의 문제를 해결할 수 있고, 표면굴곡에 의한 칩과 기판사이에 트랩되는 기포를 현저하게 줄일 수 있어, 플립칩 접합의 신뢰성 저하를 방지할 수 있다.

Description

기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조방법{Manufacturing method of wafer level package with void-free adhesive layer}
도 1은 종래 기술로써 웨이퍼 위에 이방성 전도성 접착제 필름(ACF)을 단일층으로 도포한 상태를 보여주는 도면이다.
도 2는 본 발명에 따른 웨이퍼 레벨 패키지 제조과정에서 웨이퍼 상에 페이스트 형태의 접착제(ACP 혹은 NCP)를 도포한 상태를 나타내는 도면이다.
도 3은 본 발명에 따른 웨이퍼레벨 패키지 제조과정에서 웨이퍼상에 접착제 페이스트가 도포되고, 그 위에 접착제 필름을 라미네이션 한 상태의 도면이다.
본 발명은 웨이퍼레벨 패키지 제조방법에 관한 것으로, 보다 상세하게는 웨이퍼레벨 패키지의 제조시 웨이퍼에 형성된 범프 주위에 발생하는 기포 형성의 문제를 해결할 수 있고, 표면굴곡에 의한 칩과 기판사이에 트랩되는 기포를 현저하게 줄일 수 있어, 플립칩 접합의 신뢰성 저하를 방지할 수 있는 웨이퍼레벨 패키지의 제조방법에 관한 것이다.
전자 패키지 기술은 반도체 소자에서부터 최종제품을 만들기까지의 광범위하고 다양한 시스템 접속 및 제조기술로서 소자들의 고전기적 성능, 대용량의 열방출, 제품의 소형화 및 경량화를 구현하기 위한 경향을 따라 급속도록 발전하고 있다.
전자 패키지 기술은 최종적인 제품의 성능, 크기, 가격 및 신뢰성 등을 결정하는 중요한 기술로써 기본적으로 반도체 칩을 기판에 실장하는 기술에서부터 시작한다. 반도체 칩을 기판에 실장하는 기술 중 하나인 플립 칩(Flip Chip) 기술은 현재 COB(chip-on-board), COG(chip-on-glass), COF(chip-on-flex) 등 다양한 형태로 스마트카드나 플래쉬 메모리, LCD를 비롯하여 컴퓨터, 휴대폰, PDA 등 전자제품의 전 영역으로 확대되어가고 있다. 이러한 플립칩 기술은 기존의 솔더를 이용한 플립칩 기술로부터 최근에는 점차 비솔더 플립칩 기술이 주목받고 있다. 비솔더 플립칩 기술로서 비전도성 혹은 이방성 전도 접착제를 이용한 플립칩 접속방법은 그 장점 때문에 이용되는 분야가 급속히 늘어나고 있는 실정이다.
비전도성 접착체(non-conductive adhesive) 및 이방성 전도 접착제(anisotropic conductive adhesive)는 기본적으로 폴리머 재료에 비전도성 세라믹 입자와 전도성 입자들로 구성된다. 이는 전도성 입자의 포함 여부에 따라 비전도성 접착제와 이방성 전도 접착제로 나뉠 수 있다. 비전도성 접착제는 전도성 입자를 포함하지 않아 플립칩(flip-chip) 접속을 했을 경우, 접착체를 통해 전기적 접속이 불가능하기 때문에 칩의 범프(bump)와 기판의 패드를 직접 접속할 때 사용 한다. 이방성 전도 접착체는 전도성 입자를 포함하여 플립칩 접속을 했을 경우, 칩의 범프와 기판의 패드 사이에 전도성 입자들이 끼게 됨으로써 범프와 패드 사이의 전기적 접속을 가능하게 한다. 이러한 프립칩용 접착제들은 그 형태에 따라 페이스트(paste)와 필름(film)으로 분류된다. 즉, NCP(non-conductive paste), NCF(non-conductive film), ACP(anisotropic conductive paste), ACF(anisotropic conductive film)로 나뉜다.
앞서 설명한 비전도성 접착제/이방성 전도 접착체 재료를 이용한 플립칩에 대한 기술적인 연구가 활발히 진행되고 있으나, 그 공정이 여러 단계를 거쳐야 하는 어려움이 있다.
동 기술분야와 관련된 종래 기술로써 대한민국 특허출원 제10-1999-0036355(도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법)에는 비솔더 범프가 형성된 웨이퍼 상에 이방성 전도 접착제를 도포하여 칩분리(chip singulation)를 통하여 플립칩 본딩을 수행하는 내용이 개시되어 있다. 그런데, 이러한 방법을 이용하여 필름형 접착제를 도포하는 경우에 웨이퍼 상에 존재하는 범프들의 피치(pitch)가 줄어듦에 따라 범프 주변에 기포(void)가 많이 발생하게 된다. 이는 피치가 줄어듦에 따라 필름형 접착제가 범프를 완전히 덮기 위하여 더 많은 굴곡을 가져야 함을 의미하며, 실제 필름형 접착제는 그만큼의 유동성을 가지지 못하기 때문이다. 또한, 접착제 층을 단일층으로 도포할 경우에 범프의 높이에 의한 표면의 굴곡이 발생하게 된다. 그리고 이러한 표면의 굴곡은 플립칩 본딩시에 칩과 기판 사이에 기포를 형성시키는 원인이 된다.
이와 같은 기포의 형성은 플립칩 접합의 신뢰성을 현저히 저하시키는 원인으로 되며, 이를 효과적으로 제거할 수 있는 기술에 대한 연구개발이 요구되고 있다.
본 발명은 상기한 바와 같은 종래기술이 가지는 문제를 해결하기 위해 제안된 것으로, 본 발명은 목적은 웨이퍼레벨 패키지의 제조시 웨이퍼에 형성된 범프 주위에 발생하는 기포 형성의 문제를 해결할 수 있고, 표면굴곡에 의한 칩과 기판사이에 트랩되는 기포를 현저하게 줄일 수 있어, 플립칩 접합의 신뢰성 저하를 방지할 수 있는 새로운 웨이퍼레벨 패키지의 제조방법을 제공한다.
상기한 목적을 달성하기 위하여 본 발명은 범프가 형성된 웨이퍼상에 페이스트 또는 솔루션형 접착제를 도포하는 단계; 상기 도포된 페이스트 또는 솔루션 형 접착제층위에 필름형 접착제를 도포하여 라미네이션하는 단계; 및 개별칩 단위로 다이싱하는 단계를 포함하는 웨이퍼레벨 패키지 제조방법을 제공한다.
본 발명은 바람직하게는 상기 접착제가 이방성 전도성 접착제 또는 비전도성 접착제인 웨이퍼레벨 패키지 제조방법을 제공한다.
본 발명은 바람직하게는 상기 페이스트형 접착제가 범프 높이의 80∼100％ 되는 높이로 도포하는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법을 제공한다.
본 발명은 바람직하게는 상기 페이스트형 접착제의 도포 후 필름형 접착제의 도포이전에 상기 페이스트형 접착제층을 B-스테이지로 건조시키거나, 겔화하는 단계가 더 포함되어지는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법을 제공한다.
본 발명은 바람직하게는 상기 필름형 접착제층의 라미네이션 과정이 60∼100℃에서 30∼100psi의 압력을 가하여 수행되어지는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법을 제공한다.
본 발명은 바람직하게는 상기 필름형 접착제층이 10∼25㎛의 두께로 라미네이션되어지는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법을 제공한다.
이하, 본 발명의 내용을 보다 상세하게 설명하면 다음과 같다.
본 발명에 의한 웨이퍼레벨 패키지 제조방법은 웨이퍼 위에 기포가 없는 접착층을 형성하고, 칩분리를 통하여 개별 칩을 얻는 과정을 포함한다. 이러한 과정은 기존의 플립칩 본딩에서 요구되는 접착제를 잘라내어 가접착하는 공정을 없애 주어 훨씬 간편하게 플립칩 접합을 구현할 수 있게 한다.
범프, 바람직하게는 비솔더 범프가 형성된 웨이퍼 위에 접착제를 도포할 경우, 웨이퍼와 접착제 사이에 트랩(trap)되는 기포는 플립칩 접합을 구현하였을 때 신뢰성을 저하시킨다. 이러한 기포의 형성을 막는 것이 중요하며, 특히 극미세피치의 범프를 갖는 웨이퍼에 형성할 경우에는 앞서 설명한 도 1과 같이 접착제의 유동성이 낮기 때문에 범프 주변에 기포가 많은 양 트랩된다.
본 발명에서는 상기한 문제에 대하여 좋은 유동성(흐름성)을 갖는 페이스트 혹은 솔루션 재료로써 접착제 재료를 웨이퍼상에 도포하는 과정을 포함한다.
본 발명에 사용가능한 접착제는 특별한 한정을 요하는 것은 아니며, 열가소성 수지 또는 열경화성 수지가 사용될 수 있고, 열가소성 수지의 예로는 고상의 페녹시 수지를 들 수 있고, 열경화성 수지의 예로는 고상의 비스페놀 A 타입의 에폭시 수지와 액상의 비스페놀 F 타입의 에폭시 수지 또는 이들의 혼합수지를 들 수 있다.
상기 본 발명에 사용가능한 접착제는 전도성 접착제 또는 비전도성 접착제를 포함하며, 전도성 접착제는 등방성 또는 이방성 전도성 접착제를 포함하지만, 이방성 전도성 접착제가 바람직하다.
상기 전도성 접착제는 조성내에 도전볼을 포함하며, 상기 도전볼은 특별히 한정되는 것은 아니며, 예를 들어 니켈/금층이 얇게 코팅된 폴리머 고분자볼, 또는 금도금된 니켈분말 또는 은분말을 들 수 있으며, 이들 도전볼의 조성내 함량은 특별한 한정을 요하지는 아니하며, 예를 들어, 직경 2∼10㎛의 것을 선택하여 전체 조성 중 10∼60중량％ 첨가하는 것으로 충분하다.
또한 본 발명에 따른 접착제는 비도전입자를 포함할 수 있다. 비도전 입자는 특별한 한정을 요하는 것은 아니며, 예를 들어 알루미나, 베릴리아, 실리콘카바이드, 또는 실리카 분말을 들 수 있다. 이들 비도전입자의 조성내 함량은 특별한 한정을 요하지는 아니하며, 예를 들어, 직경 0.1∼1.0㎛의 것을 선택하여 전체 조성 중 10∼60중량％ 첨가하는 것으로 충분하다.
본 발명에 따른 접착제는 제조과정에서 적절한 유기용매와 경화제를 포함할 수 있으며, 용매의 예로는 메틸에틸케톤, 톨루엔 혹은 이들의 혼합용매 등을 들 수 있고, 경화제의 예로는 액상의 이미다졸 경화제 등을 들 수 있다.
상기 페이스트 또는 솔루션 재료의 접착제는 스프레이 코팅, 닥터 블레이드(doctor blade), 메니스커스(meniscus), 스핀코팅(spin coating), 스크린프린팅(screen printing) 등과 같은 방법을 이용하여 도포되어질 수 있다. 이러한 과정에 의하면 도 2에 나타낸 바와 같이 접착제 페이스트 또는 솔루션 재료는 유동성을 가지므로 쉽게 흐를 수 있어 미세피치(20∼200㎛)의 범프라 하더라고 범프와 범프 사이의 갭을 쉽게 채울 수 있어 기포가 없는 상태로 도포되어지는 것을 확인할 수 있다. 이 때, 도포되는 접착제(ACP 또는 NCP) 재료는 특별한 한정을 요하지는 않으며, 바람직하게는 웨이퍼 상에 형성된 범프 높이의 80∼100％ 정도의 두께로 도포된다. 도포된 접착제층은 추후에 진행될 필름형의 접착제(ACF 또는 NCF) 층의 라미네이션 공정에 의하여 밖으로 흘러나가지 않도록, B-stage로 건조시키거나 혹은 겔화(gellation)시키는 것이 바람직하다.
웨이퍼 상에 페이스트 상의 접착제를 도포하면 웨이퍼상에 존재하는 범프의 굴곡으로 인하여 접착제의 표면에 굴곡이 발생하는 경우가 있다. 이러한 두께 편차는 칩분리 이후의 플립칩 본딩시에 칩과 기판 사이에 접착층이 완전히 채워지지 않는 문제를 야기할 수 있다. 이러한 두께 편차는 재현성 측면에서 문제를 발생시킬 수 있다.
본 발명은 상기 문제를 해결하기 위한 방법으로써, 웨이퍼 상에 도포된 접착제 페이스트 층 위에 특별히 한정되지는 않지만, 10∼25㎛ 정도의 두께를 갖는 접 착제 필름(ACF 또는 NCF)을 도포한 후 웨이퍼 상에 도포된 두 층의 접착제 재료를 라미네이션하는 과정을 포함한다. 바람직하게는 라미네이션 과정은 경화가 되지 않도록 진공상태에서 60∼100℃에서 30∼100psi의 압력으로 5∼20초간 라미네이션 하는 것이 좋다. 이러한 과정을 수행함으로써 도 3에 나타낸 바와 같이 최종적으로 편평한 표면 모폴로지(morphology)의 균일한 두께를 갖는 접착층을 형성할 수 있다.
본 발명에 의하면 웨이퍼레벨 패키지의 제조시 웨이퍼에 형성된 범프 주위에 발생하는 기포 형성의 문제를 해결할 수 있고, 표면굴곡에 의한 칩과 기판사이에 트랩되는 기포를 현저하게 줄일 수 있어, 플립칩 접합의 신뢰성 저하를 방지할 수 있다.

Claims (6)

  1. 범프가 형성된 웨이퍼상에 페이스트 또는 솔루션형 접착제를 도포하는 단계; 상기 도포된 페이스트 또는 솔루션형 접착제층위에 필름형 접착제를 도포하여 라미네이션하는 단계; 및 개별칩단위로 다이싱하는 단계를 포함하는 웨이퍼레벨 패키지 제조방법.
  2. 제 1항에 있어서, 페이스트형 접착제, 솔루션형 접착제 및 필름형 접착제는 이방성 전도성 접착제 또는 비전도성 접착제인 웨이퍼레벨 패키지 제조방법.
  3. 제 1항에 있어서, 페이스트형 접착제는 범프 높이의 80∼100％ 되는 높이로 도포하는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법.
  4. 제 1항에 있어서, 페이스트형 접착제의 도포후 필름형 접착제의 도포이전에 상기 페이스트형 접착제층을 B-스테이지로 건조시키거나, 겔화하는 단계가 더 포함되어지는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법.
  5. 제 1항에 있어서, 필름형 접착제층의 라미네이션 과정은 60∼100℃에서 30∼100psi의 압력을 가하여 수행되어지는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법.
  6. 제 1항에 있어서, 필름형 접착제층은 10∼25㎛의 두께로 라미네이션하는 것을 특징으로 하는 웨이퍼레벨 패키지 제조방법.
KR1020060037232A 2006-04-25 2006-04-25 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법 KR100759858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060037232A KR100759858B1 (ko) 2006-04-25 2006-04-25 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060037232A KR100759858B1 (ko) 2006-04-25 2006-04-25 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR100759858B1 true KR100759858B1 (ko) 2007-10-01

Family

ID=39418483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037232A KR100759858B1 (ko) 2006-04-25 2006-04-25 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR100759858B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080136A (ko) * 2001-04-11 2002-10-23 앰코 테크놀로지 코리아 주식회사 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080136A (ko) * 2001-04-11 2002-10-23 앰코 테크놀로지 코리아 주식회사 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Similar Documents

Publication Publication Date Title
KR100838647B1 (ko) Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
KR100785493B1 (ko) 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
JP3675285B2 (ja) プラスチック基板のフリップチップ接続用異方性伝導性接着剤の製造方法
KR100398314B1 (ko) 고접착력 3층 구조 ａｃａ 필름
US10796975B2 (en) Semiconductor package with supported stacked die
KR20010032804A (ko) Ｚ축 전기 접속부를 제조하는 장치 및 그 방법
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
TW200816335A (en) Production method of semiconductor device and bonding film
US20170179099A1 (en) Package with dielectric or anisotropic conductive (acf) buildup layer
TW201541582A (zh) 半導體封裝及其製造方法
US7226808B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
CN102176452B (zh) 高密度系统级芯片封装结构
KR100759858B1 (ko) 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법
JP3162068B2 (ja) 半導体チップの実装方法
WO2023279485A1 (zh) 一种封装方法及其封装结构
CN112154537B (zh) 用于制造半导体封装的方法
JP2007251197A (ja) 半導体装置の製造方法
KR100821962B1 (ko) Ａｃｆ／ｎｃｆ 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법
US20230326906A1 (en) Method of Thinning a Semiconductor Die
US12027496B2 (en) Film in substrate for releasing z stack-up constraint
JP2003297977A (ja) 電子部品の製造方法
JP2000124262A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150826

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee