JPH03280452A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03280452A
JPH03280452A JP2078673A JP7867390A JPH03280452A JP H03280452 A JPH03280452 A JP H03280452A JP 2078673 A JP2078673 A JP 2078673A JP 7867390 A JP7867390 A JP 7867390A JP H03280452 A JPH03280452 A JP H03280452A
Authority
JP
Japan
Prior art keywords
recess
semiconductor chip
chip
circuit board
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2078673A
Other languages
English (en)
Other versions
JP2890635B2 (ja
Inventor
Teruaki Oguchi
照哲 小口
Hiromitsu Kaneko
金子　博光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7867390A priority Critical patent/JP2890635B2/ja
Priority to KR1019910004443A priority patent/KR910017598A/ko
Publication of JPH03280452A publication Critical patent/JPH03280452A/ja
Application granted granted Critical
Publication of JP2890635B2 publication Critical patent/JP2890635B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は外部回路基板への半導体装置の実装構造に係
り、特に封止用樹脂の剥離防止に関するものである。
［従来の技術］ 第１１図は従来の半導体装置の実装構造を示す断面図で
ある。図において、半導体チップ１を外部回路基板３の
非導電面３ａに接着剤で接合し、半導体チップｌの凸状
電極であるボンディングバット２とこれに対応した外部
回路基板３の導電パターン４の先端４ａとをワイヤ５で
接続し、半導体チップ１とその周辺の導電パターン４の
一部とをボッティングによるエポキシ樹脂等の封止用樹
脂６で封止し、半導体チップ１を外部回路基板３に実装
していた。
【発明が解決しようとする課題〕
上記のような従来の半導体装置の実装構造では外部回路
基板３の平らな非導電面３ａに半導体チップ１を接着剤
で接合し、半導体チップ１のポンディングパッド２と外
部回路基板３の導電パターン４とをワイヤ５で接続した
後に半導体チップ１とその周辺の導電パターン４の一部
をポツティングによる封止用樹脂６で封止しているが、
外部回路基板３の非導電面に３ａに洗浄が不十分で油の
膜が残っていたり、外部回路基板３の樹脂自体の性質等
により、使用時に半導体チップ１の発熱や外部からの熱
、外部からの応力を外部回路基板３が受けると、外部回
路基板３が反り、このとき、封止用樹脂６が外部回路基
板３から剥離してしまうという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、使用時に封止用樹脂が外部回路基板から剥離せず耐
久性のある半導体装置の実装構造を得ることを目的とす
る。
［課題を解決するだめの手段］ この発明に係る半導体装置の実装構造は外部回路基板の
導電パターンで囲まれた非導電面にチップ面積より大き
い凹部を形成し、該凹部の底面に半導体チップを接着剤
で接着し、該半導体チップの凸状電極と外部回路基板の
導電パターンとをワイヤで接続し、前記凹部内の半導体
チップ及びその周辺の導電パターンの一部を封止用樹脂
で封止するようにしたものである。また、前記凹部をア
リ溝状とすることが望ましい。
更に、外部回路基板の非導電面のチップ接着領域以外の
領域に凹部を形成し、前記チップ接着領域に半導体チッ
プを接着し、前記半導体チップ、前記凹部及びそれら周
辺の導電パターンの一部を封止用樹脂で封止するように
してもよい。また、前記凹部をアリ溝状とすることが望
ましい。
更にまた、外部回路基板の非導電面のチップ接着領域に
チップ面積より大きい凹部を形成し、チップ接着領域以
外の領域にも凹部を形成し、該チップ接着領域の凹部の
底面に半導体チップを接着剤で接青し、前記半導体チッ
プ、二つの凹部及びそれらの周辺の導電パターンの一部
を封止用樹脂で封止するようにしてもよい。
また、外部回路基板の導電パターンで囲まれた非導電面
を粗面に形成し、該非導電面のチップ接着領域に半導体
チップを接着剤で接合し、前記半導体チップ及びその周
辺の導電パターンの一部を封止用樹脂で封止するように
してもよい。
更に、外部回路基板の導電パターンで囲まれた非導電面
にチップ面積より大きい凹部を形成し、前記非導電面を
前記凹部底面のチップ取付面を残して粗面に形成し、前
記凹部の底面チップ取付面に半導体チップを接着剤で接
着し、前記凹部内の半導体チップ及びその周辺の導電パ
ターンの一部を封止用樹脂で封止するようにしてもよい
。
［作　用］ この発明においては、外部回路基板の導電パターンの非
導電面にチップ面積より大きい凹部を形成し、該凹部の
底面に半導体チップを接着剤で接着するか、前記非導電
面のチップ接着領域以外の領域に凹部を形成し、チップ
接着領域に半導体チップを接着剤で接着するか、前記非
導電面のチップ接着領域にチップ面積より大きい凹部を
形成すると共にチップ接着領域以外の領域に凹部を形成
し、チップ接着領域の凹部に半導体チップを接着剤で接
着するか、前記導電パターンの非導電を粗面に形成し、
その粗面のチップ接着領域に半導体チップを接着するか
、前記非導電面にチップ面積より大きい凹部を形成し、
その非導電面を凹部底面のチップ取付面を残して粗面に
形成し、凹部底面のチップ取付面に半導体チップを接着
剤で接着するようにし、半導体チップの凸状電極と外部
回路基板の導電パターンとをワイヤで接続し、半導体チ
ップとその周辺の導電パターンの一部を硬化した封止用
樹脂で封止したので、半導体チップが実装された外部回
路基板が半導体チップ自体の発熱或いは外部からの熱又
は応力によって反り、硬化した封止用樹脂が外部回路基
板の非導電面から剥離しようとしても、封止用樹脂の凹
部にある部分或いは非導電面の粗面に位置する部分よっ
て抜は止めされることとなり、封止用樹脂が外部回路基
板から剥離することが阻止される。また、前記凹部をア
リ溝状にすれば封止用樹脂の剥離阻止がより一層促進さ
れる。
［実施例］ 第１図はこの発明の第１実施例を示す断面図、第２図は
同実施例の樹脂封止前の平面図である。
図において、ｌｌは半導体チップ、１２は半導体チップ
１１のポンディングパッド、１３は例えばガラスエポキ
シの外部回路基板、１４は外部回路基板３上に設けられ
た導電パターン、１５は外部回路基板１３の導電パター
ン１４に囲まれた非導電面１３ａに形成されたチップ面
積より大きいアリ溝状の凹部である。
１６は金線等のワイヤ、１７は例えばエポキシ樹脂等の
封止用樹脂である。
半導体チップ１１の外部回路基板１３への実装はまず、
外部回路基板１３の非導電面ｔａａに形成された凹部１
５の底面に半導体チップ１１を接着剤で接着する。次に
、その半導体チップ１１のポンディングパッド１２と外
部回路基板１３の導電パターン１４の先端１４ａとを金
線等のワイヤ１６で接続する。しかる後に、外部回路基
板１３上に封止用樹脂１６をボッティングし、図示しな
い加熱手段で加熱することにより、凹部１５内の半導体
チップ１１及びその周辺の導電パターン４の一部を硬化
した封止用樹脂１７で封止し、半導体チップｌ！の実装
が完了する。
半導体チップ１１が実装された外部回路基板１３が使用
時に半導体チップ１１自体の発熱或いは外部からの熱又
は応力によって反り、硬化した封止用樹脂１７が外部回
路基板１３の非導電面１３ａから剥離しようとしても、
封止用樹脂１７のアリ溝状の凹部１５にある部分が該凹
部１５によって抜は止めされるため、封止用樹脂１７が
外部回路基板１３から剥離することが阻止される。
なお、この実施例では凹部１５はアリ溝状としているが
側面が垂直な凹部１５であっても、外部回路基板３が反
った場合にはアリ溝状となるため、凹部１５がアリ溝状
のものに限定されるものではない。
第３図はこの発明の第２実施例を示す断面図、第４図は
同実施例の樹脂封止前の平面図である。
この実施例は外部回路基板１３の導電パターン１４で囲
まれた非導電面１３ａにチップ接着領域１８ｂを取り囲
むアリ溝状の凹部２５を形成し、そのチップ接着領域１
３ｂに半導体チップ１１を接着剤で接着し、その半導体
チップ１１のボンディングパット１２と外部回路基板１
３の導電パターン１４とをワイヤ１６で接続し、半導体
チップ１１及びその周辺の導電パターン１４の一部を硬
化した封止用樹脂１７で封止し、半導体チップ１１を外
部回路基板１３に実装したものである。
この実施例も、使用時に外部回路基板１８が反って硬化
した封止用樹脂１７が外部回路基板１３の非導電面１３
ａから剥離しようとしても、封止用樹脂１７のアリ溝状
の凹部２５にある部分が該凹部２５によって抜は止めさ
れるため、封止用材ｆｆ１ｌｉ１７が外部回路基板１３
から剥離することが阻止される。また、この実施例では
凹部２５がチップ接着領域１３ｂを取り囲んでいるから
、外部回路基板１３がその長さ方向や幅方向に反っても
封止用樹脂１７の剥離が阻止される。なお、この実施例
では凹部１５はアリ溝状としているが、断面が半円形状
のものでも、側面が垂直なものであってもよい。
第５図はこの発明の第３実施例を示す断面図、第６図は
同実施例の樹脂封止前の平面図である。
この実施例は外部回路基板１３の導電パターン１４で囲
まれた非導電面１３ａのチップ接着領域１３ｂにチップ
面積より大きい側面が垂直な凹部３５ａを形成し、非導
電面１３ａのチップ接着領域１３ｂの周囲に該チップ接
着領域１３ｂを取り囲むアリ溝状の凹部３５ｂを形成し
、その凹部３５ａの底面に半導体チップ１１を接着剤で
接着し、その半導体チップ１１のポンディングパッド１
２と外部回路基板１３の導電パターン１４とをワイヤ１
Ｂで接続し、半導体チップ１１及びその周辺の導電パタ
ーン１４の一部を硬化した封止用樹脂Ｉ７で封止し、半
導体チップ１１を外部回路基板１３に実装したものであ
る。この実施例では、封止用樹脂１７が凹部３５ａと凹
部３５ｂの二箇所で抜は止めされるため、封止用樹脂Ｉ
７の剥離がより一層強く阻止される。
第７図はこの発明の第４実施例を示す断面図、第８図は
同実施例の樹脂封止前の平面図である。
この実施例は外部回路基板Ｉ３の非導電面１３ａのチッ
プ接着領域１３ｂにチップ面積より大きい側面が垂直な
凹部４５ａを形成し、非導電面１３ａのチップ接着領域
以外の領域で、互いに隣接する導電パターン１４．１４
間位置にアリ溝状の凹部４５ｂを形成し、その凹部４５
ａの底面に半導体チップＩＩを接着剤で接着し、その半
導体チップ１１のポンディングパッド１２と外部回路基
板１３の導電パターンＩ４とをワイヤ１６で接続し、凹
部４５ａの内の半導体チップ１１、もう一つの凹部４５
ｂ及びそれらの周辺の導電パターン１４の一部を硬化し
た封止用樹脂１７で封止し、半導体チップ１１を外部回
路基板１３に実装したものである。
第９図はこの発明の第５実施例を示す断面図である。こ
の実施例は外部回路基板１３の導電パターン１４で囲ま
れた非導電面２３ａを断面り字状或いは断面半円状の粗
面に形成し、その非導電面２３ａのチップ接着領域２３
ｂに半導体チップ１１を接着剤で接着し、その半導体チ
ップ１１のボンディングワイヤ１２と外部回路基板１３
の導電パターン１４とをワイヤ１Ｇで接着し、その半導
体チップ１１及びその周辺の導電パターン１４の一部を
硬化した封止用樹脂１７で封止し、半導体チップ１１を
外部回路基板１３に実装したものである。
この実施例では封止用樹脂１７が粗面に形成された非導
電面２３ａで抜は止めされ、封止用樹脂１７の剥離を阻
止せんとしたものである。
第１Ｏ図はこの発明の第６実施例を示す断面図である。
この実施例は外部回路基板１３の導電パターン１４で囲
まれた非導電面３３ａのチップ接着領域３３ｂにチップ
面積より大きい側面が垂直な凹部５５を形成し、その非
導電面３３ａを凹部５５の底面のチップ取付面を残して
断面り字状又は断面半円状の粗面に形成し、その凹部５
５の底面のチップ取付面に半導体チップ１１を接着剤で
接着し、その半導体チップ１１のポンディングパッド１
２と外部回路基板１３の導電パターン１４とをワイヤ１
６で接着し、凹部５５内の半導体チップ１１及びその周
辺の導電パターン１４の一部を硬化した封止用樹脂１７
で封止し、半導体チップＩＩを外部回路基板１３に実装
したものである。
この実施例では、封止用樹脂１７が粗面に形成された非
導電面３３ａと凹部５５とで抜は止めされ、封止用樹脂
１７の剥離を確実に阻止せんとしたものである。なお、
凹部５５をアリ溝状としてもよいことはいうまでもない
。
［発明の効果］ この発明は以上説明したように、外部回路基板の導電パ
ターンの非導電面にチップ面積より大きい凹部を形成し
、該凹部の底面に半導体チップを接着剤で接着するか、
前記非導電面のチップ接着領域以外の領域に凹部を形成
し、チップ接着領域に半導体チップを接着剤で接着する
か、前記非導電画のチップ接着領域にチップ面積より大
きい凹部を形成すると共にチップ接着領域以外の領域に
凹部を、形成し、チップ接着領域の凹部に半導体チップ
を接着剤で接着するか、前記導電パターンの非導電を粗
面に形成し、その粗面のチップ接着領域に半導体チップ
を接着するか、前記非導電面にチップ面積より大きい凹
部を形成し、その非導電面を凹部底面のチップ取付面を
残して粗面に形成し、凹部底面のチップ取付面一に半導
体チップを接着剤で接着するようにし、半導体チップの
凸状電極と外部回路基板の導電パターンとをワイヤで接
続し、半導体チップとその周辺の導電パターンの一部を
硬化した封止用樹脂で封止したので、半導体チップが実
装された外部回路基板が半導体チップ自体の発熱或いは
外部からの熱又は応力によって反り、硬化した封止用樹
脂が外部回路基板の非導電面から剥離しようとしても、
封止用樹脂の凹部にある部分或いは非導電面の粗面に位
置する部分よって抜は止めされることとなり、封止用樹
脂が外部回路基板から剥離することが阻止され、耐久性
のある半導体装置の実装構造が得られるという効果があ
る。また、前記凹部をアリ溝状にすれば、封止用樹脂の
剥離阻止がより一層促進され、耐久性が向上する。
【図面の簡単な説明】
第１図はこの発明の第１の実施例を示す断面図、第２図
は同実施例の樹脂封止前の平面図、第３図はこの発明の
第２実施例を示す断面図、第４図は同実施例の樹脂封止
前の平面図、第５図はこの発明の第３実施例を示す断面
図、第６図は同実施例の樹脂封止前の平面図、ｔｓ７図
はこの発明の第４実施例を示す断面図、第８図は同実施
例の樹脂封止前の平面図、第９図はこの発明の第５実施
例を示す断面図、第１Ｏ図はこの発明の第６実施例を示
す断面図、第１１図は従来の半導体装置の実装構造を示
す断面図である。 １１・・・半導体チップ、１２・・・ポンディングパッ
ド（凸状電極）、１３・・・外部回路基板、１３ａ・・
・非導電面、１４・・・導電パターン、１５・・・アリ
溝状の凹部、１Ｂ・・・ワイヤ、１７・・・封止用樹脂
。

Claims (8)

    【特許請求の範囲】
  1. （１）外部回路基板の導電パターンで囲まれた非導電面
    にチップ面積より大きい凹部を形成し、該凹部の底面に
    半導体チップを接着剤で接着し、該半導体チップの凸状
    電極と外部回路基板の導電パターンとをワイヤで接続し
    、前記凹部内の半導体チップ及びその周辺の導電パター
    ンの一部を封止用樹脂で封止してなることを特徴とする
    半導体装置の実装構造。
  2. （２）前記凹部がアリ溝状であることを特徴とする請求
    項１記載の半導体装置の実装構造。
  3. （３）外部回路基板の非導電面のチップ接着領域以外の
    領域に凹部を形成し、前記チップ接着領域に半導体チッ
    プを接着剤で接着し、該半導体チップの凸状電極と外部
    回路基板の導電パターンとをワイヤで接続し、前記半導
    体チップ、前記凹部及びそれらの周辺の導電パターンの
    一部を封止用樹脂で封止してなることを特徴とする半導
    体装置の実装構造。
  4. （４）前記凹部がアリ溝状であることを特徴とする請求
    項３記載の半導体装置の実装構造。
  5. （５）外部回路基板の非導電面のチップ接着領域にチッ
    プ面積より大きい凹部を形成し、チップ接着領域にも凹
    部を形成し、該チップ接着領域の凹部の底面に半導体チ
    ップを接着剤で接着し、該半導体チップの凸状電極と外
    部回路基板の導電パターンとをワイヤで接続し、前記半
    導体チップ、二つの凹部及びそれらの周辺の導電パター
    ンの一部を封止用樹脂で封止してなることを特徴とする
    半導体装置の実装構造。
  6. （６）前記凹部がアリ溝状であることを特徴とする請求
    項５記載の半導体装置の実装構造。
  7. （７）外部回路基板の導電パターンで囲まれた非導電面
    を粗面に形成し、該非導電面のチップ接着領域に半導体
    チップを接着剤で接着し、該半導体チップの凸状電極と
    外部回路基板の導電パターンとをワイヤで接続し、前記
    半導体チップ及びその周辺の導電パターンこの一部を封
    止用樹脂で封止してなることを特徴とする半導体装置の
    実装構造。
  8. （８）外部回路基板の導電パターンで囲まれた非導電面
    にチップ面積より大きい凹部を形成し、前記非導電面を
    前記凹部底面のチップ取付面を残して粗面に形成し、前
    記凹部底面のチップ取付面に半導体チップを接着剤で接
    着し、該半導体チップの凸状電極と外部回路基板の導電
    パターンとをワイヤで接続し、前記凹部内の半導体チッ
    プ及びその周辺の導電パターンの一部を封止用樹脂で封
    止してなることを特徴とする半導体装置の実装構造。
JP7867390A 1990-03-29 1990-03-29 半導体装置 Expired - Lifetime JP2890635B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7867390A JP2890635B2 (ja) 1990-03-29 1990-03-29 半導体装置
KR1019910004443A KR910017598A (ko) 1990-03-29 1991-03-21 반도체 장치의 실장 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7867390A JP2890635B2 (ja) 1990-03-29 1990-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH03280452A true JPH03280452A (ja) 1991-12-11
JP2890635B2 JP2890635B2 (ja) 1999-05-17

Family

ID=13668386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7867390A Expired - Lifetime JP2890635B2 (ja) 1990-03-29 1990-03-29 半導体装置

Country Status (2)

Country Link
JP (1) JP2890635B2 (ja)
KR (1) KR910017598A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291792A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体装置
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2008192413A (ja) * 2007-02-02 2008-08-21 Nec Tokin Corp 保護回路モジュール
WO2011145202A1 (ja) * 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
JP2016083009A (ja) * 2014-10-23 2016-05-19 オリンパス株式会社 実装構造体、撮像モジュールおよび内視鏡装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291792A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体装置
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP4590961B2 (ja) * 2004-07-20 2010-12-01 株式会社デンソー 電子装置
JP2008192413A (ja) * 2007-02-02 2008-08-21 Nec Tokin Corp 保護回路モジュール
WO2011145202A1 (ja) * 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
US8436461B2 (en) 2010-05-21 2013-05-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JPWO2011145202A1 (ja) * 2010-05-21 2013-07-22 トヨタ自動車株式会社 半導体装置
JP5321601B2 (ja) * 2010-05-21 2013-10-23 トヨタ自動車株式会社 半導体装置
JP2016083009A (ja) * 2014-10-23 2016-05-19 オリンパス株式会社 実装構造体、撮像モジュールおよび内視鏡装置

Also Published As

Publication number Publication date
JP2890635B2 (ja) 1999-05-17
KR910017598A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
JPH0394459A (ja) 半導体装置およびその製造方法
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JPH10321666A (ja) フリップチップ実装型半導体素子の樹脂封止構造
JPH03280452A (ja) 半導体装置
JPH08111493A (ja) 半導体装置
JPH1197569A (ja) 半導体パッケージ
JPH02144946A (ja) 半導体装置
JP3382316B2 (ja) 半導体実装構造及び半導体実装方法
JP2596387B2 (ja) 樹脂封止型半導体装置
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPS62202544A (ja) 半導体装置
JPS5848932A (ja) 半導体装置の製法
JP3738527B2 (ja) 半導体部品及びその製造方法
JPH01161840A (ja) フレキシブルプリント配線板
JPH0366150A (ja) 半導体集積回路装置
JPH01209733A (ja) 半導体装置
JPH027469Y2 (ja)
JPH03203358A (ja) 電子部品搭載用基板
JPH05166967A (ja) 半導体装置
JPH08306744A (ja) 電子部品
JPH01181553A (ja) サイドブレーズ型セラミック基板
JP2001057403A (ja) 樹脂封止型半導体装置及びこれに用いられる基材
JPS61296743A (ja) チツプキヤリア
JPH01206653A (ja) 半導体装置
JPH01304738A (ja) 半導体装置のパッケージ構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12