JP2004531071A - 小型増幅器および信号処理装置を製造する方法 - Google Patents

小型増幅器および信号処理装置を製造する方法 Download PDF

Info

Publication number
JP2004531071A
JP2004531071A JP2003505998A JP2003505998A JP2004531071A JP 2004531071 A JP2004531071 A JP 2004531071A JP 2003505998 A JP2003505998 A JP 2003505998A JP 2003505998 A JP2003505998 A JP 2003505998A JP 2004531071 A JP2004531071 A JP 2004531071A
Authority
JP
Japan
Prior art keywords
amplifier
wafer
layer
coating
singulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003505998A
Other languages
English (en)
Other versions
JP4276535B2 (ja
Inventor
イェルゲン スキンデーイ
アンデルス エリック ペテルセン
Original Assignee
オティコン アクティーセルスカプ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オティコン アクティーセルスカプ filed Critical オティコン アクティーセルスカプ
Publication of JP2004531071A publication Critical patent/JP2004531071A/ja
Application granted granted Critical
Publication of JP4276535B2 publication Critical patent/JP4276535B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本発明は、小型増幅器および信号処理装置を製造する方法に関する。該方法は：各回路が多くのＩ／Ｏ接続点を有する、個別の集積回路のアレイをウェーハの側面に作り；該集積回路のＩ／Ｏ接続点の再配置のために、各集積回路に多くのはんだ接続パッドを供給し；保護コーティングで、はんだ接続パッドを有するウェーハの側面をコーティングし、およびはんだ接続パッドと電気的接触を供給するために、該コーティングに貫通開口部を生じ；該コーティングに電気コンポーネントを施し、および該コーティング物質の開口部を通して、はんだ接続パッドとの電気的接触を得；ウェーハから個別の増幅器を単独化し、および増幅器の端部および可能性のある保護されない側面の光保護を確保するステップを含む。
【選択図】図１

Description

【技術分野】
【０００１】
集積回路（ＩＣ）は、数多くの電子機器に使用される。そのような装置の一例は補聴器であり、集積回路が信号処理および増幅のために使用される。本発明は、これらが小型である必要があるため、補聴器と特に関係があるが、本発明は、迅速な信号処理が必要とされる、あらゆる小型電子機器にも関連する。
【０００２】
集積回路は、大型シリコン・ウェーハに製造され、および通常は該ＩＣの端部に沿った接続パッドからワイヤ接合することにより、印刷回路基板（ＰＣＢ）に接続される前にそれらは単独化される。
【０００３】
近年、再配置層がＩＣの表面に施され、および一面に並んだソルダ・バンプ（ボール・グリッド・アレイすなわちＢＧＡ）が表面の再配置層に取り付けられる、新しい処理が開発されている。これらの処理は、ウェーハ・レベルで実行されてもよく、その後単独化が、場合によっては保護目的でカプセル化が続く。単独化の後、チップは反転され、ＰＣＢに配置され、および加熱によってＢＧＡを通して回路基板に取り付けられてもよい。それによって、ワイヤ接合は省略されうる。また、積み重ねられたコンポーネントの間に接続を得るために、ＢＧＡを用いてチップの片側または両側に様々なＩＣコンポーネントを積み重ねることも知られている。
【背景技術】
【０００４】
通常ＩＣは印刷回路基板に載せられ、および入出力信号との接触を得、さらには回路基板上の回路を通して電気コンポーネントとも接触する。回路基板は場所をとり、さらにＩＣを基板上の回路に接続するために用いられる処理は、すべてに誤りがあってはならない複数のステップを必要とする。前述されたＢＧＡを用いた直接接続などの安全な方法が開発されているが、また長い処理時間が必要である。さらに、特に補聴器や類似の電子機器においては、大きな印刷回路基板は大きな問題である。米国特許第５５６３０８４号において、３次元集積回路を作る方法が開示されている。少なくとも１層において、少なくとも１の表面にそれぞれ、第一および第二の基板に装置が備えられる。補助基板は基板の１の表面に接続され、それはその反対の表面から厚みを減らされる。そこに該装置を伴う補助層は個別にチップに分割され、それは機能していることが分かった後に、第一の基板の１の表面上に隣り合わせで配列され、および載せられる。電気的接続が、載せられたチップの装置と、第一の基板における装置との間に形成される。本書類は、ウェーハ・レベルの処理での個別のダイスを保護する方法を開示しない。
【０００５】
米国特許第６２３５１４１号は、集積光学サブシステムの大量製造方法を開示する。本発明は、ウェーハにおけるダイスと単一のダイスとの揃え、およびそれに続く該ウェーハと単一のダイスとの接合に関する。これに続き、少なくとも１の光学素子を含む接合された対のダイスを形成するために、該ダイスはさいの目に切断される。本文書は、ウェーハ・レベル処理における個別のダイスを保護する方法を開示しない。
【０００６】
米国特許第６１７７２９５号は、２のガラス板の間に、第一の側面に半導体素子を持つウェーハをはさむことによって、個別の半導体装置を形成する方法を開示する。該装置は、ソーイングによってさいの目に切断される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＩＣを含む信号処理装置を製造する方法を供給することであり、それは迅速で誤りに強く、および回路基板を基礎とする必要なく、使用の準備ができている。次に、信号処理装置は増幅器と称されるが、あらゆる種類の信号処理が該装置において起こってもよい。
【課題を解決するための手段】
【０００８】
該目的は、以下のステップを用いて、小型増幅器および信号処理装置を製造することによって、請求項１に記載の方法で達成される：
‐各回路が、多くのＩ／Ｏ接続点を有する、集積回路のアレイをウェーハの１の側面に作り、
‐該集積回路のＩ／Ｏ接続の再配置のために、各集積回路に多くのはんだ接続パッドを供給し、
‐該はんだ接続パッドを有するウェーハの１の側面または複数の側面を保護物質でコーティングし、および該はんだ接続パッドとの電気的接触を供給するために、該コーティングに貫通開口部を生じ、
‐電気コンポーネントを該コーティングに施し、および該コーティング物質の開口部を通してはんだ接続パッドとの電気的接触を得、
‐ウェーハの厚みを通して各増幅器の端部に沿って溝を供給することによって、ウェーハから個別の増幅器を単独化し、および
‐個別の増幅器がキャリア層に固定されたままでいる間に、増幅器の端部および可能性のある保護されない側面の保護を確保する
ステップである。
【０００９】
個別の増幅器がウェーハ全体から単独化され、および端部ならびに可能性のある保護されない側面の保護が確保されると、増幅器は補聴器または同様の装置において使用される準備ができる。ＩＣをＰＣＢに載せる必要がないのは、増幅器から出力信号を生成するために必要とされるさらなる電子コンポーネントが、ウェーハからの単独化の前に、各増幅器の表面または複数の表面に載っているからである。単独化のための溝の形成は、あらゆる公知の方法、例えばソーイングによって生じてもよい。ワイヤは、入出力信号のため、および電流供給のために、はんだ接続パッドに直接ハンダ付けされてもよい。請求項１に記載の方法が、時間がかからず、生じる誤りも少ないのは、確立されなければならない電気接続の数が低減するからである。さらに、単独化後の個別の増幅器の取り扱いが避けられるのは、単独化および光ならびに環境保護のためのコーティングが、それらが機能することになっている器具に搭載する前に増幅器が受ける最後の処理だからである。
【００１０】
該方法のさらなる実施態様において、以下のステップが実行される：
‐該ウェーハの第一の側面をポリマー物質に埋め込み、
‐該ポリマー物質にキャリア層を供給し、ならびに各増幅器が該ポリマー物質へと埋め込まれ、ならびに該キャリアへと取り付けられたままになるようにポリマー物質を硬化させ、
‐該ウェーハの前記第一の側面と反対の側面から増幅器を単独化する
ステップである。
コンポーネントがウェーハの第一の側面に載せられる場合、それらは単独化中保護されなければならず、およびこれはコンポーネントをポリマー物質に埋め込むことによって実行され、それは弾性層へと硬化し、そこから後に増幅器がはがされてもよい。第一の側面にコンポーネントが存在しない場合、ポリマー物質は第一に接着剤として機能し、それはウェーハをキャリア層に保持する。ポリマー物質は、ソーイング・グルーとしても知られている。
【００１１】
取り扱うために、キャリア層、好ましくは剛体層がポリマー物質に供給され、実質的にウェーハは、ポリマー物質によってキャリア層に接着される。コンポーネントがウェーハの第一の側面にのみ存在する場合、ウェーハはこの段階で、よく知られたバック・ラビング法を用いて薄くされてもよい。その効果は、剛体であるキャリア層が、この操作中にウェーハの取り扱いおよび保持を容易にすることである。しかしながら、チップが最終的な厚みを有する場合、バック・ラビングは行われない。
【００１２】
増幅器の単独化の後、それらはその後の操作のためにキャリア層に取り付けられるが、それらは容易にはがされる。
【００１３】
本発明の実施態様において、増幅器の単独化は、各増幅器の端部に沿って供給されるウェーハの厚みを通したＶ型溝によって達成される。従来ののこぎりは容易にＶ型溝を供給し、好ましくは丸のこである。しかしエッチング技術あるいはレーザー切断など、他の代替例が公知である。溝のＶ型は、増幅器の側面の端部のその後のコーティングを容易にする。
【００１４】
ある実施態様において、増幅器の端部ならびに可能性のある保護されない側面の保護は、増幅器に保護層を施すことによって達成される。個別の増幅器はキャリア層に取り付けられるので、ウェーハ全体の増幅器すべては同時に処理されてもよく、および均一の保護層が達成されてもよい。保護層は、増幅器のＩＣを光や他の有害な環境的影響から保護する。この精巧な処理中の、増幅器の個別の取り扱いは避けられる。
【００１５】
好ましくは、保護層は、増幅器の金属化によって供給される。電気コンポーネントもウェーハの背面に取り付けられる場合には、金属化層は、増幅器の端部を覆うだけであろう。金属化層の使用は、大変密度の高い、耐久性のある保護層を生じる。
【００１６】
本発明のさらなる実施態様において、２またはそれ以上のキャリアおよび／または情報層が、単独化の前に、ウェーハの第一の側面に施される。単独化は、ウェーハの前記第一の側面の反対の側面から実行され、少なくとも１の情報層が各増幅器の端部に沿って切断され、および個別の増幅器が少なくとも１の切断されていないキャリア層に保持される。切断されている情報層は、個別の増幅器とともに留まる。切断されていないキャリア層は、さらなる取り扱いおよび処理のために、ウェーハ全体の増幅器をまとめるように機能する。さらなる処理の後、個別の増幅器がキャリア層からはがされてもよい。増幅器とともにある情報層は、好ましくは印刷ラベルであり、キャリア層は、キャリア板に取り付けられたシート材またはソーイング・グルーを含んでもよい。
【００１７】
電気コンポーネントがウェーハの第一の側面に存在する場合には、キャリアおよび／または情報層が施される前に平坦な表面を作り出すために、コンポーネント間の空間は、適切な充填材で充填される。
【００１８】
好ましくは、切断された情報層は光を防ぎ、および各増幅器の同一性に関する情報を搬送する。
【００１９】
好ましくは、増幅器を搬送するキャリア層は弾性層であり、および前記層は、個別の増幅器の端部をコーティングする前に伸ばされる。この伸長動作により、個別の増幅器の間の空間が増やされ、増幅器の端部のコーティングのためにより多くの空間が与えられる。
【００２０】
ある実施態様において、端部のための保護層は、溝を流動性の、または半流動性の物質で埋めることによって、該物質を硬化させることによって、隣接する増幅器の間に溝を供給して、硬化した物質を、各増幅器の端部に取り付けたままにすることによって供給される。この実施態様は、増幅器のすべての端部に、平坦で密度の高い保護層を供給する。
【００２１】
本発明に従った方法は、増幅器を製造するために使用されてもよく、はんだ接続パッドおよび電気コンポーネントがウェーハの両方の側面に供給され、および集積回路のＩ／Ｏ接続に、ウェーハの反対の側面にはんだ接続との接触を得させるために、ウェーハの貫通開口部が使用される。貫通開口部は、集積回路の外側の領域に供給されなければならないが、同時にそのような開口部は、各単一の増幅器の周辺および／または縁に配置される。
【発明を実施するための最良の形態】
【００２２】
図１に記載の増幅器は、集積回路５およびレジスタ、キャパシタ、またはコイル（１のコンポーネントのみが図示されている）など、多くの他の電子コンポーネントを含む。集積回路５は、アリミナ・セラミックなどの基板１８、またはｐｃｂに載せられ、および基板１８に結合される。基板１８は、ＩＣ５の接続点が、基板１８の反対の側面における印刷リードと接触を得るように、バイアス（図示されていない）を有する。基板１８において、他の電子コンポーネント２が表面に載せられており、印刷リードとの、およびバイアスを通してＩＣ５への接触を得るためにハンダ付けされる。また、ソルダ・バンプ１９は増幅器５の入力、出力および電力供給のために供給される。チップコート２０は、保護の目的で、チップ５の上部および側面に配置される。
【００２３】
図２において、上側に多くの集積回路を有するウェーハ５の断面が図示されている。集積回路は、通常通り２次元アレイで配列されており、図２においては、ウェーハの集積回路のうち３が図示されている。集積回路の上には結合パッド（図示されていない）が供給され、再配置層６を通して、結合パッドはソルダ・バンプ７と接触を得る。再配置層の下の集積回路は、光や、他の有害な環境的影響から保護されなければならない。これをするために、再配置層６の上に保護層９が供給される。保護層は、ソルダ・バンプ７の上に開口部を有し、該穴を適切なハンダ材８で埋めることによって、ソルダ・バンプ７への接続が開口部を通して達成される。保護層は、最小要件として、光からＩＣを保護しなければならない。
【００２４】
ソルダ・バンプ７の上の保護層およびはんだ材８が確立されると、電子コンポーネント２はウェーハの各集積回路に配置される。コンポーネントの端子への接続は加熱を通して確立され、それによってハンダ材が溶ける。さらに、入力、出力および電流供給のためのはんだ点（図示されていない）が、ウェーハの各ＩＣに供給される。
【００２５】
図３は、単独化の後、および保護層１０が施された後の、図２に記載の３の増幅器を示す。単独化の前に、ウェーハの上部に示されたコンポーネント２は、ポリマー物質１１、例えばはがせるはんだマスクに埋め込まれる。ポリマー物質１１の上部にはキャリア層１２が施される。ポリマー物質は硬化または凝固させられ、それはウェーハとキャリア層１２との間に固い結合を作り出す。増幅器はここで単独化されるが、キャリア層１２のそれらの位置にとどまる。好ましくは、剛体のキャリア層１２が選択される。この技術は、ウェーハの上部側面にコンポーネントが載せられていない場合にも使用されてよい。この場合、ポリマー物質１１は、単独化の間、および単独化の後、キャリア層１２に増幅器を保持するためにのみ機能する。
【００２６】
この単独化は、あらゆる公知の方法で実施されてもよく、および本発明に従って、Ｖ型の形状を有するブレードを持つ丸のこが使用される。それによってＶ型溝１３は、個別の増幅器の間に作られる。Ｖ型溝は、好ましくは、集積回路を有する側面とは反対の側面から単独化が起こるときに採用される。
【００２７】
図３に示された増幅器は、集積回路を有する側面とは反対の側面に載せられたコンポーネントを有してもよい。この場合、この側面は再配置層、および集積回路の上部に供給された層に対応する光保護層を有する。ウェーハを通した接続も、反対の側面にある再配置層と集積回路との間の接続を可能にするために供給されなければならない。コンポーネントが、両方の側面に載せられている場合、光保護層１０は個別の増幅器の端部にのみ施される。
【００２８】
単独化の後、ウェーハのすべての増幅器を有するキャリア層１２全体が、光保護層１０を施すためにワークステーションに与えられる。この層は、好ましくは金属層であるが、他の種類の層も可能である。光保護層が施されると、個別の増幅器はキャリア層１２からはがされてもよく、ポリマー物質１２はキャリア層１２に接着したまま残される。光保護層は、溝の底にある隣接する増幅器を相互接続するが、この層は薄いので、増幅器がキャリア層をはがされるときに壊れる。
【００２９】
図４および５に示された本発明の別の実施態様において、ウェーハの単独化は、情報層１４およびキャリア層１５を施した後に達成される。単独化の間、情報層１４は切断される一方で、キャリア層は変わらないままである。単独化が、集積回路を有するウェーハの側面から生じる場合、Ｖ型溝は、前の実施例（図３を参照）のように使用されることはできないが、まっすぐな溝が図５に示されたように使用されなければならない。これは、集積回路が、その間の最小の空間でウェーハに作られるからである。しかしながら、単独化が集積回路の側面とは反対の側面から生じる場合、Ｖ型溝は単独化のために使用されてもよい。
【００３０】
単独化された増幅器は、図５に示されたような保護層１７によって端部１８において処理される。図４および５において、電気コンポーネントは、情報ならびにキャリア層１４，１５が施される側面には示されていないが、コンポーネントが存在してもよく、この場合、充填材がコンポーネントの間に導入される。該充填材は、情報ならびにキャリア層１４，１５が施されてもよい、均一で平坦な表面を供給するために使用される。該充填材は好ましくは、流体または半流体の状態で施されてもよく、およびそれは情報ならびにキャリア層１４，１５を施す前に硬化させられるポリマーである。情報層１４は、層１４が図４および５に示されたように、ウェーハの表面に直接施される場合、光、および環境から保護されなければならない。それによって、ウェーハの必要な保護が供給される。情報層１４は好ましくは、予め印刷されたラベルであり、それは各増幅器を識別する情報を搬送する。
【００３１】
キャリア層１５は、あらゆる密着性の物質でもよく、それはその後の処理のために、単独化された増幅器をまとめておく。剛体板が使用されてもよく、この場合、キャリア層１５と情報層１４との間に接着剤が導入されなければならない。１の実施態様において、キャリア層１５は、増幅器が接着される柔軟性のシートである。そのような柔軟性シートはある程度伸ばされてもよく、またこれは光保護層１７を増幅器の端部１８に施すために、個別の増幅器の間により多くの空間１６を供給する。
【００３２】
図３に記載の実施態様のキャリア層１２、および図４に記載のキャリア層１５は異なって見えるかもしれないが、実際には、それら同じ総体的な目的、すなわち単独化の間、および増幅器の端部に光保護コーティングを施すなど、その後の処理の間、ウエーハの増幅器のすべてを一緒に取り付け、およびまとめておくために供する。
【００３３】
図６に記載の実施態様において、保護および単独化のプロセスにおける４のステップ、ａ，ｂ，ｃ，およびｄが示されている。ａにおいては、ウェーハ２０がラベル２１を与えられ、およびソーイング・グルー２２でラベル側に固定される。これに続き、個別の増幅器２５は、標準のソーイング技術を用いるが、ラベル２１も切断されるように単独化される。
【００３４】
これは、すべての増幅器２５の間に溝２４を作り出し、およびそれらはソーイング・グルー２２への接着により、正しい位置に維持される。溝２４の幅は使用されるのこ刃の幅に対応する。これは、ｂに示されている。ｃにおいては、増幅器２５の間の溝２４が、どのように光保護物質２３で充填されるかを示す。物質２３は、流体または半流体の状態で溝に入れられ、その後硬化または凝固する。ｄに示されている最後の処理ステップにおいて、溝は再度切開されるが、このときは、より小さい幅ののこぎりを用いる。これは、増幅器２５の間に新しい溝２６を供給し、同時に、各増幅器２５の端部に、光保護物質２３を残す。個別の増幅器はここでソーイング・グルーをはがすことができ、ここで装置における使用の準備ができる。前面は、前に説明されたように（図６には示されていない）、コンポーネントおよびソルダ・バンプを備え、および光保護層を有し、背面は光保護ラベル２１を備え、および側面または端部は光保護物質２３で覆われる。すべてのプロセスは、ウェーハ・レベルで起こっている。
【図面の簡単な説明】
【００３５】
【図１】従来技術に従った増幅器の断面図である。
【図２】単独化の前の、本発明の第一の実施態様に従った増幅器の断面図である。
【図３】単独化のために準備されている第一の実施態様に従った増幅器の断面図である。
【図４】単独化のため準備されている本発明の第二の実施態様に従った増幅器の断面図である。
【図５】単独化の後の図４に記載の増幅器の断面図である。
【図６】本発明のさらなる実施態様に従った保護および単独化の４ステップを表示する。

Claims (12)

  1. 小型増幅器および信号処理装置を製造する方法であって：
    ‐各回路が多くのＩ／Ｏ接続点を有する、個別の集積回路のアレイをウェーハ（５）の側面に作り；
    ‐該集積回路の該Ｉ／Ｏ接続点の再配置のために、各集積回路において多くのはんだ接続パッド（７）を供給し；
    ‐保護材（９）のコーティングで、該はんだ接続パッド（７）を有する該ウェーハの該側面をコーティングし、および該はんだ接続パッド（７）と電気的接触を供給するために、該コーティングにおいて貫通開口部（８）を生じ；
    ‐該コーティングに電気コンポーネント（２）を施し、および該コーティング材（９）の、該開口部（８）を通した該はんだ接続パッド（７）との電気的接触を得；
    ‐該ウェーハ（５）をキャリア層に固定し、
    ‐該ウェーハの厚みを通して各増幅器の端部に沿って溝を供給することによって、該ウェーハ（５）から該個別の増幅器を単独化し、および
    ‐該個別の増幅器が該キャリア層に固定されたままになっている間に、該増幅器の端部に保護を確保する
    ステップを含む方法。
  2. 以下のステップ、すなわち：
    ‐ポリマー物質（１１）に、該ウェーハ（５）の第一の側面を埋め込み；
    ‐各増幅器が、該ポリマー物質（１１）に埋め込まれたままになり、および該キャリア層（１２）に取り付けられるように、該ポリマー物質（１１）へと該キャリア層（１２）を供給し、かつ該ポリマー物質（１１）を硬化し；
    ‐該ウェーハの前記第一の側面の反対の側面から、該増幅器を単独化する
    ステップが実行されることを特徴とする、請求項１に記載の方法。
  3. 該増幅器の単独化は、各増幅器の端部に沿って供給される該ウェーハ（５）の厚みを通したｖ型溝（１３）によって達成されることを特徴とする、請求項２または３に記載の方法。
  4. 該増幅器の該端部および可能性のある保護されない側面の保護は、該増幅器へ保護層（１０）を施すことによって達成されることを特徴とする、請求項２または３に記載の方法。
  5. 該保護層（１０）は、該増幅器の金属化によって供給されることを特徴とする、請求項４に記載の方法。
  6. ２またはそれ以上のキャリアおよび／または情報層（１４；１５）は、単独化の前に該ウェーハ（５）の第一の側面に施され、および単独化は、該ウェーハの厚みを通して溝を供給することによって、前記第一の側面の反対の側面から実行され、および少なくとも１の情報層（１４）が、各増幅器の端部に沿って切断され、および個別の増幅器が、少なくとも１の切断されていないキャリア層（１５）に保持されることを特徴とする、請求項１に記載の方法。
  7. 電気コンポーネントが該増幅器の第一の側面に存在し、および該コンポーネントの間の空間は、該ウェーハ（５）の第一の側面へキャリアおよび／または情報層（１４；１５）を施す前に、平坦な表面を作るために、充填材で充填されることを特徴とする、請求項６に記載の方法。
  8. 切断された情報層（１４）は光を防ぎ、および各増幅器の同一性に関する情報を搬送することを特徴とする、請求項６または７に記載の方法。
  9. 該増幅器を搬送する該キャリア層（１５）は弾性層であり、および前記層（１５）は、該個別の増幅器の端部（１８）をコーティングする前に伸ばされることを特徴とする、請求項８に記載の方法。
  10. 該保護層は：該溝を流体の、または半流体の物質で充填し、該物質を硬化させ、隣接する増幅器の間に溝を供給して、該硬化した物質を各増幅器の端部に取り付けたままにすることによって供給されることを特徴とする、請求項１から４、または６に記載の方法。
  11. 該増幅器は、単独化およびコーティングの後、該キャリア層（１５）をはがされることを特徴とする、請求項９に記載の方法。
  12. 該はんだ接続パッド（８）および電気コンポーネント（２）は、該ウェーハ（５）の両方の側面に供給され、および貫通開口部は、該ウェーハ（５）の反対の側面にはんだ接続との接触を得るために、該集積回路のＩ／Ｏ接続を可能にするために使用されることを特徴とする、請求項１から１２のいずれかに記載の方法。
JP2003505998A 2001-06-16 2002-06-14 信号処理装置を製造する方法 Expired - Lifetime JP4276535B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DKPA200100942 2001-06-16
PCT/DK2002/000402 WO2002103784A1 (en) 2001-06-16 2002-06-14 Method for producing miniature amplifier and signal processing unit

Publications (2)

Publication Number Publication Date
JP2004531071A true JP2004531071A (ja) 2004-10-07
JP4276535B2 JP4276535B2 (ja) 2009-06-10

Family

ID=8160567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003505998A Expired - Lifetime JP4276535B2 (ja) 2001-06-16 2002-06-14 信号処理装置を製造する方法

Country Status (5)

Country Link
US (1) US7011985B2 (ja)
EP (1) EP1402572B1 (ja)
JP (1) JP4276535B2 (ja)
DK (1) DK1402572T3 (ja)
WO (1) WO2002103784A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK1402572T3 (en) * 2001-06-16 2014-03-17 Oticon As A method of manufacturing a miniature amplifier and signal processing unit
DE10253163B4 (de) 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102007030284B4 (de) * 2007-06-29 2009-12-31 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
DE102007035902A1 (de) * 2007-07-31 2009-02-05 Siemens Ag Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
US9064881B2 (en) 2010-11-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting flip-chip package using pre-applied fillet

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3609692B2 (ja) * 2000-05-24 2005-01-12 松下電器産業株式会社 高周波信号増幅装置およびその製造方法
DK1402572T3 (en) * 2001-06-16 2014-03-17 Oticon As A method of manufacturing a miniature amplifier and signal processing unit

Also Published As

Publication number Publication date
US7011985B2 (en) 2006-03-14
DK1402572T3 (en) 2014-03-17
US20040235218A1 (en) 2004-11-25
EP1402572A1 (en) 2004-03-31
WO2002103784A1 (en) 2002-12-27
EP1402572B1 (en) 2013-12-18
JP4276535B2 (ja) 2009-06-10

Similar Documents

Publication Publication Date Title
US7943422B2 (en) Wafer level pre-packaged flip chip
KR100517075B1 (ko) 반도체 소자 제조 방법
US8533941B2 (en) Method of bonding two structures together with an adhesive line of controlled thickness
JP5161732B2 (ja) 半導体装置の製造方法
JP2003234359A (ja) 半導体装置の製造方法
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
KR20080089311A (ko) Ｗｌｐ용 다이 수용 스루홀 및 양 표면 위에 이중 사이드빌드업층들을 갖는 반도체 디바이스 패키지 및 그 방법
JP2003031524A (ja) 半導体装置およびその製造方法
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
TW200908249A (en) Structure of semiconductor device package and the method of the same
CN102844861A (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
JP2008130704A (ja) 半導体装置の製造方法
US7214566B1 (en) Semiconductor device package and method
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP4276535B2 (ja) 信号処理装置を製造する方法
US20050196901A1 (en) Device mounting method and device transport apparatus
US20060099735A1 (en) Method for wafer level stack die placement
TWI578452B (zh) 積體電路封裝及其製造方法
TW202203417A (zh) 半導體裝置及半導體裝置的製造方法
JP3618330B2 (ja) 半導体装置及びその製造方法
JPWO2018043008A1 (ja) 半導体装置の製造方法
US20080029865A1 (en) Electronic Device and Method For Producing the Same
US6867065B2 (en) Method of making a microelectronic assembly
JP2004356649A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090306

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4