CN1323431C - 半导体制造设备和半导体器件的制造方法 - Google Patents

半导体制造设备和半导体器件的制造方法 Download PDF

Info

Publication number
CN1323431C
CN1323431C CNB200410029644XA CN200410029644A CN1323431C CN 1323431 C CN1323431 C CN 1323431C CN B200410029644X A CNB200410029644X A CN B200410029644XA CN 200410029644 A CN200410029644 A CN 200410029644A CN 1323431 C CN1323431 C CN 1323431C
Authority
CN
China
Prior art keywords
semiconductor wafer
adherence band
semiconductor
peeling
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410029644XA
Other languages
English (en)
Other versions
CN1532900A (zh
Inventor
黑泽哲也
田久真也
持田欣也
渡边健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Lintec Corp
Kioxia Corp
Original Assignee
Toshiba Corp
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Lintec Corp filed Critical Toshiba Corp
Publication of CN1532900A publication Critical patent/CN1532900A/zh
Application granted granted Critical
Publication of CN1323431C publication Critical patent/CN1323431C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/10—Sound-deadening devices embodied in machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means

Abstract

本发明提供一种减少半导体芯片断裂、崩屑等不良，制造高品质半导体器件，并且抑制制造成品率低下的具有粘着性带剥离机构的半导体制造设备和半导体器件的制造方法。具备剥离机构，该剥离机构被保持台3支撑，用在粘着性带24的剥离方向至少分为至少2个吸附区的多孔质材料吸附固定粘着性带的所述半导体晶片一侧，剥离粘贴在分成小片后的半导体晶片上的粘着性带24。对半导体晶片的每个半导体芯片1的背面粘贴粘合剂层。通过所述多孔质材料吸附固定半导体晶片，控制2系统以上的真空配管系统，在剥离前后一边转换二等分以上的吸附组和真空系统一边剥离粘着性带，从台上剥离一个个半导体芯片。能够制成叠层半导体芯片的叠式MCP制品。

Description

半导体制造设备和半导体器件的制造方法
发明领域
本发明是关于一种半导体制造设备和半导体器件的制造方法，例如是关于具备剥离粘接在半导体晶片上的粘着性带的剥离机构的半导体制造设备和应用该半导体制造设备的半导体器件的制造方法。
背景技术
一般来说，在半导体器件制造工序中，器件形成结束后的半导体晶片，采用沿着划线或晶片分割线加以分离，使其分成小片的办法，形成多个半导体芯片。划片工序前后，给半导体晶片粘贴粘着性带，使分成小片后的半导体芯片保持晶片的整体形状。这样分成多个半导体芯片且被粘着性带支撑的半导体晶片，例如，移送使用装片机(参照图9)等的装配工序。从粘着性带上捡起由半导体晶片分开后的各半导体芯片，经过对引线框架或TAB带的安装工序或封装的密封工序，完成半导体器件。
在捡拾这样的一个个半导体芯片之际，把半导体晶片的表面中贴着粘着性带面的反面，贴到粘附于晶片环的另外的粘着性带以后，剥离上述粘着性带，把晶片环装到捡拾装置上，捡拾各个半导体芯片。
图55是从粘着性带101捡拾半导体芯片100时的现有捡拾装置主要构成部分的放大剖面图(专利文献1)。从粘附于晶片环的粘着性带101，剥离并捡起半导体芯片100的场合，从半导体芯片100的背面一侧介以(隔着)粘着性带101伸出(上升)顶杆(针)102，利用粘着性带101的弹性力剥离半导体芯片100。顶杆102配置在上述半导体芯片100的各角部或对应于中央部附近的位置，并将其基部安装在杆座103上。
就从粘着性带101上剥离半导体芯片100的顺序而言，首先，移动固定粘贴了半导体芯片100的粘着性带101的保持台，让作为捡拾对象的半导体芯片100位于顶杆102上边。其次，进行用于判别剥离的半导体芯片100的位置检测、合格品/不合格品的标记检测等，用真空吸引支撑座104的内部，把粘着性带101吸附固定在支撑座104上面。在该状态下，上升安装了顶杆102的杆座103，使顶杆102从支撑座104的上面突出，介以粘着性带101从背面一侧顶起半导体芯片100。被顶起的半导体芯片100，由吸附套爪105吸附，并供给装配工序。
近年来，为了把半导体芯片装到例如薄片状的封装里，迫切要求减薄半导体芯片，通过对半导体晶片背面的研磨、磨削和蚀刻把半导体芯片减薄到100μm以下。
对于半导体芯片厚度如此减薄到100μm以下时的上述断裂问题，将参照图56和图57，更详细地说明。
如上述那样，半导体芯片的厚度非常之薄时，即使从粘着性带101剥离半导体芯片100的外缘部(特别是角部)，也由于剥离粘着性带101的速度比顶杆102的上升速度慢，所以如图56(a)所示，剥离前，半导体芯片100呈凹状翘曲，从而如图56(b)所示，最终导致断裂。并且，如图57(a)所示，在介以粘着性带101的状态，用顶杆102顶起半导体芯片100背面侧时，在只有角部被剥离的状态下，有时在半导体芯片100与顶杆102的接触部会产生裂纹，或者如图57(b)所示，顶杆102会穿透，从而导致芯片断裂。如果半导体芯片的厚度为100μm以上的话，则由于与半导体芯片100与粘着性带101的粘着力相比，半导体芯片的强度(厚度方向)更强，这种现象就难以发生。
【专利文献1】
特开2003-17513号公报(图1、图2及其说明段落)
这样，如果减薄半导体芯片的话，半导体芯片的抗折强度就会降低，用现有的粘着性带剥离机构或剥离方法以及用现有的半导体芯片捡拾装置或捡拾方法，不可避免断裂、崩屑等的品质降低和成品率降低，不仅这些机构或装置、方法，而且对于配备这些机构或装置的半导体器件制造设备和半导体器件制造方法也都希望得到改善。
特别是在半导体芯片背面或器件形成面上粘附粘合剂、粘接片或粘接膜时，剥离时的荷重提高，破裂的发生频率增加，其结果导致半导体器件品质降低或成品率降低。
发明内容
本发明就是鉴于这种情况而研发，其目的在于提供一种能够减少半导体芯片断裂、崩屑等不良，制造高品质半导体器件，同时也能抑制制造成品率降低的具有粘着性带剥离机构的半导体制造设备和适合使用该半导体制造设备的叠式MCP(Multi Chip Package：多片封装)制品的半导体器件制造方法。
按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离粘接在由背面上粘贴粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片的器件形成面上的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片。
并且，按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离粘接在整个背面上粘贴粘合剂层并分成小片后的半导体晶片的器件形成面上的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述粘合剂层的切断机构。
并且，按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离粘接在整个背面上粘贴粘合剂层的半导体晶片的器件形成面上的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述半导体晶片并分成小片，并且切断所述粘合剂层的切断机构。
并且，按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离粘接在由器件形成面上粘贴粘合剂层的多个半导体芯片构成并分成小片的半导体晶片的器件形成面上的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片。
并且，按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离介以粘合剂层粘接在半导体晶片的器件形成面上的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有把所述粘合剂层和所述半导体晶片切断成半导体芯片形状的切断机构。
并且，按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离介以粘合剂层形成在分成小片后的半导体晶片的器件形成面上的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述粘合剂层的切断机构。
并且，按照本发明，提供如下的半导体制造设备：
具备剥离机构，剥离半导体晶片的器件形成面上所粘接的粘着性带；
所述剥离机构具有吸附部，利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述半导体晶片并分成小片的切断机构。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离由背面上粘贴粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片上所粘接的粘着性带的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统的吸引路径，吸附固定所述半导体晶片的工序；
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离分成小片并在整个背面上粘贴粘合剂层的半导体晶片上边所粘接的粘着性带的工序，和
剥离所述粘着性带后切断所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统的吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离在整个背面上粘贴粘合剂层的半导体晶片上所粘接的粘着性带的工序，和
剥离所述粘着性带后切断所述半导体晶片和所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统的吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述半导体晶片和所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离在分成小片后的半导体晶片的器件形成面上介以粘合剂层粘贴的粘着性带的工序，和
剥离所述粘着性带后切断所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统的吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离在由器件形成面上各自粘贴粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片上所粘接的粘着性带的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离在器件形成面上粘贴粘合剂层的半导体晶片上所粘接的粘着性带的工序，和
剥离所述粘着性带后切断所述半导体晶片和所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述半导体晶片和所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
并且，按照本发明，提供如下的半导体器件的制造方法：
具备剥离在半导体晶片上所粘接的粘着性带的工序，和
剥离所述粘着性带后切断所述半导体晶片，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述半导体晶片的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
附图说明
图1(a)是本发明第1实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图A-A线部分的剖面图。
图2是表示本发明第1实施例的半导体制造设备概略构成立体图。
图3(a)是图2所示半导体制造设备的剥离机构和捡拾机构中所用的晶片吸附部平面图，(b)是沿(a)的3H-3H线部分的剖面图。
图4是说明图2所示半导体制造设备的晶片吸附部和分成小片后的半导体晶片的位置关系平面图。
图5是说明图2所示半导体制造设备具备的，粘着性带剥离机构的剖面图。
图6是表示说明图2所示半导体制造设备具备的辅助板构成例的剖面图以及其它构成例的剖面图。
图7是说明图2所示半导体制造设备具备的，半导体晶片捡拾机构的剖面图。
图8是说明图2所示半导体制造设备具备的，半导体晶片捡拾机构的另一构成例剖面图。
图9是说明本发明第1实施例的捡拾半导体芯片的装配工序概略立体图。
图10是说明本发明第1实施例的拣选机立体图。
图11是说明本发明第1实施例的倒装焊接机立体图。
图12是说明本发明第1实施例的薄膜粘接结合机立体图。
图13是说明本发明第1实施例的内引线键合机的立体图和剖面图。
图14(a)是本发明第2实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图B-B线部分的剖面图。
图15是说明本发明第2实施例的从剥离工序到捡拾工序的工序剖面图。
图16(a)是本发明第3实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图C-C线部分的剖面图。
图17是说明本发明第3实施例的剥离工序和捡拾工序的工序剖面图。
图18(a)是本发明第4实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图D-D线部分的剖面图。
图19是说明本发明第4实施例的从剥离工序到捡拾工序的工序剖面图。
图20(a)是本发明第5实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图E-E线部分的剖面图。
图21是说明本发明第5实施例的从剥离工序到捡拾工序的工序剖面图。
图22(a)是本发明第6实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图F-F线部分的剖面图。
图23是说明本发明第6实施例的从剥离工序到捡拾工序的工序剖面图。
图24(a)是本发明第7实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图G-G线部分的剖面图。
图25是说明本发明第7实施例的从剥离工序到捡拾工序的工序剖面图。
图26(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的26H-26H线部分的剖面图。
图27(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的27H-27H线部分的剖面图。
图28(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的28H-28H线部分的剖面图。
图29(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的29H-29H线部分的剖面图。
图30(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的30H-30H线部分的剖面图。
图31(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的31H-31H线部分的剖面图。
图32(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的32H-32H线部分的剖面图。
图33(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的33H-33H线部分的剖面图。
图34(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的34H-34H线部分的剖面图。
图35(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的35H-35H线部分的剖面图。
图36(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的36H-36H线部分的剖面图。
图37(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的37H-37H线部分的剖面图。
图38(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的38H-38H线部分的剖面图。
图39(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的39H-39H线部分的剖面图。
图40(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的40H-40H线部分的剖面图。
图41(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的41H-41H线部分的剖面图。
图42(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的42H-42H线部分的剖面图。
图43(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的43H-43H线部分的剖面图。
图44(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的44H-44H线部分的剖面图。
图45(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的45H-45H线部分的剖面图。
图46(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的46H-46H线部分的剖面图。
图47(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的47H-47H线部分的剖面图。
图48(a)是表示与图3所示晶片吸附部的构成例不同的另一构成例平面图，(b)是沿(a)的48H-48H线部分的剖面图。
图49(a)是搭载本发明中使用的半导体晶片的晶片环一例立体图，(b)是沿(a)的立体图J-J线部分的剖面图。
图50(a)是本发明第8实施例中所用的半导体晶片立体图，(b)是沿(a)的立体图K-K线部分的剖面图。
图51是说明本发明第8实施例的粘着性带剥离工序、粘合剂层与低介电常数绝缘膜的切断和熔融工序以及半导体芯片的捡拾工序的工序剖面图。
图52是表示本发明第8实施例的比较例示意图。
图53是表示本发明第8实施例的比较例平面图。
图54是表示本发明第8实施例的效果平面图。
图55是从粘着性带捡拾半导体芯片之际的现有捡拾装置的主要构成部放大图。
图56是说明有关半导体芯片厚度在100μm以下时断裂的半导体芯片剖面图和平面图。
图57是说明有关半导体芯片厚度在100μm以上时断裂的半导体芯片剖面图和平面图。
具体实施方式
下面，参照附图说明发明的实施方式。
首先，参照图1到图13，说明第1实施例。
本实施例中，作为半导体制造设备，举例说明具有粘着性带的剥离机构、半导体芯片的捡拾机构的装片机。
图1是本实施例中所用的半导体晶片立体图和沿该立体图的A-A线部分的剖面图；图2是表示本发明第1实施例的半导体制造设备概略构成立体图；图3是图2所示半导体制造设备的剥离机构和捡拾机构中所用的晶片吸附部平面图和沿该平面图的3H-3H线部分的剖面图；图4是说明图2所示半导体制造设备的晶片吸附部和分成小片后的半导体晶片的位置关系平面图；图5是说明有关装片机的剥离机构动作的剖面图；图6是说明有关辅助板的构成例图；图7和图8是分别说明有关图2所示装片机的捡拾机构动作的剖面图；图9是说明有关捡拾半导体芯片的装配工序一例的概略图；图10至图13是表示捡拾半导体芯片的装配工序的另一例剖面图。
在图1中所示的半导体晶片中，粘着性带24作为表面保护带覆盖在具有器件形成区的整个器件形成面上，并在背面形成粘合剂层29。本实施例中，粘合剂层29是以按每个半导体芯片分开的方式形成的。
图2中所示的装片机具备：用于剥离粘着性带的剥离机构、捡拾半导体芯片的捡拾机构、把捡起的半导体芯片移送到引线框架上的移送机构以及搬运引线框架的搬运机构。剥离机构包括：保持台3、TV摄像机4、剥离爪21、辅助板22和吸引装置20。捡拾机构具有：保持台3、TV摄像机4、吸附套爪10和吸引装置20。剥离机构和捡拾机构共用保持台3、TV摄像机4和吸引装置20。
保持台3具有在剥离粘着性带的方向至少分为2个吸附区(分成小块)的多孔质材料、例如由薄片状陶瓷材料和玻璃环氧树脂基板构成的晶片吸附部2。本实施例中，如图3所示，晶片吸附部2具有7个吸附区2-1～2-7。在各个吸附区2-1～2-7的下部，设有用于连接真空配管的连接孔23-1～23-7。在器件形成面的反面一侧，介以粘合剂层29，将由器件形成结束后的半导体晶片分成小片并贴上粘着性带24(参照图5)后的半导体芯片1吸附并固定在该晶片吸附部2上。这时，如图4(a)和(b)所示，只要以使各吸附区2-1～2-7的长边方向垂直于剥离方向的方式配置，就容易识别捡拾时的各半导体芯片1的位置。另一方面，如图4(a)和(c)所示，若是以使各半导体芯片1的对角线平行于剥离方向的方式配置(半导体芯片为正方形的情况下，具有45度的倾斜)，则由于从半导体芯片1的角部开始剥离粘着性带24，所以很容易剥离。如何选择配置，只要考虑半导体芯片1的大小或厚度、粘着性带24的粘附力等就可决定。
保持台3通过在XY方向移动半导体芯片，使一个个半导体芯片1在吸引装置20上边移动。TV摄像机4监视半导体芯片1的表面。吸引装置20设置在保持台3的下侧，具有与晶片吸附部2的各个吸附区2-1～2-7对应设置的至少2系统真空(吸引)配管和与其各自对应的2个真空(吸引)泵、转换真空配管的转换阀、以及控制该转换阀的控制装置等。
把半导体芯片1移送到引线框架上的移送机构，由键合工具8、吸附套爪10、位置校正台11以及键合头12等构成。吸附套爪10在捡拾时也使用，将从粘着性带24剥离出来的半导体芯片1吸附并移送到位置校正台11上。在该位置校正台11上校正半导体芯片1的位置。位置校正后的半导体芯片1，用键合头12移送到引线框架上。
进而，搬运引线框架的搬运机构，由引线框架供给部5、引线框架搬运装置6、糊剂供给装置7以及引线框架贮存部9等构成。装片前的引线框架就存放在引线框架供给部5里，可以把引线框架顺序送给引线框架搬运装置6。糊剂供给装置7把导电性糊剂涂布在引线框架搬运装置6搬运来的引线框架的头部。并且，引线框架贮存部9收纳装片结束后的引线框架。
该装片机的全部概略性动作如下。首先，对器件形成结束后的半导体晶片进行划片并形成多个半导体芯片1，把这些半导体芯片1转粘在粘着性带24上，安装到保持台3上。或者，用先划片的方法，在器件形成结束了的晶片上从器件形成面一侧形成沿着划线(或晶片分割线)的切槽，在该器件形成面粘贴粘着性带24以后，通过将晶片背面至少磨削到切槽顶端来分成小片，把形成了多个半导体芯片1的晶片装到保持台3上。其次，用吸引装置20直接地吸附固定半导体芯片1，并使用剥离爪21和辅助板22剥离粘着性带，接着，在XY方向移动保持台3，利用TV摄像机4监视半导体芯片1的表面，将由监视器得到的图象数据变成二进制值或多进制值，进行半导体芯片1的位置检测和用于判别合格品/不合格品的标记检测等。其次，一边用由吸引装置20产生的真空吸引(根据半导体芯片的尺寸或厚度，不一定需要用真空吸引)，一边用吸附套爪10吸附半导体芯片1，将其捡起移送到位置校正台11上面，调整半导体芯片1的位置或根据需要调整其表面配置以后，用键合头12移送到引线框架上。
其次，捡拾结束后，把保持台3移向下次捡拾半导体芯片1的位置。再次重复这些动作。
另一方面，引线框架供给部5把引线框架顺序送给引线框架搬运装置6。从糊剂供给装置7给由引线框架搬运装置6搬来的引线框架基座部涂布导电性糊剂。其次，将用上述键合头12移送的半导体芯片1安装在引线框架的基座部上边(称作装片)。装片完了的引线框架存放在引线框架贮存部9里。再顺序重复以上的动作。
接着，用图5到图9，更详细地说明在上述这种装片机的粘着性带剥离机构和半导体芯片捡拾机构及使用其的剥离方法和捡拾方法。
(1)首先，准备器件形成面上粘贴粘着性带24，并分成小片后的半导体晶片。半导体晶片，由各自的背面被粘合剂层29覆盖的半导体芯片1组成。并且，如上述一样，把粘着性带用作半导体晶片的表面保护带或者支撑带。
(2)将分成小片后的半导体晶片安置在保持台3上。
(3)在保持台3，设有2系统的真空配管25A、25B，配管的转换阀26-A～26-G和2个真空泵27A、27B，用以进行剥离粘着性带24。首先，使用第1系统真空配管25A和第1系统真空配管27A，真空吸引粘接粘着性带24的半导体晶片并加以吸附固定。
(4)在该状态，开始剥离粘着性带24。剥离时，在粘着性带24的端部一侧粘接剥离用带，用剥离爪21保持该剥离用带的端部，把辅助剥离的辅助板22安置在粘着性带24的上部，用该辅助板22压制粘着性带24的上面，一边弯曲粘着性带24一边用剥离爪21沿图中箭头方向，以0.1mm～100mm/sec的速度，最好以0.1mm～10mm/sec的速度牵引粘着性带24的一端。
(5)这时，也可以使牵引剥离爪21的强度有强弱变化，也可以以一定速度移动剥离爪21和辅助板22进行剥离。并且，用剥离爪21牵引一定距离以后，重复辅助板22压制粘着性带24上面的动作也行。而且，当剥离晶片吸附部2的相邻吸附区2-1～2-7近旁的粘着性带24部分时，通过转换阀26-A～26-G转换到第2系统真空配管25B，用第2真空泵27B吸附并固定已剥离的吸附区的半导体芯片1。图5表示剥离进入到吸附区2-1与吸附区2-2边界区域，并切换转换阀26-A后的状态。
(6)下面同样进行，随着粘着性带24的剥离，顺序转换转换阀26-A～26-G。其次，在全部剥离了粘着性带24的状态下，各半导体芯片1就从粘着性带24转到晶片吸附部2，借助于第2真空泵27B通过第2系统真空配管25B吸附并固定各半导体芯片1。还有，辅助板22也可以采用如图6(a)所示在顶端附加R(圆弧)或如图6(b)所示顶端为锐角的形状。顶端部的形状，由粘着性带24的厚度、粘附力、柔软性等来决定。
(7)接着，进行半导体芯片1的位置检测和合格品检测。
(8)然后开始从晶片吸附部2捡拾一个个半导体芯片1。刚开始捡拾之后，借助于第2真空泵27B，通过第2系统真空配管25B吸附并固定各半导体芯片1，在该状态下使用吸附套爪10只靠吸附力进行捡拾。
(9)其次，在捡拾进行到下一个应捡拾的相邻吸附区边界近旁时，切换转换阀转换到第1系统真空配管25A，用第1真空泵27A吸引捡起的吸附区。图7中表示捡拾直到吸附区2-1大致结束为止，对应吸附区2-1的转换阀26-A关闭的状态。
(10)这样，既能够防止因捡拾半导体芯片1使晶片吸附部2的局部露出从而使第2真空泵27B的吸引力降低，同时又能吸附固定露出的晶片吸附部2上残存的不合格芯片和不能制造产品的晶片边缘部分的芯片。
还有，在捡拾行进并把吸附区内的半导体芯片捡起时，也可以如图8所示，关闭转换阀停止吸附。用图7表示捡拾进入吸附区2-4，对应吸附区2-1～2-3的转换阀26-A～26-G被关断了的状态。
(11)然后，如图9所示，给引线框架装片。图9分别概略地表示粘着性带24的剥离工序(a)、捡拾工序(b)、用导电性糊剂14等给引线框架13安装半导体芯片1的工序(c)。
(12)其次，丢弃不合格品和晶片边缘部分无法做成制品的半导体芯片。
倘若采用以上这种结构和方法，就能够按照剥离位置和半导体芯片的捡拾金状态，以最佳的吸引力有效地吸附固定分成小片后的半导体晶片，所以能够防止因半导体晶片减薄而成了问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只靠吸附力进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。并且，因为形成粘合剂层，所以很容易制作叠层半导体芯片的叠式MCP制品。
就对现有技术而言，半导体芯片的厚度为50μm以下时，在捡拾半导体芯片时多半发生断裂(100pcs/100pcs)，然而按照本实施例，即使半导体芯片的厚度在50μm以下，也能把断裂的发生降低到几乎可忽略的程度(0/100pcs)。
另外，本实施例中，虽然举例说明了装片机，但是本发明也可以应用到需要粘着性带剥离机构和半导体芯片捡拾机构的其它半导体制造设备。作为其它的半导体制造设备有，例如，如图10所示，剥离了粘着性带24以后，捡起一个个半导体芯片1装到托盘15上的拣选机、如图11所示，剥离了粘着性带24以后，捡起一个个半导体芯片1，用倒装焊接法装到装配基片16上边的倒装焊机、如图12所示，剥去了粘着性带24以后，捡起一个个半导体芯片1，安装到热可塑性的薄片17上边的薄膜粘接键合机、如图13所示，剥去了粘着性带24以后，捡起一个个半导体芯片1，利用加热工具19a、19b安装到TAB带18上的内引线键合机等。
接着，参照图14和图15说明第2实施例。
图14是本实施例中使用的半导体晶片立体图和沿该立体图的B-B线的部分剖面图，图15是说明使用本实施例中的半导体制造设备实施的，从粘着性带剥离工序到捡拾半导体芯片工序的工序剖面图。
图14中所示的半导体晶片，在有器件形成面的整个器件形成面上覆盖粘着性带34作为表面保护带，在背面形成粘接薄片或粘接膜等的粘合剂层39。粘合剂层39是在半导体晶片的整个面上形成的。
首先，在保持台33上面，从半导体晶片表面，一边用吸引装置直接地吸附固定，一边利用剥离爪31和辅助板32剥离粘着性带34。此时，半导体晶片被分成2个以上的多孔质材料真空固定到分为2系统以上的真空配管的台上，在剥离粘着性带34时一边转换各多孔质组的配管系统一边剥离粘着性带(图15(a))。接着，使用激光或刀具等的切割机构35把粘合剂层39切成芯片大小。此时，半导体晶片被分成2个以上的多孔质材料真空固定到分为2系统以上的真空配管的台上，一边配合切断状况转换各多孔质组的配管系统，一边切断粘合剂层39(图15(b))。然后，开始从晶片吸附部捡拾一个个半导体芯片30。捡拾刚开始之后，利用吸附套爪36，只靠吸附力捡拾各半导体芯片30(图15(c))。将捡起的各半导体芯片30焊到引线框架等上。作为切断机构的激光包括：YAG激光、CO2激光、单脉冲激光等。
如上所述，倘若采用本实施例，就能够按照剥离位置和半导体芯片的捡拾金状态，以最佳的吸引力有效地吸附固定分成小片后的半导体晶片，所以能够防止因半导体晶片减薄而成了问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只靠吸附力进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。并且，因为形成粘合剂层，所以很容易制作叠层半导体芯片的叠式MCP制品。
接着，参照图16和图17说明第3实施例。
本实施例中，其特征在于粘合剂层形成在构成半导体晶片的各个半导体芯片的器件形成面上。图16是本实施例中使用的半导体晶片立体图和沿该立体图的C-C线的部分剖面图，图17是说明使用本实施例中的半导体制造设备实施的，从粘着性带剥离工序到捡拾半导体芯片工序的工序剖面图。
图16中所示的半导体晶片，在有器件形成面的整个器件形成面上覆盖粘着性带44作为表面保护带，在背面形成粘合剂层49。粘合剂层49是以介于半导体晶片与粘着性带44之间、且在每个半导体芯片之间分开的方式形成的。
首先，在保持台43上面，一边用吸引装置直接地吸附固定半导体晶片，一边利用剥离爪41和辅助板42从半导体晶片表面剥离粘着性带44。此时，用分成2个以上的多孔质材料，将半导体晶片真空固定在分为2系统以上的真空配管的台上，一边根据粘着性带44的剥离状态转换各多孔质组的配管系统一边剥离粘着性带(图17(a))。然后，开始从晶片吸附部捡拾一个个半导体芯片40。捡拾刚开始之后，利用吸附套爪46，只靠吸附力捡拾各半导体芯片40(图17(b))。将捡起的各半导体芯片40焊到引线框架等上。
如上所述，倘若采用本实施例，就能够按照剥离位置和半导体芯片的捡拾金状态，以最佳的吸引力有效地吸附固定分成小片后的半导体晶片，所以能够防止因半导体晶片减薄而成了问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只靠吸附进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。并且，因为形成粘合剂层，所以很容易制作叠层半导体芯片的叠式MCP制品。
接着，参照图18和图19说明第4实施例。
本实施例中，其特征在于与未进行划片的半导体晶片器件形成面相反侧的背面上形成粘合剂层。图18是本实施例中使用的半导体晶片立体图和沿该立体图的D-D线的部分剖面图，图19是说明使用本实施例中的半导体制造设备实施的，从粘着性带剥离工序到捡拾半导体芯片工序的工序剖面图。
首先，在保持台53上面，一边用吸引装置直接地吸附固定半导体晶片，一边利用剥离爪51和辅助板52从半导体晶片表面剥离粘着性带54。此时，半导体晶片被分成2个以上的多孔质材料真空固定在分为2系统以上的真空配管的台上，一边根据粘着性带54的剥离状态转换各多孔质组的配管系统一边剥离粘着性带(图19(a))。接着，使用激光或刀具等的切割机构55把半导体晶片和粘合剂层59切成芯片大小。此时，半导体晶片被分成2个以上的多孔质材料真空固定到分为2系统以上的真空配管的台上，一边配合切断状况转换各多孔质组的配管系统一边切断粘合剂层59(图19(b))。然后，开始从晶片吸附部捡拾一个个半导体芯片50。捡拾刚开始之后，利用吸附套爪56，只靠吸附力捡拾各半导体芯片50(图19(c))。将捡起的各半导体芯片50焊到引线框架等上。
如上所述，倘若采用本实施例，就能够按照剥离位置和半导体芯片的捡拾金状态，以最佳的吸引力有效地吸附固定分成小片后的半导体晶片，所以能够防止因半导体晶片减薄而成了问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只靠吸附进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。并且，因为形成粘合剂层，所以很容易制作叠层半导体芯片的叠式MCP制品。
接着，参照图20和图21说明第5实施例。
本实施例中，其特征在于处理未进行划片且没有形成粘合剂层的半导体晶片。图20是本实施例中使用的半导体晶片立体图和沿该立体图的E-E线的部分剖面图，图21是说明使用本实施例中的半导体制造设备实施的，从粘着性带剥离工序到捡拾半导体芯片工序的工序剖面图。
首先，在保持台63上面，一边用吸引装置直接地吸附固定半导体晶片，一边利用剥离爪61和辅助板62从半导体晶片表面剥离粘着性带64。此时，半导体晶片被分成2个以上的多孔质材料真空固定在分为2系统以上的真空配管的台上，一边根据粘着性带64的剥离状态转换各多孔质组的配管系统一边剥离粘着性带(图21(a))。接着，使用激光或刀具等的切割机构65把半导体晶片切成芯片大小。此时，半导体晶片被分成2个以上的多孔质材料真空固定到分为2系统以上的真空配管的台上，一边配合切断状况转换各多孔质组的配管系统一边切断半导体晶片(图21(b))。然后，开始从晶片吸附部捡拾一个个半导体芯片60。捡拾刚开始之后，利用吸附套爪66，只靠其吸附力捡拾各半导体芯片60(图21(c))。将捡起的各半导体芯片60焊到引线框架等上。
如上所述，倘若采用本实施例，则因为一边以最佳吸引力有效地吸附固定半导体晶片，一边进行粘着性带的剥离、半导体晶片的划片和芯片的捡拾，所以能够防止因半导体晶片减薄而成为问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只用吸附进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。
接着，参照图22和图23说明第6实施例。
本实施例中，其特征在于是处理未进行划片、且器件形成面上形成有粘合剂层的半导体晶片。图22是本实施例中使用的半导体晶片立体图和沿该立体图的F-F线的部分剖面图，图23是说明使用本实施例中的半导体制造设备实施的，从粘着性带剥离工序到捡拾半导体芯片工序的工序剖面图。
首先，在保持台73上面，一边用吸引装置直接地吸附固定半导体晶片，一边利用剥离爪71和辅助板72从半导体晶片表面剥离粘着性带74。此时，半导体晶片被分成2个以上的多孔质材料真空固定在分为2系统以上的真空配管的台上，一边根据粘着性带74的剥离状态转换各多孔质组的配管系统一边剥离粘着性带(图23(a))。接着，使用激光或刀具等的切割机构75把半导体晶片和粘合剂层79切成芯片大小。此时，半导体晶片被分成2个以上的多孔质材料真空固定到分为2系统以上的真空配管的台上，一边配合切断状况转换各多孔质组的配管系统一边切断粘合剂层79和半导体晶片(图23(b))。然后，开始从晶片吸附部捡拾分成小片后的各半导体芯片70。捡拾刚开始之后，利用吸附套爪76，只靠其吸附力捡拾各半导体芯片70(图23(c))。将捡起的各半导体芯片70焊到引线框架等上。
如上所述，倘若采用本实施例，就能够按照粘着性带距半导体晶片的剥离位置、半导体芯片的划片和捡拾的各自状态，以最佳的吸引力有效地吸附固定半导体晶片。因此，就能够防止因半导体晶片减薄而成为问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只用吸附进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。并且，因为形成粘合剂层，所以很容易制作叠层半导体芯片的叠式MCP制品。
接着，参照图24和图25说明第7实施例。
图24是本实施例中使用的半导体晶片立体图和沿该立体图的G-G线的部分剖面图，图25是说明使用本实施例中的半导体制造设备实施的，从粘着性带剥离工序到捡拾半导体芯片工序的工序剖面图。
图24中所示的半导体晶片，在有器件形成区的整个器件形成面上，介以粘接薄片或粘接膜等的粘合剂层89，形成粘着性带84。半导体晶片已经被切成半导体芯片。
首先，在保持台83上面，一边用吸引装置直接地吸附固定半导体晶片，一边利用剥离爪81和辅助板82从半导体晶片表面剥离粘着性带84。此时，半导体晶片被分成2个以上的多孔质材料真空固定在分为2系统以上的真空配管的台上，剥离粘着性带84时，一边转换各多孔质组的配管系统一边剥离粘着性带(图25(a))。接着，使用激光或刀具等的切割机构85把粘合剂层89切成芯片大小。此时，用分成2个以上的多孔质材料，将半导体晶片真空固定到分为2系统以上的真空配管的台上，一边配合切断状况转换各多孔质组的配管系统一边切断粘合剂层89(图25(b))。然后，开始从晶片吸附部捡拾一个个半导体晶片80。捡拾刚开始之后，利用吸附套爪86，只靠吸附力捡拾各半导体芯片80(图25(c))。将捡起的各半导体芯片80焊到引线框架等上。
如上所述，倘若采用本实施例，就能够按照剥离位置和半导体芯片的捡拾金状态，以最佳的吸引力有效地吸附固定分成小片后的半导体晶片。所以能够防止因半导体晶片减薄而成了问题的粘着性带剥离时或捡拾时的芯片断裂或崩屑。并且，由于只靠吸附进行捡拾，所以也能防止用现有顶杆的捡拾法中顶杆接触部给半导体芯片造成的损伤。并且，因为形成粘合剂层，所以很容易制作叠层半导体芯片的叠式MCP制品。
接着，参照附图说明晶片吸附部的各种构成例。
图26到图28表示上述实施例中运用的晶片吸附部的各种构成例。图26中所示的晶片吸附部2是在粘着性带的剥离方向把多孔质材料分为2个吸附区的图。图27中所示的晶片吸附部2是在粘着性带的剥离方向把多孔质材料分为5个吸附区的图。图28中所示的晶片吸附部2是在粘着性带的剥离方向把多孔质材料分为9个吸附区的图。
在由图29到图32中分别表示的晶片吸附部2中，不仅在粘着性带的剥离方向把多孔质材料分为多个，而且在与剥离方向相垂直的方向也一分为二，从而分别设置了4、10、14、18个吸附区。在由图33到图35中分别表示晶片吸附部2中，不仅在粘着性带的剥离方向把多孔质材料分为多个，而且在与剥离方向相垂直的方向也分成三、四、五个部分，从而分别设置了27、32、41个吸附区。
图36到图42中表示晶片吸附部2，分别具备设在多孔质材料上的具有多个通孔的平板28，介于这些平板28吸附分成小片后的半导体芯片1。在图36中，在粘着性带的剥离方向将多孔质材料分为2个吸附区，图37中分为5个吸附区，图38中分为7个吸附区。并且，在图39中，在粘着性带的剥离方向和与该方向垂直的方向各自一分为二，共分成4个吸附区，图40中分为10个吸附区，图41中分为14个吸附区，图42中，在与该剥离方向垂直的方向分成四个部分，共分为28个吸附区。
图43到图48中表示的晶片吸附部2中，具备设在多孔质材料上的平板30，该平板30上具有对应于各半导体芯片的通孔，吸附部2介于平板30吸附各个半导体芯片。在图43中多孔质材料在粘着性带的剥离方向分为2个吸附区，图44中分为5个吸附区，图45中分为7个吸附区。在图46中多孔质材料在粘着性带的剥离方向和与该方向垂直的方向各自一分为二，共分为4个吸附区，图47中分为10个吸附区，图48中分为14个吸附区。
即使这种结构，基本上也与图2中所示的晶片吸附部一样，根据半导体芯片1的大小和厚度、粘着性带24的粘附力、厚度、柔软性等，选择最佳构造就行。
接着，对可应用于本发明中的晶片环进行说明。
图49是搭载半导体晶片的晶片环立体图和沿立体图J-J线的部分剖面图。粘着性带24粘贴在晶片环35上，分成小片后的半导体晶片粘贴到粘着性带24上。晶片环35和粘着性带24在半导体芯片1背面磨削工序中使用。这里粘着性带24最好从分成小片后的半导体晶片外缘部探出，大小与晶片环直径大约相同。背面磨削后，给半导体芯片1粘贴粘合剂层。
在从半导体晶片1上剥离粘着性带24之际，在粘贴在晶片环35上的粘着性带24外缘部粘接剥离用带，用剥离爪抓住该剥离用带，沿与半导体芯片1的吸附面平行的方向牵引剥离。或者用剥离爪21直接抓住粘着性带24的端部，沿半导体芯片1吸附面平行的方向牵引剥离。而且，首先从晶片环35上剥离粘着性带24，随后，剥离半导体晶片。而后，进入捡拾工序。
由此，能够利用非常小的力从半导体芯片1上剥离粘着性带24，所以即使半导体芯片1尺寸小的场合，半导体芯片1的器件形成面的表面保护膜与粘着性带24粘附性非常高的场合以及半导体芯片1的表面有大的凹凸场合等，也都比较容易剥离。因此，不会存在外缘部的半导体芯片1因剥离不良而粘接在粘着性带24上照旧残存的现象。
接着，参照图50到图53说明本发明第8实施例。
本实施例的特征在于，处理如下的半导体晶片：
由分成小片后的半导体芯片构成，具有在其器件形成面的反面的整个面上形成的粘合剂层、和在其器件形成面上成膜的低介电常数绝缘膜(通常，称作low-k膜)的。
就低介电常数绝缘膜材料来说，例如用于半导体器件时，广泛使用相对介电常数比氧化硅膜(相对介电常数3.9～4.1)低的加氟氧化硅膜(3.4～3.7)。
低介电常数绝缘膜可分为二种材料。第1种是通过降低氧化硅膜(相对介电常数3.9～4.1)的密度降低相对介电常数的材料，该材料有MSQ(甲基-倍半硅氧烷：CH3-SiO1.5(相对介电常数2.7～3.0))、H(氢-倍半硅氧烷：H-SiO1.5(相对介电常数3.5～3.8))、多孔HSQ(H-SiOx(相对介电常数2.2))、多孔MSQ(CH3-SiO1.5(相对介电常数2.0～2.5))等，都是用涂布法成膜的。作为用等离子CVD法成膜的有，有机硅(CH3-SiO1.5(相对介电常数2.5～3.0))等。本实施例中，称作low-k膜的低介电常数绝缘膜是指其相对介电常数不到3.9的膜。作为第2种是有机膜中具有低极化率的材料。例如有PTFE(Polytetrafluoroethylene(聚四氟乙烯)：(相对介电常数2.1))、PAE(Polyarylether(聚丙烯)：(相对介电常数2.7～2.9))、多孔PAE(相对介电常数2.0～2.2)、BCB(Benzocyclobutene(苯环丁烷)：(相对介电常数2.0～2.2))等。这些都可用旋转涂布法成膜。
图50(a)是用于本实施例的半导体晶片立体图，图50(b)是沿(a)的立体图K-K线的部分剖面图，图51是说明使用本实施例的半导体制造设备实施的，粘着性带剥离工序、粘合剂层与低介电常数绝缘膜的切断和熔融工序以及半导体芯片的捡拾工序的工序剖面图。
图50中所示的半导体晶片预先被切成半导体芯片38，并在器件形成区反面形成粘合剂层39。器件用树脂密封起来，接连密封树脂成膜低介电常数绝缘膜210，在半导体晶片的整个器件形成面上，接连低介电常数绝缘膜210覆盖粘着性带34。
如图51所示，首先，在保持台33上面，一边用吸引装置直接地吸附固定半导体晶片，一边利用剥离爪31和辅助板32从半导体晶片表面剥离粘着性带34。此时，将半导体晶片用分成2个以上的多孔质材料真空固定在分为2系统以上的真空配管的台上，剥离粘着性带34时，一边转换各多孔质组的配管系统一边剥离粘着性带(图51(a))。接着，使用激光或刀具等的切割机构35把粘合剂层39切成芯片大小。此时，用分成2个以上的多孔质材料，将半导体晶片真空固定到分为2系统以上的真空配管的台上，一边配合切断状况转换各多孔质组的配管系统，一边切断粘合剂层39(图51(b))。与切断各粘合剂层39并行，或在切断粘合剂层39以后，熔融低介电常数绝缘膜210的边缘部。本实施例中，以20°～40°的入射角θ给低介电常数绝缘膜210的边缘部照射激光(图51(c))。由此，当一端熔融后的低介电常数绝缘膜210回到原来温度时，就以高粘附性与密封树脂粘在一起。其结果能获得难以引起剥膜的半导体芯片。作为切割机构35而利用激光的场合，照旧使用该切割机构35也行。
然后，从晶片吸附部捡拾分成小片后的各半导体芯片38。捡拾刚开始之后，利用吸附套爪36，只靠吸附力捡拾各半导体芯片38(图51(d))。将捡起的各半导体芯片38焊到引线框架等上。
如上所述，倘若采用本实施例，除防止上述的断裂和崩屑外，可获得具有低介电常数绝缘膜且以高粘附性熔接各半导体芯片器件形成区密封树脂的半导体器件。参照图52和图53说明本实施例的效果。图52(a)～图52(d)和图53是比较例的示意图，图54是表示本实施例效果的示意图。图52(a)是使用刀具将半导体晶片分成小片后的现有半导体芯片端部放大图，图52(b)是对图52(a)的芯片进行500次热循环试验(Thermal CycleTest：下面，简单称作TCT)以后的端部放大图。并且，图52(c)是用激光将半导体晶片分成小片后的现有半导体芯片端部放大图，图52(d)是对图52(c)的芯片同样进行500次TCT以后的端部放大图。使用刀具的场合，刚切断之后即使是如图52(a)所示的良好的状态，在TCT以后也会如图52(b)所示，发生许多水泡，存在许多微小的裂纹。使用激光的场合，TCT后未见异常，但如图52(d)和图53的平面图所示，证实低介电常数绝缘膜受到了破坏。经过本实施例熔融工序的场合，如图54所示，证实生成了无剥离的良好的低介电常数绝缘膜。
以上，虽然说明了本发明的实施例，但是本发明并不是限定于这些实施例，在其技术的范围内可能有种种变形。并且，这些实施例中包含着各个阶段的发明，通过公开的多个构成要件的适当组合可提取种种发明。例如，第8实施例中，虽然说明了预先将半导体晶片切成半导体芯片，对整个器件形成面覆盖粘着性带34，而且，在整个背面上形成粘合剂层39的场合，但是低介电常数绝缘膜的熔融工序不限于该状态，即使在一个个半导体芯片背面分别形成粘合剂层，而无须切断粘合剂层的场合当然也能应用。并且，即使是未将半导体晶片切成半导体芯片的场合，上述的低介电常数绝缘膜熔融工序，也可以在半导体晶片的划片工序以后，或与划片工序并行应用。

Claims (25)

1.一种半导体制造设备，具备：剥离机构，剥离在由背面上粘贴粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片的器件形成面上粘接的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片。
2.一种半导体制造设备，具备：剥离机构，剥离在整个背面上粘贴粘合剂层并分成小片后的半导体晶片的器件形成面上粘接的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述粘合剂层的切断机构。
3.一种半导体制造设备，具备：剥离机构，剥离粘接在整个背面上粘贴粘合剂层的半导体晶片的器件形成面上的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述半导体晶片分成小片并且切断所述粘合剂层的切断机构。
4.按照权利要求1到3中任意一项所述的半导体制造设备，其特征在于：所述半导体晶片，具有在所述器件形成面上形成的密封树脂、和接连该密封树脂成膜的低介电常数绝缘膜；
所述粘着性带，以所述密封树脂和所述低介电常数绝缘膜介于中间，接连在所述半导体晶片的所述器件形成面上；
还具有使所述低介电常数绝缘膜和所述密封树脂的局部熔融连接的加热机构。
5.按照权利要求4所述的半导体制造设备，其特征在于，所述低介电常数绝缘膜是由以20度到40度的入射角入射所述半导体芯片边缘部的激光熔融的。
6.一种半导体制造设备：具备：剥离机构，剥离在由器件形成面上粘贴了粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片的器件形成面上粘接的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片。
7.一种半导体制造设备，具备：剥离机构，剥离介以粘合剂层粘接在半导体晶片的器件形成面上的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有把所述粘合剂层和所述半导体晶片切成半导体芯片形状的切断机构。
8.一种半导体制造设备，具备：剥离机构，剥离介以粘合剂层形成在分成小片后的半导体晶片的器件面上的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有切断所述粘合剂层的切断机构。
9.一种半导体制造设备，具备：剥离机构，剥离粘接在半导体晶片的器件形成面上的粘着性带；
所述剥离机构，具有吸附部，其利用在粘着性带的剥离方向至少分为2个吸附区的多孔质材料吸附固定所述半导体晶片；以及至少2系统的真空配管，其对应于所述吸附区而设置，其中，按照所述粘着性带的剥离位置转换所述真空配管，而吸附所述半导体晶片；而且具有把所述半导体晶片切断并分成小片的切断机构。
10.按照权利要求1到3、6到9中任意一项所述的半导体制造设备，其特征在于：所述真空配管的转换，在所述粘着性带的剥离到达相邻的所述吸附区附近时进行。
11.按照权利要求1到3、6到9中任意一项所述的半导体制造设备，其特征在于，所述粘着性带粘贴在晶片环上。
12.按照权利要求1到3、6到9中任意一项所述的半导体制造设备，其特征在于，所述粘着性带与所述分成小片后的半导体晶片的外缘部相等或比其还要大。
13.按照权利要求9所述的半导体制造设备，其特征在于，还具有所述粘着性带的剥离结束后吸附并捡拾各个半导体芯片的吸附套爪。
14.按照权利要求1到3、6到8中任意一项所述的半导体制造设备，其特征在于，还具有所述粘着性带的剥离结束后吸附并与粘合剂层一同捡拾各个半导体芯片的吸附套爪。
15.一种半导体器件的制造方法，具备：剥离粘接在由背面上粘贴粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片上的粘着性带的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序；
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序。
16.一种半导体器件的制造方法，具备：剥离粘接在分成小片且在整个背面上粘贴粘合剂层的半导体晶片上的粘着性带的工序，和
剥离所述粘着性带后切断所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
17.一种半导体器件的制造方法，具备：剥离粘接在整个背面上粘贴粘合剂层的半导体晶片上的粘着性带的工序，和
剥离所述粘着性带后切断所述半导体晶片和所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述半导体晶片和所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
18.按照权利要求15到17中任意一项所述的半导体器件制造方法，其特征在于：所述半导体晶片具有在所述器件形成面上形成的密封树脂、和接连该密封树脂成膜的低介电常数绝缘膜；
所述粘着性带，介以所述密封树脂和所述低介电常数绝缘膜，接连在所述半导体晶片的所述器件形成面上；
还具有使所述低介电常数绝缘膜和所述密封树脂的局部熔融连接的加热工序。
19.一种半导体器件的制造方法，具备：剥离在分成小片后的半导体晶片器件形成面上边介以粘合剂层粘接的粘着性带的工序，和
剥离所述粘着性带后切断所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
对所述粘着性带的剥离方向，介以分开为至少2个吸附区的多孔质材料，在与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，
沿剥离方向剥离所述粘着性带，剥离对应相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近转换吸引路径并吸附固定所述半导体晶片的工序；
所述粘合剂层的切断，配合其切断状况，与控制转换所述至少2个吸附区的2系统以上真空配管并行进行。
20.一种半导体器件的制造方法，具备：剥离粘接在由器件形成面上各自粘贴粘合剂层的多个半导体芯片构成并分成小片后的半导体晶片上的粘着性带的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序。
21.一种半导体器件的制造方法，具备：剥离粘接在器件形成面上粘贴粘合剂层的半导体晶片上的粘着性带的工序，和
剥离所述粘着性带后切断所述半导体晶片和所述粘合剂层，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述半导体晶片和所述粘合剂层的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
22.一种半导体器件的制造方法，具备：剥离粘接在半导体晶片上的粘着性带的工序，和
剥离所述粘着性带后切断所述半导体晶片，使之分成各个半导体芯片的工序；
剥离所述粘着性带的工序包括：
介以在所述粘着性带的剥离方向至少分为2个吸附区的多孔质材料，利用与所述吸附区对应的至少2个系统吸引路径，吸附固定所述半导体晶片的工序，和
沿剥离方向剥离所述粘着性带，剥离对应于相邻的所述吸附区的一部分粘着性带时，在所述粘着性带的剥离到达相邻的所述吸附区附近时转换吸引路径吸附固定所述半导体晶片的工序；
所述半导体晶片的切断，与配合其切断状况转换所述至少2个吸附区的2系统以上真空配管的控制并行进行。
23.按照权利要求15、16、19、20中任意一项所述的半导体器件制造方法，其特征在于，所述多孔质材料具有吸附所述分成小片后的半导体晶片的吸附面，所述吸附面具有多个通孔。
24.按照权利要求15、16、19、20中任意一项所述的半导体器件制造方法，其特征在于，还具备使具有分别对应于所述分成小片后的半导体晶片的吸附孔的平板介于所述多孔质材料和所述分成小片后的半导体晶片之间的工序。
25.按照权利要求15到17、19到20中任意一项所述的半导体器件制造方法，其特征在于，还具备在所述粘着性带的剥离结束后用吸附套爪吸附并捡拾一个个半导体芯片的工序。
CNB200410029644XA 2003-03-26 2004-03-26 半导体制造设备和半导体器件的制造方法 Expired - Lifetime CN1323431C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP085376/2003 2003-03-26
JP2003085376 2003-03-26

Publications (2)

Publication Number Publication Date
CN1532900A CN1532900A (zh) 2004-09-29
CN1323431C true CN1323431C (zh) 2007-06-27

Family

ID=32821499

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410029644XA Expired - Lifetime CN1323431C (zh) 2003-03-26 2004-03-26 半导体制造设备和半导体器件的制造方法

Country Status (7)

Country Link
US (1) US7223319B2 (zh)
EP (1) EP1463094B1 (zh)
KR (1) KR100609790B1 (zh)
CN (1) CN1323431C (zh)
MY (1) MY138343A (zh)
SG (1) SG116533A1 (zh)
TW (1) TWI278943B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP2004273639A (ja) * 2003-03-06 2004-09-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
KR100893871B1 (ko) * 2004-10-13 2009-04-20 미쓰보시 다이야몬도 고교 가부시키가이샤 취성재료 기판의 스크라이브 방법 및 스크라이브 장치및 취성재료 기판의 절단 시스템
JP4511903B2 (ja) * 2004-10-20 2010-07-28 株式会社ディスコ ウエーハの分割装置
WO2006087894A1 (ja) * 2005-02-03 2006-08-24 Shin-Etsu Polymer Co., Ltd. 固定キャリア、固定キャリアの製造方法、固定キャリアの使用方法、及び基板収納容器
US8219584B2 (en) * 2005-12-15 2012-07-10 At&T Intellectual Property I, L.P. User access to item information
US20070158024A1 (en) * 2006-01-11 2007-07-12 Symbol Technologies, Inc. Methods and systems for removing multiple die(s) from a surface
JP4841262B2 (ja) * 2006-02-13 2011-12-21 株式会社東京精密 ウェーハ処理装置
JP4666514B2 (ja) * 2006-07-20 2011-04-06 リンテック株式会社 シート剥離装置及び剥離方法
JP2008041987A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレートとウェハとの剥離方法及び装置
CN101506948B (zh) * 2006-09-12 2012-12-12 日东电工株式会社 切割/芯片焊接膜
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
KR100983335B1 (ko) * 2008-04-04 2010-09-20 주식회사 에스에프에이 태양전지용 웨이퍼의 이송장치
WO2010024678A1 (en) * 2008-09-01 2010-03-04 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Chip die clamping device and transfer method
JP2010272639A (ja) * 2009-05-20 2010-12-02 Disco Abrasive Syst Ltd 研削装置
JP5412214B2 (ja) * 2009-08-31 2014-02-12 日東電工株式会社 保護テープ剥離方法およびその装置
KR101837227B1 (ko) * 2011-01-07 2018-03-09 인텔 코포레이션 박리 장치, 박리 시스템, 박리 방법 및 컴퓨터 기억 매체
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR20120108229A (ko) * 2011-03-23 2012-10-05 삼성디스플레이 주식회사 레이저 가공용 워크 테이블
KR101801264B1 (ko) * 2011-06-13 2017-11-27 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 패키지 방법
JP5893887B2 (ja) * 2011-10-11 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9151546B2 (en) * 2013-02-28 2015-10-06 General Electric Company Heat exchanger assembly
EP2810752B1 (de) * 2013-06-06 2016-03-30 GFM GmbH Verfahren zum Herstellen eines Zuschnitts aus einem Fasergelege
JP6333031B2 (ja) * 2014-04-09 2018-05-30 キヤノン株式会社 インプリント装置および物品の製造方法
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR101546068B1 (ko) * 2014-08-14 2015-08-20 주식회사 엘지화학 패널로부터 편광 필름을 박리하기 위한 박리바, 이를 이용한 박리 장치 및 박리 방법
CN105904831B (zh) * 2015-02-23 2019-07-26 Ａｇｃ株式会社 层叠体的剥离装置和剥离方法及电子器件的制造方法
US20160276555A1 (en) * 2015-03-18 2016-09-22 Toyoda Gosei Co., Ltd. Light emitting device manufacturing method and light emitting device
JP6338555B2 (ja) * 2015-07-10 2018-06-06 Ｔｏｗａ株式会社 吸着機構及び吸着方法並びに製造装置及び製造方法
KR101673031B1 (ko) 2015-07-31 2016-11-07 그래핀스퀘어 주식회사 그래핀 필름의 제조 장치 및 방법
CN106653956B (zh) * 2015-11-04 2019-07-05 无锡华润华晶微电子有限公司 晶圆片翻膜方法、定位装置
DE102016106706A1 (de) 2016-04-12 2017-10-12 Laser Imaging Systems Gmbh Vorrichtung zum Fixieren von Objekten mittels Vakuum
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
IT201600074454A1 (it) * 2016-07-15 2018-01-15 Spal Automotive Srl Macchina e procedimento per rimuovere un foglio adesivo da un supporto.
CN109891253A (zh) * 2016-10-27 2019-06-14 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
KR102176972B1 (ko) * 2017-11-10 2020-11-10 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 부품 박리 장치
CN109786310A (zh) * 2019-01-14 2019-05-21 东莞记忆存储科技有限公司 粘晶胶纸随晶粒分离的方法
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place
DE102021125237A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag Wafer-chuck für eine laserstrahl-waferzerteilanlage

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4667944A (en) * 1985-08-29 1987-05-26 Vichem Corporation Means for handling semiconductor die and the like
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
JPH06232257A (ja) * 1993-02-01 1994-08-19 Nec Corp 半導体チップの分割分離方法
JP2000091281A (ja) * 1998-09-11 2000-03-31 Nec Yamagata Ltd ウエハ表面保護テープ剥離装置
US6209532B1 (en) * 2000-02-09 2001-04-03 Texas Instruments Incorporated Soft handling process tooling for low and medium volume known good die product
US6220771B1 (en) * 1999-09-15 2001-04-24 Industrial Technology Research Institute Wafer backside protection apparatus
US6297075B1 (en) * 1999-03-03 2001-10-02 Hitachi, Ltd. Method and apparatus for separating semiconductor elements, and mounting method of semiconductor elements
US6461942B2 (en) * 2000-05-31 2002-10-08 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2003017513A (ja) * 2001-07-04 2003-01-17 Toshiba Corp 半導体装置の製造方法
JP2003086540A (ja) * 2001-09-07 2003-03-20 Toshiba Corp 半導体装置の製造方法及びその製造装置
JP2003179126A (ja) * 2001-09-27 2003-06-27 Toshiba Corp 粘着性テープの剥離機構、粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809050A (en) * 1971-01-13 1974-05-07 Cogar Corp Mounting block for semiconductor wafers
US4138304A (en) * 1977-11-03 1979-02-06 General Electric Company Wafer sawing technique
US4799156A (en) * 1986-10-01 1989-01-17 Strategic Processing Corporation Interactive market management system
JPH0682750B2 (ja) * 1989-08-30 1994-10-19 日東電工株式会社 ウエハ保護シートの剥離方法
US5203547A (en) 1990-11-29 1993-04-20 Canon Kabushiki Kaisha Vacuum attraction type substrate holding device
JPH06114664A (ja) * 1992-10-09 1994-04-26 Nippondenso Co Ltd 真空吸着テーブル
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JPH10157861A (ja) * 1996-11-26 1998-06-16 Konica Corp 画像形成装置
US5809987A (en) * 1996-11-26 1998-09-22 Micron Technology,Inc. Apparatus for reducing damage to wafer cutting blades during wafer dicing
JP4012591B2 (ja) 1996-12-02 2007-11-21 シーケーディ株式会社 浮上式搬送装置における被送体の搬送方法及び浮上式搬送装置
JP3129247B2 (ja) 1997-07-28 2001-01-29 日本電気株式会社 半導体ウェハダイシングのテープ剥離装置
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
US6260024B1 (en) * 1998-12-02 2001-07-10 Gary Shkedy Method and apparatus for facilitating buyer-driven purchase orders on a commercial network system
EP1026735A3 (en) 1999-02-03 2004-01-02 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP2002329965A (ja) * 2001-05-07 2002-11-15 New Create Kk 薄膜積層体の製造方法および製造装置
KR100763169B1 (ko) * 2001-09-24 2007-10-08 엘지.필립스 엘시디 주식회사 기판 흡착용 진공 척 구조
JP4538242B2 (ja) * 2004-01-23 2010-09-08 株式会社東芝 剥離装置及び剥離方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4667944A (en) * 1985-08-29 1987-05-26 Vichem Corporation Means for handling semiconductor die and the like
JPH06232257A (ja) * 1993-02-01 1994-08-19 Nec Corp 半導体チップの分割分離方法
JP2000091281A (ja) * 1998-09-11 2000-03-31 Nec Yamagata Ltd ウエハ表面保護テープ剥離装置
US6297075B1 (en) * 1999-03-03 2001-10-02 Hitachi, Ltd. Method and apparatus for separating semiconductor elements, and mounting method of semiconductor elements
US6220771B1 (en) * 1999-09-15 2001-04-24 Industrial Technology Research Institute Wafer backside protection apparatus
US6209532B1 (en) * 2000-02-09 2001-04-03 Texas Instruments Incorporated Soft handling process tooling for low and medium volume known good die product
US6461942B2 (en) * 2000-05-31 2002-10-08 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2003017513A (ja) * 2001-07-04 2003-01-17 Toshiba Corp 半導体装置の製造方法
JP2003086540A (ja) * 2001-09-07 2003-03-20 Toshiba Corp 半導体装置の製造方法及びその製造装置
JP2003179126A (ja) * 2001-09-27 2003-06-27 Toshiba Corp 粘着性テープの剥離機構、粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置

Also Published As

Publication number Publication date
US20050019980A1 (en) 2005-01-27
MY138343A (en) 2009-05-29
KR100609790B1 (ko) 2006-08-08
US7223319B2 (en) 2007-05-29
KR20040084794A (ko) 2004-10-06
CN1532900A (zh) 2004-09-29
EP1463094A3 (en) 2006-11-02
SG116533A1 (en) 2005-11-28
EP1463094A2 (en) 2004-09-29
TW200426953A (en) 2004-12-01
EP1463094B1 (en) 2013-05-01
TWI278943B (en) 2007-04-11

Similar Documents

Publication Publication Date Title
CN1323431C (zh) 半导体制造设备和半导体器件的制造方法
CN1331210C (zh) 半导体器件的制造方法
US7294531B2 (en) Wafer level chip stack method
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
US7354802B1 (en) Thermal release wafer mount tape with B-stage adhesive
KR20030081014A (ko) 반도체장치의 제조방법
CN103117250A (zh) 用于载具剥离的方法
JP2020521315A (ja) 異なる厚さのダイのウェハボンディング方法
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
JPH1167699A (ja) 半導体装置の製造方法
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
US8039360B2 (en) Method of assembling integrated circuit components
WO2012106191A2 (en) Pre- cut wafer applied underfill film
KR100817049B1 (ko) 패키징을 위한 웨이퍼 칩의 제조 방법
KR101997293B1 (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP5555060B2 (ja) 保護テープ剥離方法
US20050016678A1 (en) Method of manufacturing semiconductor device and manufacturing apparatus of semiconductor device
CN107221510B (zh) 从裸芯附接膜带分离半导体裸芯的系统和方法
US11222808B2 (en) Method of removing carrier plate
CN115692220A (zh) 一种芯片贴片工艺及结构
KR100475313B1 (ko) 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
WO2004012247A1 (ja) 半導体装置の製造方法
CN111952166A (zh) 晶圆接合膜及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170927

Address after: Tokyo, Japan

Co-patentee after: LINTEC Corp.

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Co-patentee before: Lintec Corp.

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Patentee after: LINTEC Corp.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Patentee before: LINTEC Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Patentee after: LINTEC Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Patentee before: LINTEC Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220209

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Patentee after: LINTEC Corp.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Patentee before: LINTEC Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070627

CX01 Expiry of patent term