CN115692220A - 一种芯片贴片工艺及结构 - Google Patents
一种芯片贴片工艺及结构 Download PDFInfo
- Publication number
- CN115692220A CN115692220A CN202110836436.4A CN202110836436A CN115692220A CN 115692220 A CN115692220 A CN 115692220A CN 202110836436 A CN202110836436 A CN 202110836436A CN 115692220 A CN115692220 A CN 115692220A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- bonding
- size
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 230000008569 process Effects 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 178
- 238000005520 cutting process Methods 0.000 claims description 23
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 238000003466 welding Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提供一种芯片贴片工艺及结构，该工艺包括：将至少一个芯片结构键合在第一基板上，得到第一芯片基板；所述第一基板的尺寸大于所述芯片的尺寸；将至少一个第一芯片基板键合到第二基板上，得到第二芯片基板；所述第二基板的尺寸大于所述第一基板的尺寸；对所述第二芯片基板进行加工处理；对加工处理后的所述第二芯片基板进行解键合处理，将所述第二基板与所述至少一个第一芯片基板分离。本发明中，通过选择与所述芯片尺寸适应的第一基板，将所述芯片临时键合或永久键合在所述第一基板上，并将多个所述第一基板键合在尺寸更大的所述第二基板上，实现了提高贴片精度，简化工艺，满足客户差异化需求的问题。
Description
技术领域
本发明涉及芯片贴片领域，尤其涉及一种芯片贴片工艺及结构。
背景技术
随着半导体制造工艺的进步和市场对芯片需求的快速增长，对芯片的生产效率的要求也就越来越高，现有技术中的贴片工艺流程中采用尺寸较大的基板作为芯片的载体，降低了芯片贴片的精度，同时也对基板的材料要求高，在制程中易导致芯片偏移增大，并且带来耐化学风险；同时对键合时间和压力也具有较高的要求，增加工艺难度。
发明内容
本发明提供一种芯片贴片工艺及结构，用于解决现有技术中采用尺寸较大的基板作为芯片的载体，降低了芯片贴片的精度，增加工艺难度的问题。
为了实现上述问题，本发明是这样实现的：
第一方面，本发明提供了一种芯片贴片工艺，包括：
将至少一个芯片结构键合在第一基板上，得到第一芯片基板；所述第一基板的尺寸大于所述芯片的尺寸；
将至少一个第一芯片基板键合到第二基板上，得到第二芯片基板；所述第二基板的尺寸大于所述第一基板的尺寸；
对所述第二芯片基板进行加工处理；
对加工处理后的所述第二芯片基板进行解键合处理，将所述第二基板与所述至少一个第一芯片基板分离。
可选的，将与所述第二基板分离后的至少一个所述第一芯片基板进行粗切工艺；并对进行粗切工艺后的至少一个所述第一芯片基板进行植球工艺和精切工艺，得到加工处理后的第三芯片基板；
或将与所述第二基板分离后的至少一个所述第一芯片基板直接进行植球工艺和精切工艺，得到加工处理后的第三芯片基板。
可选的，将所述粗切工艺处理后的至少一个所述第一芯片基板进行解键合处理，将所述第一基板与所述芯片结构分离。
可选的，采用键合胶将所述芯片结构键合在所述第一基板上。
可选的，采用键合胶将至少一个所述第一芯片基板键合到所述第二基板上。
可选的，所述第一基板为陶瓷基板或硅基板；
所述第二基板为玻璃基板或钢板。
可选的，对所述第二芯片基板进行加工处理包括：对所述第二芯片基板进行以下至少一项工艺包括：塑封工艺、研磨工艺、光刻工艺、刻蚀工艺、临时键合工艺和电镀工艺。
可选的，采用光照或加热的方式对加工处理后的所述第二芯片基板进行解键合处理。
第二方面，本发明提供了一种芯片贴片结构，所述芯片贴片结构采用如第一方面中任一项所述的芯片贴片工艺制备而成。
可选的，所述芯片贴片结构包括：
基板和芯片结构；
所述芯片结构包括：芯片本体；所述芯片本体的第一端设置有至少一个的芯片焊垫；所述芯片本体的第二端通过键合胶与所述基板连接；所述芯片本体的第一端与第二端为相对的两端；
塑封层；所述塑封层设置在所述基板上，所述塑封层包覆所述芯片本体且设置有开口露出所述芯片焊垫；
绝缘层，所述绝缘层设置在所述塑封层上，且具有过孔；
再布线结构，设置在所述绝缘层中，通过所述过孔与所述芯片焊垫连接；
至少一个的凸点锡球，设置于在所述再布线结构上。
本发明中，通过选择与所述芯片尺寸适应的第一基板，将所述芯片临时键合或永久键合在所述第一基板上，并将多个所述第一基板键合在尺寸更大的所述第二基板上，即通过第一基板提高了贴片精度，又通过第二基板的使用简化了工艺，满足客户差异化需求的问题。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1本发明实施例提供的一种芯片贴片工艺总体流程示意图；
图2本发明实施例提供的一种芯片贴片工艺第一流程分解示意图；
图3本发明实施例提供的一种芯片贴片工艺第二流程分解示意图；
图4本发明实施例提供的一种芯片贴片工艺第三流程分解示意图；
图5本发明实施例提供的一种芯片贴片工艺第四流程分解示意图；
图6本发明实施例提供的一种芯片贴片工艺第五流程分解示意图；
图7本发明实施例提供的一种芯片贴片工艺第六流程分解示意图；
图8本发明实施例提供的一种芯片贴片结构示意图；
图9本发明实施例提供的另一种芯片贴片结构示意图。
附图标记：
基板81；
芯片结构82；芯片本体821；芯片焊垫822；键合胶823；塑封层824；绝缘层825；再布线结构826；凸点锡球827。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
请参考图1，本发明实施例中提供了一种芯片贴片工艺，包括：
步骤11：将至少一个芯片结构键合在第一基板上，得到第一芯片基板；所述第一基板的尺寸大于所述芯片的尺寸；
步骤12：将至少一个第一芯片基板键合到第二基板上，得到第二芯片基板；所述第二基板的尺寸大于所述第一基板的尺寸；
步骤13：对所述第二芯片基板进行加工处理；
步骤14：对加工处理后的所述第二芯片基板进行解键合处理，将所述第二基板与所述至少一个第一芯片基板分离。
请参考图2-7，本发明实施例中，在步骤11中，如图2和图3，根据贴片设备的能力设计第一基板的尺寸和数量，所述第一基板的材料可以根据所述芯片结构背部特性键合不同材料的载体，其中，所述第一基板材料可以选择为陶瓷基板或硅基板，因为陶瓷基板具有高散热能力，或其他热膨胀系数低或者具有高散热特性等材料，不限于以上提到的两种基板材料；将至少一个芯片结构键合在第一基板上，通过选择不同的键合胶，临时或者永久键合到所述第一基板上，得到第一芯片基板；由于第一基板的材料选择广泛，因此键合材料的选择范围也很广泛，可以使用DAF(Die Attach Film，晶片黏結薄膜)等低温或者常温键合材料，或者紫外光固化涂料等，以此避免高温键合芯片，导致芯片偏移大，提高贴片精度。
请参考图4，在步骤12中，将至少一个第一芯片基板键合到第二基板上，其中，所述第二基板可以选择为玻璃基板或钢板；由于材料的选择，将芯片键合在第一基板上，比键合到第二基板上，工艺更简单。
在步骤13中，本发明实施例中，对所述第二芯片基板进行加工处理包括：对所述第二芯片基板进行以下至少一项工艺包括：塑封工艺、研磨工艺、光刻工艺、刻蚀工艺、临时键合工艺和电镀工艺；其中，将所述第一芯片基板键合到第二基板上可以一次性作业多个小基板，提升效率，降低成本。
请参考图5，在步骤14中，本发明实施例中，可以采用光照或加热的方式但不限于其他的解键合方式，对加工处理后的所述第二芯片基板进行解键合处理，将所述第二基板与所述至少一个第一芯片基板分离。
本发明实施例中，通过选择与所述芯片尺寸适应的第一基板，将所述芯片临时键合或永久键合在所述第一基板上，并将多个所述第一基板键合在尺寸更大的所述第二基板上，即通过第一基板提高了贴片精度，又通过第二基板的使用简化了工艺，满足客户差异化需求的问题。
本发明实施例中，可选的，将与所述第二基板分离后的至少一个所述第一芯片基板进行粗切工艺；并对进行粗切工艺后的至少一个所述第一芯片基板进行植球工艺和精切工艺，得到加工处理后的第三芯片基板；
或将与所述第二基板分离后的至少一个所述第一芯片基板直接进行植球工艺和精切工艺，得到加工处理后的第三芯片基板。
请参考图6，本发明实施例中，由于在对所述第二芯片基板进行加工处理的过程中会使所述基板之间产生粘连，因此需要进行粗切工艺、植球工艺和精切工艺，其中所述粗切工艺为选择性工艺，由切割设备所能切割的最大尺寸决定，例如，如果有些设备,不能直接处理600*600mm尺寸产品，只能处理300*300mm的基板，就需要将600*600mm的分离后的至少一个所述第一芯片基板切割成尺寸更小的，如图6，切割成4个300*300mm；所述精切工艺是指将作业完成所有流程的产品，切割成可以出货的一颗一颗的如图7中的产品，得到加工处理后的第三芯片基板，其中所述第三芯片基板的尺寸与所述芯片结构的尺寸相同。
本发明实施例中，可选的，将所述粗切工艺处理后的至少一个所述第一芯片基板进行解键合处理，将所述第一基板与所述芯片结构分离。
本发明实施例中，若选择将所述第一基板临时键合在所述芯片结构上，即所述芯片结构的成品不保留所述第一基板，则需要在进行植球工艺之前对所述第一基板进行解键合处理；若选择不保留所述第一基板，则需要进行所述粗切工艺，并在所述粗切工艺后，对岁所述第一基板进行解键合处理，将所述第一基板与所述芯片结构分离。
本发明实施例中，可选的，采用键合胶将所述芯片结构键合在所述第一基板上。
本发明实施例中，可选的，采用键合胶将至少一个所述第一芯片基板键合到所述第二基板上。
本发明实施例中，所述键合胶的材料根据所述基板材料适当选择。
本发明实施例中，通过选择与所述芯片尺寸适应的第一基板，将所述芯片临时键合或永久键合在所述第一基板上，并将多个所述第一基板键合在尺寸更大的所述第二基板上，即通过第一基板提高了贴片精度，又通过第二基板的使用简化了工艺，满足客户差异化需求的问题。
请参考图8，本发明提供了一种芯片贴片结构，所述芯片贴片结构采用如第一方面中任一项所述的芯片贴片工艺制备而成。
本发明实施例中，可选的，所述芯片贴片结构包括：
基板81和芯片结构82；
所述芯片结构包括：芯片本体821；所述芯片本体821的第一端设置有至少一个的芯片焊垫822；所述芯片本体的第二端通过键合胶823与所述基板81连接；所述芯片本体的第一端与第二端为相对的两端；
塑封层824；所述塑封层824设置在所述基板81上，所述塑封层824包覆所述芯片本体821且设置有开口露出所述芯片焊垫822；
绝缘层825，所述绝缘层825设置在所述塑封层824上，且具有过孔；
再布线结构826，设置在所述绝缘层825中，通过所述过孔与所述芯片焊垫822连接；
至少一个的凸点锡球827，设置于在所述再布线结构826上。
请参考图8和图9，本发明实施例中，所述芯片本体的第二端通过键合胶与所述基板连接的方式可以选择在所述芯片本体的第二端进行键合处理；或在所述芯片本体的第二端和所述塑封层上进行键合处理。
本发明实施例中，所述绝缘层包括至少一层，其中，至少一层的所述绝缘层每层叠加设置，其中所述过孔贯穿每一层绝缘层；所述再布线结构包括至少一个，其中，至少一个的所述再布线结构在所述每层绝缘层中叠加设置并通过所述过孔与所述芯片焊垫连接；所述至少一个的凸点锡球，设置于在最外层的所述再布线结构上。
本发明实施例中，可以根据需要选择去除或永久键合所述基板，由于有基板的存在，则不需要对芯片背面单独贴背胶膜保护，可以在芯片背面永久键合特种材料，满足客户差异化需求。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本发明实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (10)
1.一种芯片贴片工艺，其特征在于，包括：
将至少一个芯片结构键合在第一基板上，得到第一芯片基板；所述第一基板的尺寸大于所述芯片的尺寸；
将至少一个第一芯片基板键合到第二基板上，得到第二芯片基板；所述第二基板的尺寸大于所述第一基板的尺寸；
对所述第二芯片基板进行加工处理；
对加工处理后的所述第二芯片基板进行解键合处理，将所述第二基板与所述至少一个第一芯片基板分离。
2.根据权利要求1所述的芯片贴片工艺，其特征在于，还包括：
将与所述第二基板分离后的至少一个所述第一芯片基板进行粗切工艺；并对进行粗切工艺后的至少一个所述第一芯片基板进行植球工艺和精切工艺，得到加工处理后的第三芯片基板；所述第三芯片基板包括所述芯片结构和与所述芯片结构尺寸相同的基板；
或将与所述第二基板分离后的至少一个所述第一芯片基板直接进行植球工艺和精切工艺，得到加工处理后的第三芯片基板。
3.根据权利要求2所述的芯片贴片工艺，其特征在于，还包括：
将所述粗切工艺处理后的至少一个所述第一芯片基板进行解键合处理，将所述第一基板与所述芯片结构分离。
4.根据权利要求1所述的芯片贴片工艺，其特征在于，
采用键合胶将所述芯片结构键合在所述第一基板上。
5.根据权利要求1所述的芯片贴片工艺，其特征在于，
采用键合胶将至少一个所述第一芯片基板键合到所述第二基板上。
6.根据权利要求1所述的芯片贴片工艺，其特征在于，
所述第一基板为陶瓷基板或硅基板；
所述第二基板为玻璃基板或钢板。
7.根据权利要求1所述的芯片贴片工艺，其特征在于，
对所述第二芯片基板进行加工处理包括：对所述第二芯片基板进行以下至少一项工艺包括：塑封工艺、研磨工艺、光刻工艺、刻蚀工艺、临时键合工艺和电镀工艺。
8.根据权利要求1所述的芯片贴片工艺，其特征在于，
采用光照或加热的方式对加工处理后的所述第二芯片基板进行解键合处理。
9.一种芯片贴片结构，其特征在于，所述芯片贴片结构采用如权利要求1-8任一项所述的芯片贴片工艺制备而成。
10.根据权利要求9所述的芯片贴片结构，其特征在于，
所述芯片贴片结构包括：
基板和芯片结构；
所述芯片结构包括：芯片本体；所述芯片本体的第一端设置有至少一个的芯片焊垫；所述芯片本体的第二端通过键合胶与所述基板连接；所述芯片本体的第一端与第二端为相对的两端；
塑封层；所述塑封层设置在所述基板上，所述塑封层包覆所述芯片本体且设置有开口露出所述芯片焊垫；
绝缘层，所述绝缘层设置在所述塑封层上，且具有过孔；
再布线结构，设置在所述绝缘层中，通过所述过孔与所述芯片焊垫连接；
至少一个的凸点锡球，设置于在所述再布线结构上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110836436.4A CN115692220A (zh) | 2021-07-23 | 2021-07-23 | 一种芯片贴片工艺及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110836436.4A CN115692220A (zh) | 2021-07-23 | 2021-07-23 | 一种芯片贴片工艺及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115692220A true CN115692220A (zh) | 2023-02-03 |
Family
ID=85044814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110836436.4A Pending CN115692220A (zh) | 2021-07-23 | 2021-07-23 | 一种芯片贴片工艺及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115692220A (zh) |
-
2021
- 2021-07-23 CN CN202110836436.4A patent/CN115692220A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101043836B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1323431C (zh) | 半导体制造设备和半导体器件的制造方法 | |
| KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
| US7727875B2 (en) | Grooving bumped wafer pre-underfill system | |
| KR100609806B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4848153B2 (ja) | 半導体装置の製造方法 | |
| CN105742198B (zh) | 管芯接合器及其使用方法 | |
| KR20070093836A (ko) | 반도체 장치의 제조 방법 | |
| JP2005507172A (ja) | ダイ取付用途のための接着剤ウェファー | |
| TW200818350A (en) | Semiconductor packaging method by using large panel size | |
| US6779258B2 (en) | Semiconductor packages and methods for making the same | |
| US6995468B2 (en) | Semiconductor apparatus utilizing a preparatory stage for a chip assembly | |
| JPH1167699A (ja) | 半導体装置の製造方法 | |
| US20070117259A1 (en) | Semiconductor component and method of manufacture | |
| CN115692220A (zh) | 一种芯片贴片工艺及结构 | |
| US10304716B1 (en) | Package structure and manufacturing method thereof | |
| CN103305138A (zh) | 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法 | |
| JP4480701B2 (ja) | 半導体装置の製造方法 | |
| TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
| US20110294262A1 (en) | Semiconductor package process with improved die attach method for ultrathin chips | |
| WO2001080312A1 (en) | Pre-application of die attach material to wafer back | |
| CN111952166A (zh) | 晶圆接合膜及制作方法 | |
| JP2005129912A (ja) | 受動素子の供給方法および半導体パッケージ製造用受動素子ならびに受動素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 12, Shangyang Road, Chengdu Hi-tech Zone, Chengdu, Sichuan 611743 Applicant after: Chengdu ESWIN SYSTEM IC Co.,Ltd. Address before: No. 12, Shangyang Road, Chengdu Hi-tech Zone, Chengdu, Sichuan 611743 Applicant before: Chengdu yisiwei system integrated circuit Co.,Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |