KR20040084794A - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040084794A
KR20040084794A KR1020040020176A KR20040020176A KR20040084794A KR 20040084794 A KR20040084794 A KR 20040084794A KR 1020040020176 A KR1020040020176 A KR 1020040020176A KR 20040020176 A KR20040020176 A KR 20040020176A KR 20040084794 A KR20040084794 A KR 20040084794A
Authority
KR
South Korea
Prior art keywords
adhesive tape
peeling
semiconductor wafer
adsorption
semiconductor
Prior art date
Application number
KR1020040020176A
Other languages
English (en)
Other versions
KR100609790B1 (ko
Inventor
구로사와테쯔야
다뀨우신야
모찌다긴야
와따나베겐이찌
Original Assignee
가부시끼가이샤 도시바
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 린텍 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20040084794A publication Critical patent/KR20040084794A/ko
Application granted granted Critical
Publication of KR100609790B1 publication Critical patent/KR100609790B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/10—Sound-deadening devices embodied in machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 과제는 반도체 칩의 크랙이나 칩핑 등의 불량을 저감하여 고품질의 반도체 장치를 제조하는 동시에 제조 수율의 저하를 억제하는 점착성 테이프의 박리 기구를 갖는 반도체 제조 장치 및 반도체 장치의 제조 방법을 제공하는 것이다.
점착성 테이프(24)의 박리 방향에 대해 보유 지지 테이블(3)에 지지되어 적어도 2개의 흡착 영역으로 분리된 다공질재로 점착성 테이프의 상기 반도체 웨이퍼측을 흡착 고정하고, 개편화된 반도체 웨이퍼에 접착된 점착성 테이프(24)를 박리하는 박리 기구를 갖는다. 반도체 웨이퍼에는 반도체 칩(1)의 이면마다 접착제층이 접합되어 있다. 반도체 웨이퍼를 상기 다공질재로 2계통 이상의 진공 배관 계통을 제어하여 점착성 테이프를 박리 전후에서 2분할 이상이 된 흡착 블럭 및 진공 계통을 절환하여 박리하고, 반도체 칩을 개별적으로 테이블로부터 박리한다. 반도체 칩을 적층하는 스택 MCP 제품의 작성이 가능해진다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법 {SEMICONDUCTOR MANUFACTURING DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 반도체 제조 장치 및 반도체 장치의 제조 방법에 관한 것으로, 예를 들어 반도체 웨이퍼에 접착된 점착성 테이프를 박리하는 박리 기구를 구비한 반도체 제조 장치 및 이 반도체 제조 장치를 적용한 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정에 있어서, 소자 형성이 종료된 반도체웨이퍼는 다이싱 라인이나 칩 분할 라인에 따라서 분리되고, 개편화됨으로써 복수의 반도체 칩이 형성된다. 개편화 공정의 전후로 반도체 웨이퍼에 점착성 테이프가 부착되고, 개편화된 반도체 칩이 웨이퍼 형상대로 일체화되어 있다. 이와 같이 복수의 반도체 칩에 개편화되어 점착성 테이프에 지지된 반도체 웨이퍼는, 예를 들어 다이본더(도9 참조) 등을 이용한 실제 장착 공정으로 이행된다. 반도체 웨이퍼로부터 분리된 각 반도체 칩은 점착성 테이프로부터 픽업되고, 리드 프레임이나 TAB 테이프에의 마운트 공정 혹은 패키지에의 봉지 공정 등의 실제 장착 공정을 거쳐 반도체 장치가 완성된다.
이러한 개개의 반도체 칩을 픽업할 때, 반도체 웨이퍼의 표면 중 점착성 테이프가 부착된 면과는 반대의 면을, 웨이퍼 링에 부착된 다른 점착성 테이프에 부착한 후 상기 점착성 테이프를 박리하고, 웨이퍼 링을 픽업 장치에 장착하여 개개의 반도체 칩을 픽업한다.
도55는, 반도체 칩(100)을 점착성 테이프(101)로부터 픽업할 때의 종래의 픽업 장치의 주요 구성부의 확대 단면도이다(특허 문헌 1). 웨이퍼 링에 부착된 점착성 테이프(101)로부터 반도체 칩(100)을 박리하여 픽업하는 경우에는, 반도체 칩(100)의 이면측으로부터 점착성 테이프(101)를 개재시켜 돌출 핀(니들)(102)을 돌출(상승)시키고, 점착성 테이프(101)의 탄성력을 이용하여 반도체 칩(100)을 박리한다. 돌출 핀(102)은 상기 반도체 칩(100)의 각 코너부 혹은 중앙부 근방에 대응하는 위치에 배치되고, 그 기초부는 핀 홀더(103)에 장착되어 있다.
반도체 칩(100)을 점착성 테이프(101)로부터 박리하는 순서로서는, 우선 픽업의 대상이 되는 반도체 칩(100)이 돌출 핀(102) 상에 위치하도록, 반도체 칩(100)이 부착된 점착성 테이프(101)가 고정된 보유 지지 테이블을 이동시킨다. 다음에, 박리하는 반도체 칩(100)의 위치 검출이나 양품/불량품을 판별하기 위한 마크 검출 등을 행하고, 백업 홀더(104)의 내부를 진공 상태로 하여 점착성 테이프(101)를 백업 홀더(104)의 상면에 흡착하여 고정한다. 이 상태에서 돌출 핀(102)이 부착되어 있는 핀 홀더(103)를 상승시켜 돌출 핀(102)을 백업 홀더(104)의 상면으로부터 돌출시키고, 점착성 테이프(101)를 개재시켜 반도체 칩(100)을 이면측으로부터 상승한다. 상승된 반도체 칩(100)은 흡착 콜릿(105)에 의해 흡착되어 실제 장착 공정으로 공급된다.
최근은, 반도체 칩을, 예를 들어 카드형의 얇은 패키지에 내장하기 위해, 반도체 칩의 박형화가 강하게 요구되어 있고, 반도체 웨이퍼의 이면의 연마, 연삭 및 에칭에 의해 반도체 칩을 100 ㎛ 이하에까지 얇게 하고 있다.
이와 같이 반도체 칩의 두께가 100 ㎛ 이하가 된 경우의 상기 크랙의 문제점에 대해, 도56 및 도57을 참조하여 보다 상세하게 설명한다.
반도체 칩의 두께가 상술한 바와 같이 매우 얇으면, 반도체 칩(100)의 외주부(특히 코너 부분)가 점착성 테이프(101)로부터 박리되었다고 해도, 돌출 핀(102)이 상승하는 속도보다 점착성 테이프(101)가 박리되는 속도 쪽이 느리기 때문에, 도56의 (a)에 도시한 바와 같이 박리하기 전에 반도체 칩(100)이 오목형으로 휘어 버리고, 도56의 (b)에 도시한 바와 같이 최종적으로는 크랙에 이른다. 또한, 도57의 (a)에 도시한 바와 같이 점착성 테이프(101)를 개재시킨 상태에서 반도체칩(100)의 이면측을 돌출 핀(102)으로 밀어 올리면, 코너부밖에 박리되지 않은 상태에서 반도체 칩(100)과 돌출 핀(102)과의 접촉부에 크랙이 들어가거나, 도57의 (b)에 도시한 바와 같이 돌출 핀(102)이 관통되거나 해 버려, 칩 크랙에 이르러 버린다. 반도체 칩의 두께가 100 ㎛ 이상이면, 반도체 칩(100)과 점착성 테이프(101)의 접착력보다, 반도체 칩의 강도(두께 방향)가 강하기 때문에, 이러한 현상은 발생하기 어렵다.
[특허 문헌 1]
일본 특허 공개 제2003-17513호 공보(도1, 도2 및 그 설명 부위)
이와 같이, 반도체 칩이 박두께화되면 반도체 칩의 저항 강도가 낮아지고, 종래의 점착성 테이프의 박리 기구나 박리 방법 및 종래의 반도체 칩의 픽업 장치나 픽업 방법으로서는 크랙이나 칩핑 등의 품질 저하와 수율 저하를 회피할 수 없고, 이들 기구나 장치 및 방법뿐만 아니라, 이들을 구비하는 반도체 장치의 제조 장치나 반도체 장치의 제조 방법에 대해서도 개선이 요구되고 있다.
특히, 반도체 칩 이면 또는 소자 형성면에 접착제 및 접착 시트 혹은 접착 필름이 부착된 것은 박리시의 하중이 높아져 크랙의 발생 빈도가 높아지고, 그 결과 반도체 장치의 품질의 저하나 수율의 저하를 초래한다는 문제가 있었다.
본 발명은, 이러한 사정에 비추어 이루어진 것으로, 그 목적은 반도체 칩의 크랙이나 칩핑 등의 불량을 저감하여 고품질의 반도체 장치를 제조할 수 있는 동시에 제조 수율의 저하도 억제할 수 있는 점착성 테이프의 박리 기구를 갖는 반도체제조 장치 및 이 반도체 제조 장치를 이용한 스택 MCP(Multi Chip Package) 제품에 적합한 반도체 장치의 제조 방법을 제공하는 데 있다.
도1의 (a)는 본 발명의 제1 실시 형태에서 이용되는 반도체 웨이퍼의 사시도 이고, (b)는 (a)의 사시도의 A-A선에 따르는 부분의 단면도.
도2는 본 발명의 제1 실시 형태에 관한 반도체 제조 장치의 개략 구성을 도시하는 사시도.
도3의 (a)는 도2에 도시하는 반도체 제조 장치의 박리 기구 및 픽업 기구에서 이용되는 웨이퍼 흡착부의 평면도이고, (b)는 (a)의 3H-3H선에 따르는 부분의 단면도.
도4의 (a), (b) 및 (c)는 도2에 도시하는 반도체 제조 장치의 웨이퍼 흡착부와 개편화된 반도체 웨이퍼의 위치 관계를 설명하는 평면도.
도5는 도2에 도시하는 반도체 제조 장치가 구비하는 점착성 테이프의 박리 기구를 설명하는 단면도.
도6의 (a) 및 (b)는 도2에 도시하는 반도체 제조 장치가 구비하는 보조 플레이트의 구성예를 설명하는 단면도 및 다른 구성예를 나타내는 단면도.
도7은 도2에 도시하는 반도체 제조 장치가 구비하는 반도체 칩의 픽업 기구를 설명하는 단면도.
도8은 도2에 도시하는 반도체 제조 장치가 구비하는 반도체 칩의 픽업 기구의 다른 구성예를 설명하는 단면도.
도9의 (a), (b) 및 (c)는 본 발명의 제1 실시 형태에 관한 픽업한 반도체 칩의 실장 공정을 설명하는 개략 사시도.
도10의 (a), (b) 및 (c)는 본 발명의 제1 실시 형태에 관한 픽커를 설명하는 사시도.
도11의 (a), (b) 및 (c)는 본 발명의 제1 실시 형태에 관한 플립 칩 본더를 설명하는 사시도.
도12의 (a), (b) 및 (c)는 본 발명의 제1 실시 형태에 관한 필름 접착 본더를 설명하는 사시도.
도13의 (a), (b) 및 (c)는 본 발명의 제1 실시 형태에 관한 이너 리드 본더를 설명하는 사시도 및 단면도.
도14의 (a)는 본 발명의 제2 실시 형태에 이용되는 반도체 웨이퍼의 사시도 이고, (b)는 (a)의 사시도의 B-B선에 따르는 부분의 단면도.
도15의 (a), (b) 및 (c)는 본 발명의 제2 실시 형태에 있어서의 박리 공정으로부터 픽업 공정까지를 설명하는 공정 단면도.
도16의 (a)는 본 발명의 제3 실시 형태에 이용되는 반도체 웨이퍼의 사시도 이고, (b)는 (a)의 사시도의 C-C선에 따르는 부분의 단면도.
도17의 (a) 및 (b)는 본 발명의 제3 실시 형태에 의한 박리 공정 및 픽업 공정을 설명하는 공정 단면도.
도18의 (a)는 본 발명의 제4 실시 형태에 이용되는 반도체 웨이퍼의 사시도 이고, (b)는 (a)의 사시도의 D-D선에 따르는 부분의 단면도.
도19의 (a), (b) 및 (c)는 본 발명의 제4 실시 형태에 의한 박리 공정으로부터 픽업 공정까지를 설명하는 공정 단면도.
도20의 (a)는 본 발명의 제5 실시 형태에 이용되는 반도체 웨이퍼의 사시도 이고, (b)는 (a)의 사시도의 E-E선에 따르는 부분의 단면도.
도21의 (a), (b) 및 (c)는 본 발명의 제5 실시 형태에 의한 박리 공정으로부터 픽업 공정까지를 설명하는 공정 단면도.
도22의 (a)는 본 발명의 제6 실시 형태에 이용되는 반도체 웨이퍼의 사시도이고, (b)는 (a)의 사시도의 F-F선에 따르는 부분의 단면도.
도23의 (a), (b) 및 (c)는 본 발명의 제6 실시 형태에 의한 박리 공정으로부터 픽업 공정까지를 설명하는 공정 단면도.
도24의 (a)는 본 발명의 제7 실시 형태에 이용되는 반도체 웨이퍼의 사시도이고, (b)는 (a)의 사시도의 G-G선에 따르는 부분의 단면도.
도25의 (a), (b) 및 (c)는 본 발명의 제7 실시 형태에 의한 박리 공정으로부터 픽업 공정까지를 설명하는 공정 단면도.
도26의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 26H-26H선에 따르는 부분의 단면도.
도27의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 27H-27H선에 따르는 부분의 단면도.
도28의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 28H-28H선에 따르는 부분의 단면도.
도29의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 29H-29H선에 따르는 부분의 단면도.
도30의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 30H-30H선에 따르는 부분의 단면도.
도31의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 31H-31H선에 따르는 부분의 단면도.
도32의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 32H-32H선에 따르는 부분의 단면도.
도33의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 33H-33H선에 따르는 부분의 단면도.
도34의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 34H-34H선에 따르는 부분의 단면도.
도35의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 35H-35H선에 따르는 부분의 단면도.
도36의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 36H-36H선에 따르는 부분의 단면도.
도37의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 37H-37H선에 따르는 부분의 단면도.
도38의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 38H-38H선에 따르는 부분의 단면도.
도39의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 39H-39H선에 따르는 부분의 단면도.
도40의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 40H-40H선에 따르는 부분의 단면도.
도41의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 41H-41H선에 따르는 부분의 단면도.
도42의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 42H-42H선에 따르는 부분의 단면도.
도43의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 43H-43H선에 따르는 부분의 단면도.
도44의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 44H-44H선에 따르는 부분의 단면도.
도45의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 45H-45H선에 따르는 부분의 단면도.
도46의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 46H-46H선에 따르는 부분의 단면도.
도47의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 47H-47H선에 따르는 부분의 단면도.
도48의 (a)는 도3에 나타내는 웨이퍼 흡착부의 구성예와는 다른 별도의 구성예를 나타내는 평면도이고, (b)는 (a)의 48H-48H선에 따르는 부분의 단면도.
도49의 (a)는 본 발명에 있어서 이용되는 반도체 웨이퍼를 탑재한 웨이퍼 링의 일예의 사시도이고, (b)는 (a)의 사시도의 J-J선에 따르는 부분의 단면도.
도50은 본 발명의 제8 실시 형태에 이용되는 반도체 웨이퍼의 사시도이고, (b)는 (a)의 사시도의 K-K선에 따르는 부분의 단면도.
도51의 (a), (b), (c) 및 (d)는 본 발명의 제8 실시 형태에 의한 점착성 테이프의 박리 공정, 접착제층 및 저유전율 절연막의 절단 및 용융 공정 및 반도체 칩의 픽업 공정을 설명하는 공정 단면도.
도52의 (a), (b), (c) 및 (d)는 본 발명의 제8 실시 형태의 비교예를 나타내는 개략도.
도53은 본 발명의 제8 실시 형태의 비교예를 나타내는 평면도.
도54는 본 발명의 제8 실시 형태의 효과를 나타내는 평면도.
도55는 반도체 칩을 점착성 테이프로부터 픽업할 때의 종래의 픽업 장치의 주요 구성부의 확대 단면도.
도56의 (a) 및 (b)는 반도체 칩의 두께가 100 ㎛ 이하인 경우의 크랙에 대해 설명하는 반도체 칩의 단면도 및 평면도.
도57의 (a) 및 (b)는 반도체 칩의 두께가 100 ㎛ 이상인 경우의 크랙에 대해 설명하는 반도체 칩의 단면도 및 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 30, 40, 50, 60, 70, 80 : 반도체 칩
2 : 웨이퍼 흡착부
2-1 내지 2-7 : 흡착 영역
3, 33, 43, 53, 63, 73, 83 : 보유 지지 테이블
4 : TV 카메라
5 : 리드 프레임 공급부
6 : 리드 프레임 반송 장치
7 : 페이스트 공급 장치
8 : 본딩 툴
9 : 리드 프레임 수납부
10, 36, 56, 66, 76, 86 : 흡착 콜릿
11 : 위치 수정 스테이지
12 : 본딩 헤드
13 : 리드 프레임
14 : 도전성 페이스트
15 : 트레이
16 : 실장 기판
17 : 필름 기판
18 : TAB 테이프
19a, 19b : 가열 툴
20 : 흡입 장치
21, 31, 41, 51, 61, 71, 81 : 박리 갈고리
22, 32, 42, 52, 62, 72, 82 : 보조 플레이트
23-1 내지 23-7 : 접속 구멍
24, 34, 44, 54, 64, 74, 84 : 점착성 테이프
25A, 25B : 진공 배관
26-A 내지 26-G : 절환 밸브
27A, 27B : 진공 펌프
28, 30 : 플레이트
29, 39, 49, 59, 69, 79, 89 : 접착제층
35 : 웨이퍼 링
210 : 저유전율 절연막(low-k막)
본 발명에 따르면,
이면에 부착제층이 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼의 소자 형성면 상에 부착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
이면 전체면에 접착제층이 부착되어 개편화된 반도체 웨이퍼의 소자 형성면 상에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 접착제층을 절단하는 절단 수단을 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
이면 전체면에 접착제층이 부착된 반도체 웨이퍼의 소자 형성면 상에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 반도체 웨이퍼를 절단하여 개편화하는 동시에 상기 접착제층을 절단하는 절단 수단을 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
소자 형성면에 접착제층이 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼의 소자 형성면에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
반도체 웨이퍼의 소자 형성면에 접착제층을 통해 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 접착제층 및 상기 반도체 웨이퍼를 반도체 칩 형상으로 절단하는 절단 수단을 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
개편화된 반도체 웨이퍼의 소자 형성면에 접착제층을 통해 형성된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 접착제층을 절단하는 절단 수단을 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
반도체 웨이퍼의 소자 형성면에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 반도체 웨이퍼를 절단하여 개편화하는 절단 수단을 갖는 반도체 제조 장치가 제공된다.
또한, 본 발명에 따르면,
이면에 접착제층이 부착된 복수의 반도체 칩으로부터 구성되어 개편화된 반도체 웨이퍼 상에 접착된 점착성 테이프를 박리하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
개편화되어 이면 전체면에 접착제층이 부착된 반도체 웨이퍼 상에 접착된 점착성 테이프를 박리하는 공정과,
상기 점착성 테이프를 박리하고 나서 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
이면 전체면에 접착제층이 부착된 반도체 웨이퍼 상에 접착된 점착성 테이프를 박리하는 공정과,
상기 점착성 테이프를 박리하고 나서 상기 반도체 웨이퍼 및 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
상기 반도체 웨이퍼 및 상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
개편화된 반도체 웨이퍼의 소자 형성면에 접착제층을 통해 접착된 점착성 테이프를 박리하는 공정과,
상기 점착성 테이프를 박리하고 나서 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡인 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
소자 형성면에 접착제층이 각각 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼에 접착된 점착성 테이프를 박리하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
소자 형성면에 접착제층이 부착된 반도체 웨이퍼에 부착된 점착성 테이프를 박리하는 공정과,
상기 점착성 테이프를 박리하고 나서 상기 반도체 웨이퍼 및 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
상기 반도체 웨이퍼 및 상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
반도체 웨이퍼에 접착된 점착성 테이프를 박리하는 공정과,
상기 점착성 테이프를 박리하고 나서 상기 반도체 웨이퍼를 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
상기 점착성 테이프를 박리하는 공정은,
상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
상기 반도체 웨이퍼의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법이 제공된다.
이하, 도면을 참조하여 발명의 실시 형태를 설명한다.
우선, 도1 내지 도13을 참조하여 제1 실시 형태를 설명한다.
본 실시 형태에서는, 반도체 제조 장치로서 점착성 테이프의 박리 기구 및 반도체 칩의 픽업 기구를 갖는 다이본더를 예로 들어 설명한다.
도1은 본 실시 형태에 있어서 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 A-A선에 따르는 부분의 단면도, 도2는 본 발명의 제1 실시 형태에 관한 반도체 제조 장치의 개략 구성을 도시하는 사시도, 도3은 도2에 도시한 반도체 제조 장치의 박리 기구 및 픽업 기구로 이용되는 웨이퍼 흡착부의 평면도 및 이 평면도의 3H - 3H선에 따르는 부분의 단면도, 도4는 도2에 도시한 반도체 제조 장치의 웨이퍼 흡착부와 개편화된 반도체 웨이퍼와의 위치 관계를 설명하는 평면도, 도5는 도2의 다이본더의 박리 기구의 동작에 대해 설명하는 단면도, 도6은 보조 플레이트의 구성예에 대해 설명하는 도면, 도7 및 도8은 각각 도2에 도시한 다이본더의 픽업 기구의 동작에 대해 설명하는 단면도, 도9는 픽업한 반도체 칩의 실제 장착 공정의 일예에 대해 설명하는 개략도, 도10 내지 도13은 픽업한 반도체 칩의 실시 공정의 다른 예를 도시하는 단면도이다.
도1에 도시한 반도체 웨이퍼는 점착성 테이프(24)가 표면 보호 테이프로서 소자 형성 영역을 갖는 소자 형성면의 전체면에 피복되고, 이면에는 접착제층(29)이 형성되어 있다. 본 실시 형태에 있어서 접착제층(29)은 반도체 칩마다 분리하여 형성되어 있다.
도2에 도시한 다이본더는 점착성 테이프를 박리하기 위한 박리 기구 및 반도체 칩을 픽업하는 픽업 기구, 픽업한 반도체 칩을 리드 프레임 상으로 이송하는 이송 기구 및 리드 프레임을 반송하는 반송 기구를 구비한다. 박리 기구는 보유 지지 테이블(3), TV 카메라(4), 박리 갈고리(21), 보조 플레이트(22) 및 흡인 장치(20)를 포함한다. 픽업 기구는 보유 지지 테이블(3), TV 카메라(4), 흡착 콜릿(22) 및 흡입 장치(20)를 갖는다. 박리 기구 및 픽업 기구는 보유 지지 테이블(3), TV 카메라(4) 및 흡입 장치(20)를 공용한다.
보유 지지 테이블(3)은 점착성 테이프를 박리하는 방향에 있어서, 적어도 2개의 흡착 영역으로 분리된(블록화된) 다공질재, 예를 들어 필름형의 세라믹재/유리 에폭시 기판으로 이루어지는 웨이퍼 흡착부(2)를 갖는다. 본 실시 형태에서는, 도3에 도시한 바와 같이 웨이퍼 흡착부(2)가 7개의 흡착 영역(2-1 내지 2-7)을 갖는다. 각각의 흡착 영역(2-1 내지 2-7)의 하부에는 진공 배관을 접속하기 위한 접속 구멍(23-1 내지 23-7)이 마련되어 있다. 이 웨이퍼 흡착부(2)에는 소자 형성이 종료된 반도체 웨이퍼로부터 개편화되어 점착성 테이프(24)(도5 참조)에 부착된 반도체 칩(1)이 소자 형성면과는 반대의 면측에서 접착제층(29)을 통해 흡착되어 고정된다. 이 때, 도4의 (a) 및 (b)에 도시한 바와 같이 박리 방향에 대해 각 흡착 영역(2-1 내지 2-7)의 길이 방향이 직교하도록 배치하면, 픽업시의 각 반도체 칩(1)의 위치 인식이 용이해진다. 이 한편, 도4의 (a) 및 (c)에 도시한 바와 같이 박리 방향에 대해 각 반도체 칩(1)의 대각선이 평행해지는 방향(반도체 칩이 정방형인 경우에는 45도의 기울기를 가짐)에 배치하면, 점착성 테이프(24)의 박리가 반도체 칩(1)의 코너부로부터 개시되므로 용이하게 박리할 수 있다. 어느 쪽의 배치를 선택하는 것은 반도체 칩(1)의 사이즈나 두께, 점착성 테이프(24)의 점착력 등을 고려하여 결정하면 좋다.
보유 지지 테이블(3)은 반도체 웨이퍼를 XY 방향으로 이동시킴으로써, 흡입 장치(20) 상에 개개의 반도체 칩(1)을 이동시키게 되어 있다. TV 카메라(4)는 반도체 칩(1)의 표면을 모니터한다. 흡입 장치(20)는 보유 지지 테이블(3)의 하측에 설치되어 있고, 웨이퍼 흡착부(2) 각각의 흡착 영역(2-1 내지 2-7)에 대응하여 설치된 적어도 2계통의 진공(흡입) 배관과 각각에 대응하는 2개의 진공(흡입) 펌프및 진공 배관을 절환하는 절환 밸브와, 이 절환 밸브를 제어하는 제어 장치 등을 갖고 있다.
반도체 칩(1)을 리드 프레임 상으로 이송하는 이송 기구는 본딩 툴(8), 흡착 콜릿(10), 위치 수정 스테이지(11) 및 본딩 헤드(12) 등으로 구성되어 있다. 흡착 콜릿(10)은 픽업시에도 이용되는 것으로, 점착성 테이프(24)로부터 박리된 반도체 칩(1)을 흡착하여 위치 수정 스테이지(11) 상으로 이송한다. 이 위치 수정 스테이지(11) 상으로 반도체 칩(1)의 위치가 수정된다. 위치가 수정된 반도체 칩(1)은 본딩 헤드(8)에 의해 리드 프레임 상으로 이송된다.
또한, 리드 프레임을 반송하는 반송 기구는 리드 프레임 공급부(5), 리드 프레임 반송 장치(6), 페이스트 공급 장치(7) 및 리드 프레임 수납부(9) 등으로 구성되어 있다. 리드 프레임 공급부(5)에는 다이본딩 전의 리드 프레임이 수용되어 있고, 리드 프레임을 리드 프레임 반송 장치(6)에 차례로 송출하도록 되어 있다. 페이스트 공급 장치(7)는 리드 프레임 반송 장치(6)가 반송된 리드 프레임의 베드부에 도전성 페이스트를 도포하는 것이다. 또한, 리드 프레임 수납부(9)는 다이본딩이 종료된 리드 프레임을 수용한다.
이 다이본더의 전체의 개략적인 동작은, 다음과 같다. 우선, 소자 형성을 종료한 반도체 웨이퍼를 개편화하여 복수의 반도체 칩(1)을 형성하고, 이들 반도체 칩(1)을 점착성 테이프(24)에 전사 접착하여 보유 지지 테이블(3)에 장착한다. 혹은, 앞서 다이싱이라 불리우는 방법으로 소자 형성을 종료한 웨이퍼에 소자 형성면측으로부터 다이싱 라인(또한 칩 분할 라인)에 따른 절단 홈을 형성하고, 이 소자형성면측에 점착성 테이프(24)를 부착한 후, 웨이퍼의 이면을 적어도 앞서 절단 홈에 도달할 때까지 연삭함으로써 개편화하고, 복수의 반도체 칩(1)을 형성한 것을 보유 지지 테이블(3)에 장착한다. 다음에, 흡입 장치(20)에서 반도체 칩(1)을 직접적으로 흡착 고정하고, 박리 갈고리(21)와 보조 플레이트(22)를 이용하여 점착성 테이프를 박리한다. 계속해서, 보유 지지 테이블(3)을 XY 방향으로 이동시켜 TV 카메라(4)를 이용하여 반도체 칩(1)의 표면을 모니터하고, 이 모니터로 얻은 화상 데이터를 2치화 혹은 다치화하여 반도체 칩(1)의 위치 검출 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다. 그리고, 흡입 장치(20)에 의한 진공으로 흡인하면서(반도체 칩의 사이즈나 두께에 따라서는, 반드시 진공으로 흡인할 필요는 없음) 반도체 칩(1)을 흡착 콜릿(10)으로 흡착하고 픽업하여 위치 수정 스테이지(11) 상으로 이송하고, 반도체 칩(1)의 위치나 필요에 따라서 그 표리의 배치를 조정한 후, 본딩 헤드(8)에 의해 리드 프레임 상으로 이송한다.
다음에, 픽업 종료 후, 다음에 픽업하는 반도체 칩(1)의 위치로 보유 지지 테이블(3)을 이동한다. 또한, 이들의 동작을 반복한다.
한편, 리드 프레임 공급부(5)는 리드 프레임을 리드 프레임 반송 장치(6)로 차례로 송출한다. 리드 프레임 반송 장치(6)로 반송되는 리드 프레임의 베드부에는, 페이스트 공급 장치(7)로부터 도전성 페이스트가 도포된다. 그리고, 상기 본딩 헤드(8)로 이송된 반도체 칩(1)이 리드 프레임의 베드부 상에 마운트(이를 다이 본딩이라 함)된다. 다이 본딩이 종료된 리드 프레임은 리드 프레임 수납부(9)에 수용된다. 이상의 동작은 차례로 반복된다.
다음에, 전술한 바와 같은 다이본더에 있어서의 점착성 테이프의 박리 기구와 반도체 칩의 픽업 기구 및 이들을 이용한 박리 방법 및 픽업 방법에 대해 도5 내지 도9에 의해 상세하게 설명한다.
(1) 우선, 소자 형성면에 점착성 테이프(24)가 부착되어 개편화된 반도체 웨이퍼를 준비한다. 반도체 웨이퍼는, 각각의 이면이 접착제층(29)으로 피복된 반도체 칩(1)으로 구성되어 있다. 또한, 전술한 바와 같이 점착성 테이프는 반도체 웨이퍼의 표면 보호 테이프 혹은 지지 테이프에 이용된다.
(2) 개편화된 반도체 웨이퍼는 보유 지지 테이블(3)에 셋트된다.
(3) 보유 지지 테이블(3)에는 2계통의 진공 배관(25A, 25B), 배관의 절환 밸브(26-A 내지 26-G) 및 2개의 진공 펌프(27A, 27B)가 설치되어 있고, 이들을 이용하여 점착성 테이프(24)의 박리가 행해진다. 우선, 제1 계통의 진공 배관(25A)과 제1 진공 펌프(27B)를 이용하여 점착성 테이프(24)에 접착된 반도체 웨이퍼를 진공 흡입하여 흡착 고정한다.
(4) 이 상태에서 점착성 테이프(24)의 박리를 개시한다. 박리시에 점착성 테이프(24)의 단부측에 박리용 테이프를 접착하고, 그 박리용 테이프의 단부를 박리 갈고리(21)로 보유 지지하고, 점착성 테이프(24)의 상부에 박리를 보조하는 보조 플레이트(22)를 세트하고, 이 보조 플레이트(22)로 점착성 테이프(24)의 상면을 억제하여 점착성 테이프(24)를 구부리면서 박리 갈고리(21)로 점착성 테이프(24)의 일단부를 나타낸 화살표 방향으로 0.1 ㎜ 내지 100 ㎜/초의 속도, 바람직하게는 0.1 ㎜ 내지 10 ㎜/초의 속도로 당긴다.
(5) 이 때, 박리 갈고리(21)를 당기는 강도에 강약을 부여해도 좋고, 박리 갈고리(21)와 보조 플레이트(22)를 일정한 속도로 이동시켜 박리해도 좋다. 또한, 박리 갈고리(21)로 일정한 거리만큼 당긴 후, 보조 플레이트(22)로 점착성 테이프(24)의 상면을 억제하는 동작을 반복해도 좋다. 그리고, 웨이퍼 흡착부(2)가 인접하는 흡착 영역(2-1 내지 2-7) 근방의 점착성 테이프(24)의 일부가 박리되었을 때에 절환 밸브(26-A 내지 26-G)에 의해 제2 계통의 진공 배관(25B)으로 절환하고, 박리된 흡착 영역의 반도체 칩(1)을 제2 진공 펌프(27B)에서 흡착하여 고정한다. 도5는 박리가 흡착 영역(2-1)과 흡착 영역(2-2)의 경계 영역까지 진행되어 절환 밸브(26-A)가 절환된 상태를 도시하고 있다.
(6) 이하 마찬가지로 하여 점착성 테이프(24)의 박리에 따라서 절환 밸브(26-A 내지 26-G)를 차례로 절환해 간다. 그리고, 점착성 테이프(24)가 완전히 박리된 상태에서는, 각 반도체 칩(1)은 점착성 테이프(24)로부터 웨이퍼 흡착부(2)로 전사되고, 제2 진공 펌프(27B)에 의해 제2 계통의 진공 배관(25B)을 거쳐서 각 반도체 칩(1)이 흡착되어 고정된다. 또한, 보조 플레이트(22)는 도6의 (a)에 도시한 바와 같이 선단부가 라운딩되어 있는 것이나 도6의 (b)에 도시한 바와 같이 선단부가 예각인 것을 이용할 수 있다. 선단부의 형상은 점착성 테이프(24)의 두께나 점착력, 유연성 등에 의해 결정한다.
(7) 다음에, 반도체 칩(1)의 위치 검출 및 양품 검출을 행한다.
(8) 그 후, 웨이퍼 흡착부(2)로부터 개개의 반도체 칩(1)의 픽업을 개시한다. 픽업의 개시 직후에는, 각 반도체 칩(1)은 제2 진공 펌프(27B)에 의해 제2 계통의 진공 배관(25B)에서 흡착되어 고정되어 있고, 이 상태에서 흡착 콜릿(10)을 이용하여 흡착력만으로 픽업한다.
(9) 그리고, 픽업이 진행되어 다음에 픽업해야 할 이웃의 흡착 영역의 경계 근방까지 진행된 시점에서 절환 밸브를 절환하여 제1 계통의 진공 배관(25A)으로 절환하고, 제1 진공 펌프(27A)를 이용하여 픽업된 흡착 영역을 흡입한다. 도7에서는 픽업이 흡착 영역(2-1)까지 대략 종료되어 흡착 영역(2-1)에 대응하는 절환 밸브(26-A)가 폐쇄된 상태를 도시하고 있다.
(10) 이에 의해, 반도체 칩(1)을 픽업하여 웨이퍼 흡착부(2)의 일부가 노출됨으로써, 제2 진공 펌프(27B)의 흡입력이 저하되는 것을 방지하는 동시에, 노출된 웨이퍼 흡착부(2)에 잔존하고 있는 불량 칩이나 제품이 되지 않은 웨이퍼 주변부의 칩을 흡착하여 고정할 수 있다.
또한, 픽업이 진행되어 흡착 영역 내의 반도체 칩을 픽업한 시점에서, 도8에 도시한 바와 같이 절환 밸브를 폐쇄하여 흡착을 정지해도 좋다. 도7에서는 픽업이 흡착 영역(2-4)까지 진행되어 흡착 영역(2-1 내지 2-3)에 대응하는 절환 밸브(26-A 내지 26-C)가 폐쇄된 상태를 도시하고 있다.
(11) 그 후, 도9에 도시한 바와 같이 리드 프레임에 다이 본딩한다. 도9는 점착성 테이프(24)의 박리 공정(a), 픽업 공정(b), 반도체 칩(1)을 리드 프레임(13)으로 도전성 페이스트(14) 등에 의해 마운트하는 공정(c)을 각각 개략적으로 도시하고 있다.
(12) 그리고, 불량품 및 웨이퍼 주위부의 제품이 되지 않은 반도체 칩을 파기한다.
이상과 같은 구성 및 방법에 따르면, 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡입력으로 효과적으로 흡착 고정할 수 있으므로, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있으므로 반도체 칩을 적층하는 스택 MCP 제품의 작성이 용이하게 가능해진다.
종래의 기술에서는, 반도체 칩의 두께가 50 ㎛ 이하가 되면, 반도체 칩의 픽업시에 크랙이 다발하였지만(100 pcs/100 pcs), 본 실시 형태에 따르면 반도체 칩의 두께가 50 ㎛ 이하라도 크랙의 발생을 거의 무시할 수 있을 정도(0/100 pcs)까지 저감할 수 있었다.
또한, 상기 실시 형태에서는 다이본더를 예로 들어 설명하였지만, 본 발명은 점착성 테이프의 박리 기구나 반도체 칩의 픽업 장치가 필요해지는 다른 반도체 제조 장치에도 적용할 수 있다. 다른 반도체 제조 장치로서는, 예를 들어 도10에 도시한 바와 같이 점착성 테이프(24)를 박리한 후, 개개의 반도체 칩(1)을 픽업하여 트레이(15)에 채우는 픽커, 도11에 도시한 바와 같이 점착성 테이프(24)를 박리한 후, 개개의 반도체 칩(1)을 픽업하여 실장 기판(16) 상에 플립 접속으로 실장하는 플립 칩 본더, 도12에 도시한 바와 같이 점착성 테이프(24)를 박리한 후, 개개의 반도체 칩(1)을 픽업하여 열가소성의 필름 기판(17) 상에 마운트하는 필름 접착 본더, 도13에 도시한 바와 같이 점착성 테이프(24)를 박리한 후, 개개의 반도체 칩(1)을 픽업하고, 가열 툴(19a, 19b)을 이용하여 TAB 테이프(1S)에 마운트하는 이너 리드 본더 등이 있다.
다음에, 도14 및 도15를 참조하여 제2 실시 형태를 설명한다.
도14는 본 실시 형태에 있어서 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 B-B선에 따르는 부분의 단면도, 도15는 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명하는 공정 단면도이다.
도14에 도시하는 반도체 웨이퍼는 점착성 테이프(34)가 표면 보호 테이프로서 소자 형성 영역을 갖는 소자 형성면의 전면에 피복되고, 이면에는 접착 시트나 접착 필름 등의 접착제층(39)이 형성되어 있다. 접착제층(39)은 반도체 웨이퍼 전면에 형성되어 있다.
우선, 보유 지지 테이블(33) 상에 있어서 반도체 웨이퍼 표면으로부터 흡입 장치로 직접적으로 흡착 고정하면서, 박리 갈고리(31)와 보조 플레이트(32)를 이용하여 점착성 테이프(34)를 박리한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 점착성 테이프(34)의 박리 상태에서 각 다공질 블럭의 배관 계통을 절환하여 점착성 테이프를 박리한다[도15의 (a)]. 계속해서, 접착제층(39)을 칩 사이즈에 레이저나 블레이드 등의 절단 수단(35)을 이용하여 절단한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 절단 상황에 맞추어 각 다공질 블럭의 배관 계통을 절환하여 접착제층(39)을 절단한다[도15의 (b)]. 그 후, 웨이퍼 흡착부로부터 개개의 반도체 칩(30)의 픽업을 개시한다. 픽업의 개시 직후에는, 각 반도체 칩(30)은 흡착 콜릿(36)을 이용하여 흡착력만으로 픽업한다[도15의 (c)]. 픽업된 각 반도체 칩(30)은 리드 프레임 등에 본딩된다. 절단 수단으로서의 레이저는 YAG 레이저, CO2레이저, 단일 펄스 레이저를 포함한다.
이상과 같이, 본 실시 형태에 따르면 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡입력으로 효과적으로 흡착 고정할 수 있으므로, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있으므로 반도체 칩을 적층하는 스택 MCP 제품의 작성을 용이하게 할 수 있다.
다음에, 도16 및 도17을 참조하여 제3 실시 형태를 설명한다.
본 실시 형태에서는 접착제층이 반도체 웨이퍼를 구성하는 각 반도체 칩마다 그 소자 형성면 상에 형성되어 있는 데 특징이 있다. 도16은 본 실시 형태에 있어서 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 C-C선에 따르는 부분의 단면도, 도17은 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명하는 공정단면도이다.
도16에 도시하는 반도체 웨이퍼는, 점착성 테이프(44)가 표면 보호 테이프로서 소자 형성 영역을 갖는 소자 형성면의 전면에 피복되고, 이면에는 접착제층(49)이 형성되어 있다. 접착제층(49)은 반도체 웨이퍼와 점착성 테이프(44) 사이에 개재하여 반도체 칩마다 분리하여 형성되어 있다.
우선, 보유 지지 테이블(43) 상에 있어서 반도체 웨이퍼를 흡입 장치로 직접적으로 흡착 고정하면서 박리 갈고리(41)와 보조 플레이트(42)를 이용하여 점착성 테이프(44)를 반도체 웨이퍼 표면으로부터 박리한다. 그 때, 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 반도체 웨이퍼를 진공 고정하고, 점착성 테이프(44)의 박리 상태에 따라서 각 다공질 블럭의 배관 계통을 절환하여 점착성 테이프를 박리한다[도17의 (a)]. 그 후, 웨이퍼 흡착부로부터 개개의 반도체 칩(40)의 픽업을 개시한다. 픽업의 개시 직후에는, 각 반도체 칩(40)은 흡착 콜릿(46)을 이용하여 흡착력만으로 픽업한다[도17의 (b)]. 픽업된 각 반도체 칩(40)은 리드 프레임 등에 본딩된다.
이상과 같이, 본 실시 형태에 따르면 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡입력으로 효과적으로 흡착 고정할 수 있으므로, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있으므로 반도체 칩을 적층하는 스택 MCP 제품의 작성을 용이하게 할 수 있다.
다음에, 도18 및 도19를 참조하여 제4 실시 형태를 설명한다.
본 실시 형태에서는 아직 개편화되어 있지 않은 반도체 웨이퍼의 소자 형성면과는 반대측의 이면 상에 접착제층이 형성되어 있는 점에 특징이 있다. 도18은 본 실시 형태에 있어서 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 D-D선에 따르는 부분의 단면도, 도19는 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명하는 공정 단면도이다.
우선, 보유 지지 테이블(53) 상에서 흡입 장치로 직접적으로 반도체 웨이퍼를 흡착 고정하면서 박리 갈고리(51)와 보조 플레이트(52)를 이용하여 반도체 웨이퍼 표면으로부터 점착성 테이프(54)를 박리한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 점착성 테이프(54)의 박리 상태에 따라서 각 다공질 블럭의 배관 계통을 절환하여 점착성 테이프를 박리한다[도19의 (a)]. 계속해서, 반도체 웨이퍼 및 접착제층(59)을 칩 사이즈에 레이저나 블레이드 등의 절단 수단(55)을 이용하여 절단한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 절단 상황에 맞추어 각 다공질 블럭의 배관 계통을 절환하여 접착제층(59)을 절단한다[도19의 (b)]. 그 후, 웨이퍼 흡착부로부터 개개의 반도체 칩(50)의 픽업을 개시한다. 픽업의 개시 직후에는 흡착 콜릿(56)을 이용하여 그 흡착력만으로 각 반도체 칩(50)을 픽업한다[도19의(c)]. 픽업된 각 반도체 칩(50)은 리드 프레임 등에 본딩된다.
이상과 같이, 본 실시 형태에 따르면 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡입력으로 효과적으로 흡착 고정할 수 있으므로, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있으므로 반도체 칩을 적층하는 스택 MCP 제품의 작성을 용이하게 할 수 있다.
다음에, 도20 및 도21을 참조하여 본 발명의 제5 실시 형태를 설명한다.
본 실시 형태에서는 아직 개편화되어 있지 않고, 접착제층이 형성되어 있지 않은 반도체 웨이퍼를 취급하는 점에 특징이 있다. 도20은 본 실시 형태에 있어서 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 E-E선에 따르는 부분의 단면도, 도21은 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명하는 공정 단면도이다.
우선, 보유 지지 테이블(63) 상에서 흡입 장치에 의해 직접적으로 반도체 웨이퍼를 흡착 고정하면서 박리 갈고리(61)와 보조 플레이트(62)를 이용하여 점착성 테이프(64)를 반도체 웨이퍼 표면으로부터 박리한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 점착성 테이프(64)의 박리 상태에 따라서 각 다공질 블럭의 배관계통을 절환하여 점착성 테이프를 박리한다[도21의 (a)]. 계속해서, 레이저나 블레이드 등의 절단 수단(65)을 이용하여 반도체 웨이퍼를 칩 사이즈로 절단한다. 그 때에 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 절단 상황에 맞추어 각 다공질 블럭의 배관 계통을 절환하면서 절단한다[도21의 (b)]. 그 후, 웨이퍼 흡착부로부터 개개의 반도체 칩(60)의 픽업을 개시한다. 픽업의 개시 직후에는 흡착 콜릿(66)을 이용하여 그 흡착력만으로 각 반도체 칩(60)을 픽업한다[도21의 (c)]. 픽업된 각 반도체 칩(60)은 리드 프레임 등에 본딩된다.
이상과 같이, 본 실시 형태에 따르면 반도체 웨이퍼를 최적의 흡입력으로 효과적으로 흡착 고정하면서 점착성 테이프의 박리, 반도체 칩에의 개편화 및 픽업을 행하므로, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다.
다음에, 도22 및 도23을 참조하여 제6 실시 형태를 설명한다.
본 실시 형태에서는 아직 개편화되어 있지 않은 반도체 웨이퍼이며 그 소자 형성면 상에 형성된 접착제층을 갖는 반도체 웨이퍼를 취급하는 점에 특징이 있다. 도22는 본 실시 형태에 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 F-F선에 따르는 부분의 단면도, 도23은 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명하는 공정 단면도이다.
우선, 보유 지지 테이블(73) 상에서 흡입 장치에 의해 직접적으로 반도체 웨이퍼를 흡착 고정하면서 박리 갈고리(71)와 보조 플레이트(72)를 이용하여 반도체 웨이퍼 표면으로부터 점착성 테이프(74)를 박리한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 점착성 테이프(74)의 박리 상태에서 각 다공질 블럭의 배관 계통을 절환하여 점착성 테이프를 박리한다[도23의 (a)]. 계속해서, 반도체 웨이퍼 및 접착제층(79)을 칩 사이즈에 레이저나 블레이드 등의 절단 수단(75)을 이용하여 절단한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 절단 상황에 맞추어 각 다공질 블럭의 배관 계통을 절환하면서 접착제층(79) 및 반도체 웨이퍼를 절단한다[도23의 (b)]. 그 후, 개편화된 각 반도체 칩(70)의 웨이퍼 흡착부로부터의 픽업을 개시한다. 픽업의 개시 직후에는 흡착 콜릿(76)을 이용하여 그 흡착력만으로 각 반도체 칩(70)을 픽업한다[도23의 (c)]. 픽업된 각 반도체 칩(70)은 리드 프레임 등에 본딩된다.
이상과 같이, 본 실시 형태에 따르면 점착성 테이프의 반도체 웨이퍼로부터의 박리 위치나 반도체 칩의 개편화 및 픽업의 각각의 상태에 따라서 최적의 흡입력으로 효과적으로 흡착 고정할 수 있다. 이에 의해, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있으므로 반도체 칩을 적층하는 스택 MCP 제품의 작성을 용이하게 할 수 있다.
다음에, 도24 및 도25를 참조하여 제7 실시 형태를 설명한다.
도24는 본 실시 형태에 있어서 이용되는 반도체 웨이퍼의 사시도 및 이 사시도의 G-G선에 따르는 부분의 단면도, 도25는 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명하는 공정 단면도이다.
도24에 도시하는 반도체 웨이퍼에서는 점착성 테이프(84)가 소자 형성 영역을 갖는 소자 형성면의 전면에 접착 시트나 접착 필름 등의 접착제층(89)을 거쳐서 형성되어 있다. 반도체 웨이퍼는 이미 반도체 칩에 개편화되어 있다.
우선, 보유 지지 테이블(83) 상에서 흡입 장치로 직접적으로 반도체 웨이퍼를 흡착 고정하면서 박리 갈고리(81)와 보조 플레이트(32)를 이용하여 반도체 웨이퍼 표면으로부터 점착성 테이프(84)를 박리한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 점착성 테이프(84)의 박리 상태에서 각 다공질 블럭의 배관 계통을 절환하여 점착성 테이프를 박리한다[도25의 (a)]. 계속해서, 접착제층(89)을 칩 사이즈로 레이저나 블레이드 등의 절단 수단(85)을 이용하여 박리한다. 그 때, 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 반도체 웨이퍼를 진공 고정하고, 절단 상황에 맞추어 각 다공질 블럭의 배관 계통을 절환하면서 접착제층(89)을 절단한다[도25의 (b)]. 그 후, 개개의 반도체 칩(80)의 웨이퍼 흡착부로부터의 픽업을 개시한다. 픽업의 개시 직후에는 흡착 콜릿(36)을 이용하여 그 흡착력만으로 각 반도체 칩(80)을 픽업한다[도25의 (c)]. 픽업된 각 반도체 칩(80)은 리드 프레임 등에 본딩된다.
이상과 같이, 본 실시 형태에 따르면 이미 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡입력으로 효과적으로 흡착 고정할 수 있다. 이에 의해, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있으므로, 반도체 칩을 적층하는 스택 MCP 제품의 작성을 용이하게 할 수 있다.
이하, 도면을 참조하여 웨이퍼 흡착부의 다양한 구성예를 설명한다.
도26 내지 도28은 상술한 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다양한 구성예를 나타내고 있다. 도26에 도시하는 웨이퍼 흡착부(2)는 다공질재를 점착성 테이프의 박리 방향에 대해 2개의 흡착 영역으로 분리한 것이다. 도27에 도시하는 웨이퍼 흡착부(2)는 다공질재를 점착성 테이프의 박리 방향에 대해 5개의 흡착 영역으로 분리한 것이다. 도28에 도시하는 웨이퍼 흡착부(2)는 다공질재를 점착성 테이프의 박리 방향에 대해 9개의 흡착 영역으로 분리한 것이다.
도29 내지 도32에 각각 도시하는 웨이퍼 흡착부(2)는 다공질재를 점착성 테이프의 박리 방향에 대해 복수로 분할하는 것뿐만 아니라, 박리 방향과 직교하는 방향으로도 2분할함으로써 각각 흡착 영역을 4, 10, 14, 18개 마련한 것이다. 또한, 도33 내지 도35에 각각 도시하는 웨이퍼 흡착부(2)는 다공질재를 점착성 테이프의 박리 방향에 대해 복수로 분할하는 것뿐만 아니라, 박리 방향과 직교하는 방향으로도 3분할, 4분할, 5분할함으로써 각각 흡착 영역을 27, 32, 41개 마련한 것이다.
도36 내지 도42에 도시하는 웨이퍼 흡착부(2)는 다공질재 상에 설치되어 다수의 관통 구멍을 갖는 플레이트(28)를 각각 구비하고, 이들 플레이트(28)를 개재하여 개편화된 반도체 웨이퍼(1)를 흡착하는 것이다. 도36에서는 다공질재가 점착성 테이프의 박리 방향에 대해 2개의 흡착 영역으로 분리되고, 도37에서는 5개의 영역으로 분리되고, 도38에서는 7개의 영역으로 분리되어 있다. 또한, 도39에서는 다공질재가 점착성 테이프의 박리 방향 및 이 방향과 직교하는 방향에 대해 각각 2분할되어 4개의 흡착 영역으로 분리되고, 도40에서는 10개의 흡착 영역으로 분리되고, 도41에서는 14개의 흡착 영역으로 분리되고, 도42에서는 박리 방향과 직교하는 방향으로 4분할되어 28개의 흡착 영역으로 분리되어 있다.
도43 내지 도48에 도시하는 웨이퍼 흡착부(2)는 각 반도체 칩에 대응하는 관통 구멍을 갖도록 다공질재 상에 설치된 플레이트(30)를 구비하고, 플레이트(30)를 개재하여 개개의 반도체 칩을 흡착하는 것이다. 도43에서는 다공질재가 점착성 테이프의 박리 방향에 대해 2개의 흡착 영역으로 분리되고, 도44에서는 5개의 영역으로 분리되고, 도45에서는 7개의 영역으로 분리되어 있다. 또한, 도46에서는 다공질재가 점착성 테이프의 박리 방향 및 이 방향과 직교하는 방향에 대해 각각 2분할되어 4개의 흡착 영역으로 분리되고, 도47에서는 10개의 흡착 영역으로 분리되고, 도48에서는 14개의 흡착 영역으로 분리되어 있다.
이와 같은 구성이라도 기본적으로는 도2에 도시한 웨이퍼 흡착부와 마찬가지이고, 반도체 칩(1)의 사이즈나 두께, 점착성 테이프(24)의 점착력, 두께, 유연성 등을 고려하여 최적의 구조를 선택하면 된다.
다음에, 본 발명에 적용 가능한 웨이퍼 링에 대해 설명한다.
도49는 반도체 웨이퍼를 탑재한 웨이퍼 링의 사시도 및 이 사시도의 J-J선에 따르는 부분의 단면도이다. 점착성 테이프(24)는 웨이퍼 링(35)에 접착되어 있고, 개편화된 반도체 웨이퍼는 점착성 테이프(24)에 접착되어 있다. 웨이퍼 링(35)과 점착성 테이프(24)는 반도체 웨이퍼(1)의 이면 연삭 공정에서 이용되는 것이다. 여기서 점착성 테이프(24)는 개편화된 반도체 웨이퍼의 외주부로부터 돌출되어 웨이퍼 링의 직경과 동등 정도의 사이즈가 바람직하다. 이면 연삭 후에 반도체 칩(1)에 접착제층이 접착된다.
반도체 웨이퍼(1)로부터 점착성 테이프(24)를 박리할 때에는 웨이퍼 링(35)에 접착되어 있는 점착성 테이프(24)의 외주부에 박리용 테이프를 접착하고, 이 박리용 테이프를 박리 갈고리로 파지하여 반도체 칩(1)의 흡착면과 평행한 방향으로 당겨서 박리한다. 혹은 점착성 테이프(24)의 단부를 박리 갈고리(21)로 직접 파지하여 반도체 칩(1)의 흡착면과 평행한 방향으로 당겨서 박리한다. 그리고, 우선 웨이퍼 링(35)으로부터 점착성 테이프(24)를 박리하고, 계속해서 반도체 웨이퍼를박리한다. 그 후, 픽업 공정으로 진행한다.
이에 의해, 반도체 칩(1)으로부터 접착성 테이프(24)를 박리하는 데 필요한 힘을 매우 작게 할 수 있으므로, 반도체 칩(1)의 사이즈가 작은 경우나, 반도체 칩(1)의 소자 형성면의 표면 보호막과 점착성 테이프(24)와의 밀착성이 매우 높은 경우 및 반도체 칩(1)의 표면에 큰 요철이 있는 경우 등에서 비교적 용이하게 박리할 수 있다. 따라서, 박리 불량이 되어 외주부의 반도체 칩(1)이 점착성 테이프(24)에 접착된 상태에서 잔존하는 일은 없다.
다음에, 도50 내지 도53을 참조하여 본 발명의 제8 실시 형태를 설명한다.
본 실시 형태의 특징은 개편화된 반도체 칩으로 구성된 반도체 웨이퍼이며, 그 소자 형성면과는 반대의 면의 전면에 형성된 접착제층과, 그 소자 형성면 상에 성막된 저유전율 절연막(통상, low-k막이라 칭함)을 갖는 반도체 웨이퍼를 취급하는 점에 있다.
저유전율 절연막의 재료로서, 예를 들어 반도체 장치에 이용되는 경우에서는 실리콘 산화막(비유전율 3.9 내지 4.1)보다도 비유전율이 낮은 불소 첨가 실리콘 산화막(3.4 내지 3.7)이 널리 이용되고 있다.
저유전율 절연막은 2종류의 재료로 분류할 수 있다. 제1 종류는 실리콘 산화막(비유전율 3.9 내지 4.1)의 밀도를 내려감으로써 비유전율을 내린 재료이고, MSQ[Methyl Silsesquioxane : CH3-SiO1.5(비유전율 2.7 내지 3.0)], H[Hydrogen Silsesquioxane : H-SiO1.5(비유전율 3.5 내지 3.8)], 포러스 HSQ[H-SiOx(비유전율2.2)], 다공성 MSQ[CH3-SiO1.5(비유전율 2.0 내지 2.5)] 등이 있고, 모두 도포법에 의한다. 플라즈마 CVD법에 의한 것으로서 유기 실리카[CH3-SiO1.5(비유전율 2.5 내지 3.0)] 등이 있다. 본 실시 형태에 있어서, low-k막이라 불리우는 저유전율 절연막은 그 비유전율이 3.9 미만인 것을 말한다. 제2 종류로서 유기막 속에서 낮은 분극률을 갖는 재료이다. 예를 들어 PTFE[Polytetrafluoroethylene(비유전율 2.1)], PAE(Polyarylether : 비유전율 2.7 내지 2.9), 포러스 PAE(비유전율 2.0 내지 2.2), BCB(Benzocyclobutene : 비유전율 2.6 내지 3.3) 등이 있다. 이들은 모두 회전 도포 등의 도포법에 의해 성막 가능하다.
도50의 (a)는 본 실시 형태에 이용되는 반도체 웨이퍼의 사시도이고, 도50의 (b)는 (a)의 사시도의 K-K선에 따르는 부분의 단면도, 도51은 본 실시 형태에 있어서의 반도체 제조 장치를 이용하여 실시되는 점착성 테이프의 박리 공정, 접착제층 및 저유전율 절연막의 절단 및 용융 공정 및 반도체 칩의 픽업 공정을 설명하는 공정 단면도이다.
도50에 도시하는 반도체 웨이퍼는 미리 반도체 칩(38)에 개편화되어 있고, 소자 형성 영역과는 반대의 면에 접착제층(39)이 형성되어 있다. 소자는 수지에 의해 밀봉되어 있고, 이 밀봉 수지에 접촉하여 저유전율 절연막(210)이 성막되어 있고, 저유전율 절연막(210)에 접촉하도록 점착성 테이프(34)가 반도체 웨이퍼의 소자 형성면의 전면에 피복되어 있다.
도51에 도시한 바와 같이, 우선 보유 지지 테이블(33) 상에서 흡입 장치에의해 직접적으로 반도체 웨이퍼를 흡착 고정하면서 박리 갈고리(31)와 보조 플레이트(32)를 이용하여 반도체 웨이퍼 표면으로부터 점착성 테이프(34)를 박리한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 진공 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 점착성 테이프(34)의 박리 상태에서 각 다공질 블럭의 배관 계통을 절환하여 점착성 테이프를 박리한다[도51의 (a)]. 계속해서, 레이저나 블레이드 등의 절단 수단(75)을 이용하여 접착제층(39)을 칩 사이즈로 절단한다. 그 때, 반도체 웨이퍼는 2분할 이상이 된 다공질재이고 2계통 이상의 공진 배관으로 나뉘어져 있는 테이블에 진공 고정하고, 절단 상황에 맞추어 각 다공질 블럭의 배관 계통을 절환하면서 접착제층(39)을 절단한다[도51의 (b)]. 접착제층(39)의 각 절단에 병행하고, 또는 접착제층(39)의 절단 후에 저유전율 절연막(210)의 주연부를 용융한다. 본 실시 형태에서는 20°내지 40°의 입사각(θ)을 갖고 레이저를 저유전율 절연막(210)의 주연부에 조사한다[도51의 (c)]. 이에 의해 일단부 용융한 저유전율 절연막(210)은 본래의 온도에 이를 때에 높은 밀착성으로 밀봉 수지와 고정 부착한다. 이 결과 막 박리가 생기기 어려운 반도체 칩을 얻을 수 있다. 절단 수단(35)으로서 레이저를 이용하는 경우에는 이 절단 수단(35)을 그대로 사용하면 된다.
그 후, 개편화된 각 반도체 칩(38)을 웨이퍼 흡착부로부터 픽업한다. 픽업의 개시 직후에는 흡착 콜릿(36)을 이용하여 그 흡착력만으로 각 반도체 칩(38)을 픽업한다[도51의 (d)]. 픽업된 각 반도체 칩(38)은 리드 프레임 등에 본딩된다.
이상과 같이, 본 실시 형태에 따르면, 상술한 크랙 및 칩핑의 방지에다가 각반도체 칩의 소자 형성 영역에 있어서의 밀봉 수지와 높은 밀착성을 갖고 용착한 저유전율 절연막을 갖는 반도체 장치를 얻을 수 있다. 본 실시 형태의 효과를 도52 및 도53을 참조하여 설명한다. 도52의 (a) 내지 도52의 (d), 도53은 비교예의 개략도이고, 도54는 본 실시 형태의 효과를 도시하는 개략도이다. 도52의 (a)는 블레이드를 이용하여 반도체 웨이퍼로부터 개편화된 종래의 반도체 칩의 단부 확대도이고, 도52의 (b)는 도52의 (a)의 칩에 서멀 사이클 테스트(Thermal Cycle Test : 이하, 단순히 TCT라 함)를 500회 행한 후의 단부 확대도이다. 또한, 도52의 (c)는 레이저를 이용하여 반도체 웨이퍼로부터 개편화된 종래의 반도체 칩의 단부 확대도이고, 도52의 (d)는 도52의 (c)의 칩에 TCT를 마찬가지로 500회 행한 후의 단부 확대도이다. 블레이드를 이용한 경우에는, 도52의 (a)에 도시한 바와 같이 절단 직후에는 양호한 상태라도 도52의 (b)에 도시한 바와 같이 TCT의 후에는 다수의 수포가 발생하고 있고, 미소한 크랙이 다수 존재하는 것이 판명되었다. 레이저를 이용한 경우에는 TCT 후의 이상은 보이지 않지만, 도52의 (d) 및 도53의 평면도에 도시한 바와 같이, 저유전율 절연막의 파괴가 확인되었다. 본 실시 형태의 용융 공정을 경유한 경우에는, 도54의 평면도에 도시한 바와 같이 박리가 없는 양호한 저유전율 절연막이 확인되었다.
이상, 본 발명의 실시 형태를 설명하였지만, 본 발명은 이들 실시 형태에 한정되는 것은 아니고, 그 기술적 범위 내에서 다양하게 변형하는 것이 가능하다. 또한, 이들 실시 형태에는 다양한 단계의 발명이 포함되어 있어 개시되는 복수의구성 요건이 적절한 조합에 의해 다양한 발명이 추출될 수 있다. 예를 들어, 제8 실시 형태에서는 반도체 웨이퍼가 반도체 칩에 미리 개편화되어 있고, 소자 형성면의 전면을 점착성 테이프(34)가 피복하고 있고, 또한 이면의 전면에 접착제층(39)이 형성되어 있는 경우에 대해 설명하였지만, 저유전율 절연막의 용융 공정은 이 형태에 한정되는 일 없이 개개의 반도체 칩의 이면에 각각 접착제층이 형성되어 있어 접착제층을 절단할 필요가 없는 경우에도 물론 적용 가능하다. 또한, 반도체 웨이퍼가 아직 반도체 칩에 개편화되어 있지 않은 경우라도 상술한 저유전율 절연막의 용융 공정은 반도체 웨이퍼의 개편화 공정 후에, 또는 개편화 공정에 병행하여 적용할 수 있다.

Claims (25)

  1. 이면에 접착제층이 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼의 소자 형성면 상에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖는 반도체 제조 장치.
  2. 이면 전체면에 접착제층이 부착되어 개편화된 반도체 웨이퍼의 소자 형성면 상에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 접착제층을 절단하는 절단 수단을 갖는 반도체 제조 장치.
  3. 이면 전체면에 접착제층이 부착된 반도체 웨이퍼의 소자 형성면 상에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 반도체 웨이퍼를 절단하여 개편화하는 동시에 상기 접착제층을 절단하는절단 수단을 갖는 반도체 제조 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 웨이퍼는 상기 소자 형성면에 형성된 봉지 수지와, 이 봉지 수지에 접하여 성막된 저유전율 절연막을 갖고,
    상기 점착성 테이프는 상기 봉지 수지 및 상기 저유전율 절연막을 통해 상기 반도체 웨이퍼의 상기 소자 형성면 상에 접착되고,
    상기 저유전율 절연막 및 상기 봉지 수지의 일부를 용융 고정 부착시키는 가열 수단을 더 구비하는 것을 특징으로 하는 반도체 제조 장치.
  5. 제4항에 있어서, 상기 저유전율 절연막은 20도 내지 40도의 입사각으로 상기 반도체 칩의 주연부에 입사하는 레이저에 의해 용융되는 것을 특징으로 하는 반도체 제조 장치.
  6. 소자 형성면에 접착제층이 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼의 소자 형성면에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖는 반도체 제조 장치.
  7. 반도체 웨이퍼의 소자 형성면에 접착제층을 통해 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 접착제층 및 상기 반도체 웨이퍼를 반도체 칩 형상으로 절단하는 절단 수단을 갖는 반도체 제조 장치.
  8. 개편화된 반도체 웨이퍼의 소자 형성면에 접착제층을 통해 형성된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 접착제층을 절단하는 절단 수단을 갖는 반도체 제조 장치.
  9. 반도체 웨이퍼의 소자 형성면에 접착된 점착성 테이프를 박리하는 박리 기구를 구비하고,
    상기 박리 기구는 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼를 흡착 고정하는 흡착부를 갖고, 또한 상기 반도체 웨이퍼를 절단하여 개편화하는 절단 수단을 갖는 반도체 제조 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 흡착 영역에 대응하여 설치되고, 상기 반도체 웨이퍼를 흡착하는 적어도 2계통의 진공 배관을 더 갖고, 상기 점착성 테이프의 박리 위치에 따라서 상기 진공 배관을 절환하여 상기 반도체 웨이퍼를 흡착하는 것을 특징으로 하는 반도체 제조 장치.
  11. 제10항에 있어서, 상기 진공 배관의 절환은 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 행해지는 것을 특징으로 하는 반도체 제조 장치.
  12. 제1항 내지 제11항에 있어서, 상기 점착성 테이프는 웨이퍼 링에 부착되는 것을 특징으로 하는 반도체 제조 장치.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 점착성 테이프는 상기 개편화된 반도체 웨이퍼의 외주부와 동일하거나 그것보다도 큰 것을 특징으로 하는 반도체 제조 장치.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 점착성 테이프의 박리 종료 후에 상기 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 흡착 콜릿을 더 갖는 것을 특징으로 하는 반도체 제조 장치.
  15. 이면에 접착제층이 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼 상에 접착된 점착성 테이프를 박리하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하는 반도체 장치의 제조 방법.
  16. 개편화되어 이면 전체면에 접착제층이 부착된 반도체 웨이퍼 상에 접착된 점착성 테이프를 박리하는 공정과,
    상기 점착성 테이프를 박리하고 나서 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
    상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법.
  17. 이면 전체면에 접착제층이 부착된 반도체 웨이퍼 상에 접착된 점착성 테이프를 박리하는 공정과,
    상기 점착성 테이프를 박리하고 나서 상기 반도체 웨이퍼 및 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
    상기 반도체 웨이퍼 및 상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 반도체 웨이퍼는 상기 소자 형성면에 형성된 봉지 수지와, 이 봉지 수지에 접하여 성막된 저유전율 절연막을 갖고,
    상기 점착성 테이프는 상기 봉지 수지 및 상기 저유전율 절연막을 통해 상기 반도체 웨이퍼의 상기 소자 형성면 상에 접착되고,
    상기 저유전율 절연막 및 상기 봉지 수지의 일부를 용융 고정 부착시키는 가열 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 개편화된 반도체 웨이퍼의 소자 형성면에 접착제층을 통해 접착된 점착성 테이프를 박리하는 공정과,
    상기 점착성 테이프를 박리하고 나서 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
    상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법.
  20. 소자 형성면에 접착제층이 각각 부착된 복수의 반도체 칩으로 구성되어 개편화된 반도체 웨이퍼에 접착된 점착성 테이프를 박리하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하는 반도체 장치의 제조 방법.
  21. 소자 형성면에 접착제층이 부착된 반도체 웨이퍼에 접착된 점착성 테이프를박리하는 공정과,
    상기 점착성 테이프를 박리하고 나서 상기 반도체 웨이퍼 및 상기 접착제층을 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
    상기 반도체 웨이퍼 및 상기 접착제층의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법.
  22. 반도체 웨이퍼에 접착된 점착성 테이프를 박리하는 공정과,
    상기 점착성 테이프를 박리하고 나서 상기 반도체 웨이퍼를 반도체 칩마다 분리하도록 절단하는 공정을 구비하고,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대해, 적어도 2개의 흡착 영역으로 분리된 다공질재를 통해, 상기 흡착 영역에 대응하는 적어도 2개의 계통의 흡입 경로로 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 점착성 테이프를 박리 방향에 따라서 박리하고, 인접하는 상기 흡착 영역에 대응하는 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡입 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 포함하고,
    상기 반도체 웨이퍼의 절단은 그 절단 상황에 맞추어 상기 적어도 2개의 흡착 영역의 2계통 이상의 진공 배관을 절환하는 제어와 병행하게 행해지는 반도체 장치의 제조 방법.
  23. 제15항, 제16항, 제18항 내지 제20항 중 어느 한 항에 있어서, 상기 웨이퍼 흡착부에 있어서의 상기 개편화된 반도체 웨이퍼의 흡착면은 다수의 관통 구멍을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제15항, 제16항, 제18항 내지 제20항 중 어느 한 항에 있어서, 상기 개편화된 반도체 웨이퍼에 각각 대응하는 흡착 구멍을 갖는 플레이트를 상기 웨이퍼 흡착부의 흡착면과 상기 개편화된 반도체 웨이퍼 사이에 개재시키는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제15항 내지 제24항 중 어느 한 항에 있어서, 상기 점착성 테이프의 박리 종료 후에, 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040020176A 2003-03-26 2004-03-25 반도체 제조 장치 및 반도체 장치의 제조 방법 KR100609790B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003085376 2003-03-26
JPJP-P-2003-00085376 2003-03-26

Publications (2)

Publication Number Publication Date
KR20040084794A true KR20040084794A (ko) 2004-10-06
KR100609790B1 KR100609790B1 (ko) 2006-08-08

Family

ID=32821499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020176A KR100609790B1 (ko) 2003-03-26 2004-03-25 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US7223319B2 (ko)
EP (1) EP1463094B1 (ko)
KR (1) KR100609790B1 (ko)
CN (1) CN1323431C (ko)
MY (1) MY138343A (ko)
SG (1) SG116533A1 (ko)
TW (1) TWI278943B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983335B1 (ko) * 2008-04-04 2010-09-20 주식회사 에스에프에이 태양전지용 웨이퍼의 이송장치
KR20190053796A (ko) * 2017-11-10 2019-05-20 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 부품 박리 장치

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP2004273639A (ja) * 2003-03-06 2004-09-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
WO2006040988A1 (ja) * 2004-10-13 2006-04-20 Mitsuboshi Diamond Industrial Co., Ltd. 脆性材料基板のスクライブ方法ならびにスクライブ装置および脆性材料基板の分断システム
JP4511903B2 (ja) * 2004-10-20 2010-07-28 株式会社ディスコ ウエーハの分割装置
EP1858058B1 (en) * 2005-02-03 2012-01-11 Shin-Etsu Polymer Co., Ltd. Fixation carrier, production method of fixation carrier, use method of fixation carrier, and substrate reception container
US8219584B2 (en) * 2005-12-15 2012-07-10 At&T Intellectual Property I, L.P. User access to item information
US20070158024A1 (en) * 2006-01-11 2007-07-12 Symbol Technologies, Inc. Methods and systems for removing multiple die(s) from a surface
JP4841262B2 (ja) * 2006-02-13 2011-12-21 株式会社東京精密 ウェーハ処理装置
JP4666514B2 (ja) * 2006-07-20 2011-04-06 リンテック株式会社 シート剥離装置及び剥離方法
JP2008041987A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレートとウェハとの剥離方法及び装置
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
WO2010024678A1 (en) * 2008-09-01 2010-03-04 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Chip die clamping device and transfer method
JP2010272639A (ja) * 2009-05-20 2010-12-02 Disco Abrasive Syst Ltd 研削装置
JP5412214B2 (ja) * 2009-08-31 2014-02-12 日東電工株式会社 保護テープ剥離方法およびその装置
KR101837227B1 (ko) * 2011-01-07 2018-03-09 인텔 코포레이션 박리 장치, 박리 시스템, 박리 방법 및 컴퓨터 기억 매체
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR20120108229A (ko) * 2011-03-23 2012-10-05 삼성디스플레이 주식회사 레이저 가공용 워크 테이블
KR101801264B1 (ko) * 2011-06-13 2017-11-27 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 패키지 방법
JP5893887B2 (ja) * 2011-10-11 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9151546B2 (en) * 2013-02-28 2015-10-06 General Electric Company Heat exchanger assembly
ES2573785T3 (es) * 2013-06-06 2016-06-10 GFM - GmbH Procedimiento para fabricar un recorte de un no tejido de fibras
JP6333031B2 (ja) * 2014-04-09 2018-05-30 キヤノン株式会社 インプリント装置および物品の製造方法
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR101702184B1 (ko) 2014-08-14 2017-02-02 주식회사 엘지화학 패널로부터 편광 필름을 박리하기 위한 박리바, 이를 이용한 박리 장치 및 박리 방법
CN105904831B (zh) * 2015-02-23 2019-07-26 Ａｇｃ株式会社 层叠体的剥离装置和剥离方法及电子器件的制造方法
US20160276555A1 (en) * 2015-03-18 2016-09-22 Toyoda Gosei Co., Ltd. Light emitting device manufacturing method and light emitting device
JP6338555B2 (ja) * 2015-07-10 2018-06-06 Ｔｏｗａ株式会社 吸着機構及び吸着方法並びに製造装置及び製造方法
KR101673031B1 (ko) 2015-07-31 2016-11-07 그래핀스퀘어 주식회사 그래핀 필름의 제조 장치 및 방법
CN106653956B (zh) * 2015-11-04 2019-07-05 无锡华润华晶微电子有限公司 晶圆片翻膜方法、定位装置
DE102016106706A1 (de) * 2016-04-12 2017-10-12 Laser Imaging Systems Gmbh Vorrichtung zum Fixieren von Objekten mittels Vakuum
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
IT201600074454A1 (it) * 2016-07-15 2018-01-15 Spal Automotive Srl Macchina e procedimento per rimuovere un foglio adesivo da un supporto.
KR102243345B1 (ko) * 2016-10-27 2021-04-21 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법, 전자 장치 제조용 점착성 필름 및 전자 부품 시험 장치
CN109786310A (zh) * 2019-01-14 2019-05-21 东莞记忆存储科技有限公司 粘晶胶纸随晶粒分离的方法
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place
DE102021125237A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag Wafer-chuck für eine laserstrahl-waferzerteilanlage

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809050A (en) * 1971-01-13 1974-05-07 Cogar Corp Mounting block for semiconductor wafers
US4138304A (en) * 1977-11-03 1979-02-06 General Electric Company Wafer sawing technique
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4667944A (en) * 1985-08-29 1987-05-26 Vichem Corporation Means for handling semiconductor die and the like
US4799156A (en) * 1986-10-01 1989-01-17 Strategic Processing Corporation Interactive market management system
JPH0682750B2 (ja) * 1989-08-30 1994-10-19 日東電工株式会社 ウエハ保護シートの剥離方法
US5203547A (en) 1990-11-29 1993-04-20 Canon Kabushiki Kaisha Vacuum attraction type substrate holding device
JPH06114664A (ja) * 1992-10-09 1994-04-26 Nippondenso Co Ltd 真空吸着テーブル
JPH06232257A (ja) 1993-02-01 1994-08-19 Nec Corp 半導体チップの分割分離方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JPH10157861A (ja) * 1996-11-26 1998-06-16 Konica Corp 画像形成装置
US5809987A (en) * 1996-11-26 1998-09-22 Micron Technology,Inc. Apparatus for reducing damage to wafer cutting blades during wafer dicing
JP4012591B2 (ja) 1996-12-02 2007-11-21 シーケーディ株式会社 浮上式搬送装置における被送体の搬送方法及び浮上式搬送装置
JP3129247B2 (ja) 1997-07-28 2001-01-29 日本電気株式会社 半導体ウェハダイシングのテープ剥離装置
JP2994356B1 (ja) 1998-09-11 1999-12-27 山形日本電気株式会社 ウエハ表面保護テープ剥離装置
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
US6260024B1 (en) * 1998-12-02 2001-07-10 Gary Shkedy Method and apparatus for facilitating buyer-driven purchase orders on a commercial network system
KR100452661B1 (ko) 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
TW399743U (en) * 1999-09-15 2000-07-21 Ind Tech Res Inst Wafer back protection device
US6209532B1 (en) * 2000-02-09 2001-04-03 Texas Instruments Incorporated Soft handling process tooling for low and medium volume known good die product
JP2001345368A (ja) * 2000-05-31 2001-12-14 Fujitsu Ltd 半導体チップ剥離・搬送方法及び装置
JP2002329965A (ja) * 2001-05-07 2002-11-15 New Create Kk 薄膜積層体の製造方法および製造装置
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP2003086540A (ja) 2001-09-07 2003-03-20 Toshiba Corp 半導体装置の製造方法及びその製造装置
KR100763169B1 (ko) * 2001-09-24 2007-10-08 엘지.필립스 엘시디 주식회사 기판 흡착용 진공 척 구조
JP4266106B2 (ja) 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP4538242B2 (ja) * 2004-01-23 2010-09-08 株式会社東芝 剥離装置及び剥離方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983335B1 (ko) * 2008-04-04 2010-09-20 주식회사 에스에프에이 태양전지용 웨이퍼의 이송장치
KR20190053796A (ko) * 2017-11-10 2019-05-20 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 부품 박리 장치

Also Published As

Publication number Publication date
EP1463094B1 (en) 2013-05-01
US20050019980A1 (en) 2005-01-27
TWI278943B (en) 2007-04-11
KR100609790B1 (ko) 2006-08-08
EP1463094A3 (en) 2006-11-02
SG116533A1 (en) 2005-11-28
CN1532900A (zh) 2004-09-29
EP1463094A2 (en) 2004-09-29
US7223319B2 (en) 2007-05-29
TW200426953A (en) 2004-12-01
MY138343A (en) 2009-05-29
CN1323431C (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
JP2000340526A (ja) 半導体装置およびその製造方法
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
KR100817049B1 (ko) 패키징을 위한 웨이퍼 칩의 제조 방법
US20080092360A1 (en) Thin semiconductor chip pickup apparatus and method
JP2003124253A (ja) ベアチップ実装方法および実装システム
WO2004012247A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120608

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee