KR20020043398A - 반도체 패키지 제조용 인쇄회로기판 - Google Patents

반도체 패키지 제조용 인쇄회로기판 Download PDF

Info

Publication number
KR20020043398A
KR20020043398A KR1020000073058A KR20000073058A KR20020043398A KR 20020043398 A KR20020043398 A KR 20020043398A KR 1020000073058 A KR1020000073058 A KR 1020000073058A KR 20000073058 A KR20000073058 A KR 20000073058A KR 20020043398 A KR20020043398 A KR 20020043398A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
semiconductor package
molding
resin
Prior art date
Application number
KR1020000073058A
Other languages
English (en)
Inventor
신원선
이춘흥
이선구
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000073058A priority Critical patent/KR20020043398A/ko
Publication of KR20020043398A publication Critical patent/KR20020043398A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조용 인쇄회로기판에 관한 것으로서, 인쇄회로기판의 일측 코너 또는 일측 변쪽에 슬롯홀을 관통/형성하여, 몰딩공정시 상기 슬롯홀을 통하여, 몰딩다이의 상형 캐비티 즉, 인쇄회로기판의 몰딩영역으로 수지가 용이하게 공급되도록 한 반도체 패키지 제조용 인쇄회로기판을 제공하고자 한 것이다.
이에, 몰딩영역이 넓고, 몰딩영역의 몰딩면 두께를 매우 얇게 하는 경우에 있어서, 몰딩다이의 상형에 형성되는 수지공급용 런너의 공간 두께를 얇게 하여도, 궁극적으로는 인쇄회로기판에 형성된 슬롯홀에 의하여 수지공급용 런너의 공간 두께가 증가하게 되어, 인쇄회로기판의 몰딩영역까지 수지의 흐름이 원활하게 이루어지는 장점을 제공하게 된다.

Description

반도체 패키지 제조용 인쇄회로기판{Printed circuit board for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 인쇄회로기판의 일측 테두리 부분 또는 코너쪽에 슬롯홀을 형성하여, 몰딩수지의 게이트 역할을 할 수 있도록 한 반도체 패키지 제조용 인쇄회로기판에 관한 것이다.
통상적으로 인쇄회로기판(PCB: Printed Circuit Board)은 회로설계를 근거로 하여, 전기배선 형태로 절연물상에 동박을 입혀서 전기도체로 표현된 제품을 말하며, 현재 반도체 패키지 제조용 인쇄회로기판은 동재질의 전도성패턴이 절연물질인 수지층 일면에 식각 처리된 단층구조, 양면에 식각 처리된 양면구조, 수지층의 양면외에 내부에서 층을 이루며 형성된 다층구조등 여러가지 구조로 설계하여 제조되고 있다.
상기 양면구조의 인쇄회로기판의 구조를 좀 더 상세하게 설명하면 다음과 같다.
베이스층으로서 절연체의 수지층과, 이 수지층의 양면에 식각 처리된 전도성패턴과, 상기 전도성패턴을 외부로부터 보호하기 위하여 도포된 커버코트로 구성되어 있다.
이때, 상기 인쇄회로기판 상면의 칩탑재영역과 인접된 사방에는 상기 전도성패턴중 와이어 본딩용 전도성패턴이 커버코트상으로 노출되고, 인쇄회로기판의 저면에는 솔더볼과 같은 인출단자가 부착되도록 한 전도성패턴이 일정한 배열을 이루며 커버코트상으로 노출된다.
또한, 상기 수지층 상면의 전도성패턴과, 저면의 전도성패턴은 수지층을 관통하며 그 내면이 전도성물질로 코팅된 비아홀에 의하여 전기적 접속 가능하게 연결되어있다.
여기서, 상기와 같은 구조로 제조되고, 다수의 반도체 패키지 영역이 4×4, 4×5등의 매트릭스 배열로 형성된 인쇄회로기판을 이용하여, 반도체 패키지를 제조하는 방법에 대하여 설명하면 다음과 같다.
첨부한 도 4 또는 도 5에 도시한 바와 같이, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역의 칩탑재 영역은 커버코트(22)로 덮혀 있고, 각 반도체 패키지 영역의 중앙면으로서, 이곳에 반도체 칩(14)을 접착수단으로 부착하는 공정을 먼저 진행하게 된다.
다음으로, 상기 반도체 칩(14)의 사방 테두리 부위에 형성되어 있는 본딩패드와, 상기 인쇄회로기판(10)의 와이어 본딩용 전도성패턴(34)간을 캐필러리와 같은 수단으로 와이어(16) 본딩하게 된다.
이어서, 상기 반도체 칩(14)과 와이어(16)와 와이어 본딩용 전도성패턴(34)등을 외부로부터 보호하기 위하여 수지로 몰딩하는 공정을 진행하게 되는데, 즉 도 3에 은선으로 표시된 몰딩영역(A)라인까지 몰딩이 되면, 이때 몰딩영역(A)내에 포함되어 있는 상기 다수의 반도체 패키지 영역(B) 전체가 한꺼번에 수지(36)로 몰딩된다.
다음으로, 상기 인쇄회로기판(10)의 저면으로 노출된 전도성 패턴, 다시말해서 인출단자 부착용 랜드(38)에 전도성의 솔더볼과 같은 인출단자(40)를 부착시키게 된다.
마지막으로, 각각의 반도체 패키지 소잉라인(=반도체 패키지 영역라인)을 따라 블레이드와 같은 소잉수단으로 소잉하는 단계를 진행시킴으로써, 첨부한 도 5에 도시한 바와 같이 낱개의 반도체 패키지(100)로 싱귤레이션된다.
상기와 같은 반도체 패키지 제조공정에 있어서, 상기 몰딩공정에 대하여 좀 더 상세하게 설명하면 다음과 같다.
몰딩공정에 사용되는 몰딩머신(도시되지 않음)에는 상형과 하형으로 이루어진 몰딩다이가 배치되는 바, 도 4에서 보는 바와 같이 상기 상형(24)의 저면에는 수지가 채워지는 공간인 캐비티(30)와, 수지의 공급경로 역할을 하는 런너(28)면이 형성되어 있고, 상기 하형(26)은 평평한 플레이트로 형성되어 있다.
이에, 상기 반도체 칩 부착공정과, 와이어 본딩이 끝난 상태의 인쇄회로기판을 몰딩다이의 평평한 하형(26)플레이트에 올려놓고, 상형(24)을 클램핑하게 되면,상형(24)의 캐비티(30)와 인쇄회로기판(10)상의 몰딩영역(4×5등의 배열로 형성된 다수의 반도체 패키지 영역을 포함)이 일치된 상태가 되고, 또한 상형(24)의 수지공급용 런너(28)면는 상기 인쇄회로기판(10)의 일측 코너쪽이나, 일측 변쪽에 골드(gold)재질로 코팅된 몰드게이트(32)와 일치된 상태가 된다.
따라서, 상기 몰딩다이의 수지공급용 런너(28)면을 통하여 수지(36)를 공급하게 되면, 이 수지는 인쇄회로기판의 몰드게이트(32)를 타고 상기 상형(24)의 캐비티(30)에 채워지게 되어, 인쇄회로기판상에 4×5등의 배열로 형성된 다수의 반도체 패키지 영역(B)이 한꺼번에 수지(36)로 몰딩되어진다.
상술한 바와 같이, 다수의 반도체 패키지 영역이 한꺼번에 몰딩되는 것처럼 그 몰딩영역이 넓고, 몰딩영역의 몰딩면 두께를 매우 얇게 하는 경우에 있어서, 다음과 같은 문제점이 발생하게 된다.
즉, 몰딩면의 두께를 매우 얇게 하는 경우에는, 몰딩다이의 상형에 형성된 캐비티의 깊이도 매우 얇아야 하기 때문에, 캐비티와 연통된 수지공급용 런너의 공간 두께를 확보하는데 어려움이 있었다.
좀 더 상세하게는, 상기 상형의 수지공급용 런너의 두께를 매우 얇게 가공하게 되면, 인쇄회로기판의 몰드게이트와의 상하 거리가 매우 좁아져서, 수지의 공급흐름이 원활하게 이루어지지 않는 단점이 있었다.
따라서, 본 발명은 상기와 같은 단점을 해결하기 위하여 안출한 것으로서, 인쇄회로기판의 일측 코너 또는 일측 변쪽에 슬롯홀을 관통/형성하여, 몰딩공정시 상기 슬롯홀을 통하여, 몰딩다이의 상형 캐비티 즉, 인쇄회로기판의 몰딩영역으로 수지가 용이하게 공급되도록 한 반도체 패키지 제조용 인쇄회로기판을 제공하는데 그 목적이 있다.
이에, 몰딩영역이 넓고, 몰딩영역의 몰딩면 두께를 매우 얇게 하는 경우에 있어서, 몰딩다이의 상형에 형성되는 수지공급용 런너의 공간 두께를 얇게 하여도, 궁극적으로는 슬롯홀에 의하여 수지공급용 런너의 공간 두께가 증가하게 되어, 인쇄회로기판의 몰딩영역까지 수지의 흐름이 원활하게 이루어지는 장점을 제공하게 된다.
도 1은 본 발명에 따른 반도체 패키지 제조용 인쇄회로기판을 나타내는 평면도로서, 칩 부착공정과 와이어 본딩 공정이 진행된 상태를 나타낸다.
도 2는 본 발명에 따른 인쇄회로기판을 이용하여 반도체 패키지의 몰딩공정이 진행되는 상태를 나타내는 단면도,
도 3은 종래의 반도체 패키지 제조용 인쇄회로기판을 나타내는 평면도로서, 칩 부착공정과 와이어 본딩 공정이 진행된 상태를 나타낸다.
도 4는 종래의 인쇄회로기판을 이용하여 반도체 패키지의 몰딩공정이 진행되는 상태를 나타내는 단면도,
도 5는 본 발명에 따라 제조되는 형태의 반도체 패키지를 보여주는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인쇄회로기판12 : 슬롯홀
14 : 반도체 칩16 : 와이어
18 : 수지층20 : 전도성패턴
22 : 커버코트24 : 몰딩다이의 상형
26 : 몰딩다이의 하형28 : 런너
30 : 캐비티32 : 몰드게이트
34 : 와이어 본딩용 전도성패턴36 : 수지
38 : 인출단자 부착용 랜드40 : 인출단자
100 : 반도체 패키지
상기한 목적을 달성하기 위한 본 발명은: 베이스층의 수지층과, 이 수지층의 양면에 식각 처리된 전도성패턴과, 상기 전도성패턴의 일부를 외부로 노출시키면서 수지층상에 도포된 커버코트로 구성되어 있는 반도체 패키지 제조용 인쇄회로기판에 있어서,
상기 인쇄회로기판의 몰딩영역과 인접된 일측면 또는 코너쪽 영역에 슬롯홀을 관통시켜 형성한 것을 특징으로 한다.
바람직한 구현예로서, 상기 슬롯홀의 크기는 인쇄회로기판의 반도체 패키지영역을 침범하지 않는 범위에서 최대한 크게 형성된 것을 특징으로 한다.
특히, 상기 슬롯홀은 반도체 패키지 영역이 4×5등의 매트릭스 배열로 형성된 인쇄회로기판에 형성된 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면의 의거하여 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 인쇄회로기판을 나타내는 평면도로서, 반도체 패키지 영역이 4×5등의 매트릭스 배열로 형성된 인쇄회로기판을 도시하고 있다.
상술한 바와 같이, 상기 인쇄회로기판(10)의 단면구조는 도 2 또는 도 5에서 볼 수 있듯이 베이스층의 수지층(18)과, 이 수지층(18)의 양면에 식각 처리된 동재질의 전도성패턴(20)과, 상기 전도성패턴(20)의 일부를 외부로 노출시키면서 수지층(18)상에 도포된 커버코트(22)로 구성되어 있으며, 상기 각각의 반도체 패키지 영역에 대한 평면구조를 보면, 중앙면에 커버코트(22)로 도포된 상태의 칩탑재영역과, 이 칩탑재영역의 인접된 사방에 와이어 본딩용 전도성패턴(34)이 노출되어 있고, 저면에는 인출단자 부착용 랜드(38)가 등간격으로 노출되어 있다.
도 1에서 은선으로 나타낸 "A"부분은 몰딩영역을, "B"부분은 반도체 패키지 영역을 나타내는 바, 몰딩영역(A)라인의 안쪽에 각각의 반도체 패키지 영역(B)이 매트릭스 배열을 이루고 있다.
특히, 상기 각각의 반도체 패키지 영역(B)라인은 나중에 낱개의 반도체 패키지로 싱귤레이션하기 위한 소잉라인이 된다.
여기서, 상기와 같은 구조로 이루어진 인쇄회로기판(10)의 몰딩영역(A)라인의 일측면 또는 코너쪽에 슬롯홀(12)을 관통시켜 형성한다.
상기 슬롯홀(12)은 대략 길다란 직사각형 형상으로 펀칭수단을 사용하여 형성된 것으로서, 인접된 반도체 패키지 영역(B)에 침범되지 않는 범위에서 최대로 크게 형성하는 것이 바람직하다.
상기와 같이 제조된 인쇄회로기판을 이용하여 반도체 패키지의 제조공정을 설명하되, 첨부한 도 2에 의거하여, 몰딩공정을 위주로 상세하게 설명하면 다음과 같다.
우선, 상기 인쇄회로기판(10)의 각 칩탑재영역에 반도체 칩(14)을 에폭시수지 또는 접착테이프등과 같은 접착수단으로 부착하는 공정을 시작으로, 상기 반도체 칩(14)의 본딩패드와 인쇄회로기판(10)의 와이어 본딩용 전도성패턴(34)간을 와이어(16)로 본딩하는 공정을 진행하게 된다.
다음으로 실시되는 몰딩공정은 몰딩머신에 설치된 몰딩다이를 이용하게 되는데, 상기 몰딩다이의 상형(24)은 그 저면에 수지가 채워지는 캐비티(30)와, 수지의 공급로 역할을 하는 런너(28)가 서로 연통되며 형성되어 있고, 물론 반대쪽에는 캐비티(30)내의 공기가 배출되도록 한 에어벤트(미도시됨)가 형성되어 있다.
또한, 상기 몰딩다이의 하형(26)은 평평한 플레이트로 성형되어 있다.
따라서, 각각의 반도체 패키지 영역(B)에 대한 반도체 칩(14) 부착공정과, 와이어(16) 본딩공정이 끝난 상태의 인쇄회로기판(10)을 상기 몰딩다이의 평평한 하형(26)에 올려놓고, 상형(24)을 클램핑하게 되면, 첨부한 도 2에 도시한 바와 같이, 상형(24)의 캐비티(30)와 인쇄회로기판(10)상의 몰딩영역(A)(4×5등의 배열로 형성된 다수의 반도체 패키지 영역(B)을 포함)이 일치된 상태가 되고, 또한 상형(24)의 수지공급용 런너(28)는 상기 인쇄회로기판(10)의 일측 코너쪽이나 일측 변쪽에 형성된 슬롯홀(12)과 상하방향으로 일치된 상태가 된다.
이때, 상기 슬롯홀(12)의 저부는 하형(26)에 의하여 밀폐된 상태이다.
이에따라, 상기 상형(24)의 런너(28)를 따라 수지(36)를 소정의 압으로 공급하게 되면, 수지(36)는 슬롯홀(12)을 경유하여 인쇄회로기판(10)의 몰딩영역(B)으로 용이하게 흐르게 되면서, 상형(24)의 캐비티(30)에 채워지게 된다.
이상과 같이, 상기 인쇄회로기판에 매트릭스 배열로 된 반도체 패키지 영역 전체를 한꺼번에 몰딩하는 경우처럼 그 몰딩면적이 넓고, 또한 인쇄회로기판의 칩탑재영역에 실장되는 반도체 칩의 두께가 매우 얇고, 그에따라 몰딩면의 두께도 얇게 이루어지는 경우에 있어서, 상기 슬롯홀이 수지의 원활한 흐름을 위한 확보 공간이 되어, 몰딩공정이 용이하게 이루어지게 된다.
즉, 기존에 상형의 런너와 인쇄회로기판의 금도금된 몰드게이트간의 사이공간이 좁아서, 수지의 흐름이 용이치 못한 점을 해결할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 인쇄회로기판에 의하면, 인쇄회로기판의 몰딩영역과 인접된 일측변이나 코너쪽에 몰딩수지의 공급 게이트 역할을 하는 슬롯홀을 형성하여 줌으로써, 몰딩다이의 상형에 형성된 런너와의 상하공간 확보가 되어, 몰딩영역으로 수지를 원활하게 공급할 수 있는 잇점이 있다.
특히, 몰딩다이의 상형에 형성된 런너와 상기 슬롯홀간의 공간이 수지의 용이한 흐름공간으로 확보됨에 따라, 인쇄회로기판상에 반도체 패키지 영역이 매트릭스 배열로 형성되어, 그 몰딩면적이 넓고, 몰딩두께를 매우 얇게 해주어야 하는 경우에 매우 유용하게 적용시킬 수 있는 장점이 있다.

Claims (3)

  1. 베이스층의 수지층과, 이 수지층의 양면에 식각 처리된 전도성패턴과, 상기 전도성패턴의 일부를 외부로 노출시키면서 수지층상에 도포된 커버코트로 구성되어 있는 반도체 패키지 제조용 인쇄회로기판에 있어서,
    상기 인쇄회로기판의 몰딩영역과 인접된 일측면 또는 코너쪽 영역에 슬롯홀을 관통시켜 형성한 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 슬롯홀의 크기는 인쇄회로기판의 반도체 패키지 영역을 침범하지 않는 범위로 형성된 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 슬롯홀은 반도체 패키지 영역이 매트릭스 배열로 형성된 인쇄회로기판에 형성된 것을 특징으로 하는 반도체 패키지.
KR1020000073058A 2000-12-04 2000-12-04 반도체 패키지 제조용 인쇄회로기판 KR20020043398A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073058A KR20020043398A (ko) 2000-12-04 2000-12-04 반도체 패키지 제조용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073058A KR20020043398A (ko) 2000-12-04 2000-12-04 반도체 패키지 제조용 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20020043398A true KR20020043398A (ko) 2002-06-10

Family

ID=27679431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073058A KR20020043398A (ko) 2000-12-04 2000-12-04 반도체 패키지 제조용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20020043398A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JPH10150119A (ja) * 1996-11-19 1998-06-02 Toshiba Corp 半導体装置の製造方法
KR19990043140A (ko) * 1997-11-28 1999-06-15 김규현 매트릭스 타입의 인쇄회로기판 및 이를 이용한 몰딩방법
KR20000002758A (ko) * 1998-06-23 2000-01-15 김규현 Bga 반도체패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JPH10150119A (ja) * 1996-11-19 1998-06-02 Toshiba Corp 半導体装置の製造方法
KR19990043140A (ko) * 1997-11-28 1999-06-15 김규현 매트릭스 타입의 인쇄회로기판 및 이를 이용한 몰딩방법
KR20000002758A (ko) * 1998-06-23 2000-01-15 김규현 Bga 반도체패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7193329B2 (en) Semiconductor device
US6833609B1 (en) Integrated circuit device packages and substrates for making the packages
US6660558B1 (en) Semiconductor package with molded flash
CN103325779B (zh) 制造微电子封装的方法
US9466545B1 (en) Semiconductor package in package
KR100272737B1 (ko) 릴인쇄회로기판및그를이용한칩온보드패키지
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
KR100645755B1 (ko) 반도체 패키지 및 그 제조방법
KR100411862B1 (ko) 배선기판 및 반도체장치
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
US6809409B2 (en) Lead frame and semiconductor device made using the lead frame
TWI606560B (zh) 封裝結構
US6207354B1 (en) Method of making an organic chip carrier package
US6225028B1 (en) Method of making an enhanced organic chip carrier package
KR100341517B1 (ko) 반도체 패키지 및 그 제조방법
JPH07106509A (ja) 多層構造半導体装置
US20210111109A1 (en) Flat no-lead package with surface mounted structure
KR20020043398A (ko) 반도체 패키지 제조용 인쇄회로기판
JP4336407B2 (ja) 回路基板
US6380613B1 (en) Semiconductor device
JP2005183879A (ja) 高放熱型プラスチックパッケージ
KR100400673B1 (ko) 반도체패키지용 인쇄회로기판
KR20020053657A (ko) 몰드 플러시 제어 구조
KR100668939B1 (ko) 보드 레벨 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application