JPH10150119A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10150119A JPH10150119A JP30809696A JP30809696A JPH10150119A JP H10150119 A JPH10150119 A JP H10150119A JP 30809696 A JP30809696 A JP 30809696A JP 30809696 A JP30809696 A JP 30809696A JP H10150119 A JPH10150119 A JP H10150119A
- Authority
- JP
- Japan
- Prior art keywords
- substrate sheet
- package substrate
- package
- resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】この発明は、基板裏面にハンダボールを容易に
形成できるようにした樹脂封止型の半導体装置の製造方
法を提供することを課題とする。 【解決手段】パッケージ基板シート11の裏面に切り込み
溝12が形成され、表面に導体の回路網、さらに裏面に多
数の導体パッドが形成される。基板シート11の表面に
は、切り込み溝12によって区分された領域にそれぞれ対
応して半導体チップ131 132 、…が搭載され、ワイヤ14
1 、142 、…によって所定の回路網に接続される。そし
て、このパッケージ基板シート11の表面全体に、表面が
平坦化されるように液状樹脂の層を形成し、搭載された
半導体チップ131 、132 、…部を埋設して硬化して樹脂
層15を形成する。その後、切り込み溝12によってパッケ
ージ基板11を切断し、平坦化された樹脂層15を下にして
裏返し、ハンダボール16の形成作業を行わせる。
形成できるようにした樹脂封止型の半導体装置の製造方
法を提供することを課題とする。 【解決手段】パッケージ基板シート11の裏面に切り込み
溝12が形成され、表面に導体の回路網、さらに裏面に多
数の導体パッドが形成される。基板シート11の表面に
は、切り込み溝12によって区分された領域にそれぞれ対
応して半導体チップ131 132 、…が搭載され、ワイヤ14
1 、142 、…によって所定の回路網に接続される。そし
て、このパッケージ基板シート11の表面全体に、表面が
平坦化されるように液状樹脂の層を形成し、搭載された
半導体チップ131 、132 、…部を埋設して硬化して樹脂
層15を形成する。その後、切り込み溝12によってパッケ
ージ基板11を切断し、平坦化された樹脂層15を下にして
裏返し、ハンダボール16の形成作業を行わせる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、パッケージ基板
の表面の半導体チップが樹脂封止され、裏面に設定され
るハンダ材料により実装する半導体装置の製造方法に関
する。
の表面の半導体チップが樹脂封止され、裏面に設定され
るハンダ材料により実装する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】裏面に実装用のハンダ材料の設定された
樹脂封止型の半導体装置は、例えば図２で示すように、
例えばセラミックス等の無機材料、ポリイミドテープ、
ＰＣＢ(Printed circuit board) 等の有機材料等の絶縁
材料によって構成されたパッケージ基板31を備える。こ
のパッケージ基板31の表面には、詳細は図示されていな
いがチップ搭載領域を含む導体による回路網が形成さ
れ、また裏面には多数の導体パッドが配列形成されてい
る。
樹脂封止型の半導体装置は、例えば図２で示すように、
例えばセラミックス等の無機材料、ポリイミドテープ、
ＰＣＢ(Printed circuit board) 等の有機材料等の絶縁
材料によって構成されたパッケージ基板31を備える。こ
のパッケージ基板31の表面には、詳細は図示されていな
いがチップ搭載領域を含む導体による回路網が形成さ
れ、また裏面には多数の導体パッドが配列形成されてい
る。
【０００３】そして、このパッケージ基板31の表面の回
路網のチップ搭載領域に、半導体チップ32が搭載される
もので、この半導体チップ32の電極部と回路網の所定位
置との間は、ワイヤ33によってボンディグ接続される。
その後、このパッケージ基板31の表面部に樹脂材料を滴
下することにより、ワイヤ33を含む状態で樹脂層34で覆
い、封止される。
路網のチップ搭載領域に、半導体チップ32が搭載される
もので、この半導体チップ32の電極部と回路網の所定位
置との間は、ワイヤ33によってボンディグ接続される。
その後、このパッケージ基板31の表面部に樹脂材料を滴
下することにより、ワイヤ33を含む状態で樹脂層34で覆
い、封止される。
【０００４】ここで、図３にパッケージ基板31を裏返し
た状態でその一部を取り出して示すように、パッケージ
基板31の裏面には多数の導体パッド35が、例えば格子の
各交差位置に配列形成され、ハンダペーストを塗布する
ことで、各導体パッド35それぞれ表面にハンダペースト
36の層が形成されている。そして、これら多数の導体パ
ッド35の周囲を取り囲むように、絶縁物によるハンダマ
スク37が形成されているもので、ハンダペースト36それ
ぞれの上に、ハンダ材料によるボール38が仮止めされ
る。その後、ハンダペースト36部をハンダ材料の溶融温
度以上に加熱し、ハンダボール38を導体パッド35それぞ
れに対して接続する。
た状態でその一部を取り出して示すように、パッケージ
基板31の裏面には多数の導体パッド35が、例えば格子の
各交差位置に配列形成され、ハンダペーストを塗布する
ことで、各導体パッド35それぞれ表面にハンダペースト
36の層が形成されている。そして、これら多数の導体パ
ッド35の周囲を取り囲むように、絶縁物によるハンダマ
スク37が形成されているもので、ハンダペースト36それ
ぞれの上に、ハンダ材料によるボール38が仮止めされ
る。その後、ハンダペースト36部をハンダ材料の溶融温
度以上に加熱し、ハンダボール38を導体パッド35それぞ
れに対して接続する。
【０００５】この様に構成される樹脂封止された半導体
装置は、所定の実装基板上に載置された状態でハンダボ
ール38部と実装基板の間にハンダペーストを接着し、ハ
ンダペーストを溶融することにより、半導体装置が実装
基板の所定位置に取り付けられる。
装置は、所定の実装基板上に載置された状態でハンダボ
ール38部と実装基板の間にハンダペーストを接着し、ハ
ンダペーストを溶融することにより、半導体装置が実装
基板の所定位置に取り付けられる。
【０００６】なお、ハンダボールと実装基板との間のハ
ンダペーストの融点は、パッケージ基板とハンダボール
との間のハンダペーストの融点よりも低い。この理由
は、パッケージ基板とハンダボールとを接続する際に、
パッケージ基板とハンダボールとが剥離されることを防
止するためである。
ンダペーストの融点は、パッケージ基板とハンダボール
との間のハンダペーストの融点よりも低い。この理由
は、パッケージ基板とハンダボールとを接続する際に、
パッケージ基板とハンダボールとが剥離されることを防
止するためである。
【０００７】ここで、ハンダボール38およびハンダペー
ストの溶融温度は低いものであり、特にパッケージ基板
31の表面に半導体チップ32を搭載し、ワイヤ33をボンデ
ィング接続するに必要な温度等によって、先にハンダボ
ール38を形成した後に半導体チップ32の搭載作業を行っ
たのでは、このハンダボール38またはハンダペーストが
溶解する。このため、パッケージ基板31の表面に半導体
チップ32を搭載し、樹脂封止した後に、パッケージ基板
31の裏面にハンダボール38の形成作業が行われる。
ストの溶融温度は低いものであり、特にパッケージ基板
31の表面に半導体チップ32を搭載し、ワイヤ33をボンデ
ィング接続するに必要な温度等によって、先にハンダボ
ール38を形成した後に半導体チップ32の搭載作業を行っ
たのでは、このハンダボール38またはハンダペーストが
溶解する。このため、パッケージ基板31の表面に半導体
チップ32を搭載し、樹脂封止した後に、パッケージ基板
31の裏面にハンダボール38の形成作業が行われる。
【０００８】しかし、パッケージ基板31の表面に半導体
チップ32を搭載した状態で、このパッケージ基板31の表
面に液化した樹脂を滴下して半導体チップ32を封止する
ようにしたのでは、樹脂の表面張力によってその表面が
図２で示すように円弧面になり、この様に樹脂封止され
た半導体装置を裏返したのでは、安定して設定されな
い。したがって、この状態でハンダボール形成工程を行
うことは困難である。
チップ32を搭載した状態で、このパッケージ基板31の表
面に液化した樹脂を滴下して半導体チップ32を封止する
ようにしたのでは、樹脂の表面張力によってその表面が
図２で示すように円弧面になり、この様に樹脂封止され
た半導体装置を裏返したのでは、安定して設定されな
い。したがって、この状態でハンダボール形成工程を行
うことは困難である。
【０００９】また、この様な樹脂封止工程を１回で行う
場合には、樹脂の安定性や流動性等の制御が困難であ
り、周囲に「だれ」が生ずる問題を有する。この「だ
れ」の発生要因は、例えば供給する樹脂の量が過剰であ
ることであり、この様な場合にはパッケージ基板31の半
導体チップ32の周囲の期待しない範囲にまで樹脂層が広
がり、付着する。そして、この様な「だれ」の発生によ
り、応力が不均一となると共に外観が不良となり、特に
小型化が困難となる。
場合には、樹脂の安定性や流動性等の制御が困難であ
り、周囲に「だれ」が生ずる問題を有する。この「だ
れ」の発生要因は、例えば供給する樹脂の量が過剰であ
ることであり、この様な場合にはパッケージ基板31の半
導体チップ32の周囲の期待しない範囲にまで樹脂層が広
がり、付着する。そして、この様な「だれ」の発生によ
り、応力が不均一となると共に外観が不良となり、特に
小型化が困難となる。
【００１０】さらにこの様な樹脂封止工程は、それぞれ
パッケージ基板31に対して半導体チップ32を搭載した状
態で、そのパッケージ基板31単位で行われるので、半導
体製造工程を繁雑化しているものであり、また封止樹脂
の広がりの範囲によってパッケージ基板31の大きさに制
限が生じ、半導体装置の小型化に制限が生ずる。
パッケージ基板31に対して半導体チップ32を搭載した状
態で、そのパッケージ基板31単位で行われるので、半導
体製造工程を繁雑化しているものであり、また封止樹脂
の広がりの範囲によってパッケージ基板31の大きさに制
限が生じ、半導体装置の小型化に制限が生ずる。
【００１１】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、半導体チップの封止樹脂の
表面が確実に平坦化された状態とされて、パッケージ基
板の裏面にハンダボールを形成するための、パッケージ
基板の裏返し設定状態が安定化されるようにするもので
あり、さらにその面積が制限して小型化される半導体装
置が容易に得られるようにする半導体装置の製造方法を
提供しようとするものである。
な点に鑑みなされたもので、半導体チップの封止樹脂の
表面が確実に平坦化された状態とされて、パッケージ基
板の裏面にハンダボールを形成するための、パッケージ
基板の裏返し設定状態が安定化されるようにするもので
あり、さらにその面積が制限して小型化される半導体装
置が容易に得られるようにする半導体装置の製造方法を
提供しようとするものである。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、パッケージ基板シートの裏面にこの基
板シートを複数の領域に分割する切り込みを入れ、この
切り込みで分割される複数の領域それぞれに対応してパ
ッケージ基板表面に導体による回路網を形成すると共
に、この基板シートの裏面側に全面的にそれぞれハンダ
マスク領域で囲まれた多数の導体パッドを形成するもの
で、パッケージ基板シートの表面の回路網で形成される
チップ搭載領域にそれぞれ半導体チップを搭載し、これ
ら半導体チップそれぞれの電極と回路網の所定端子部と
の間を電気的に接続する。そして、複数の領域にそれぞ
れ半導体チップの搭載されたパッケージ基板の表面に液
状の樹脂材料で覆い、この液状被覆材料を硬化した後、
パッケージ基板シートの表面の樹脂層が硬化された状態
で、裏面の切り込みによってこの基板シートを半導体チ
ップ単位で分割する。そして、硬化された樹脂層を下面
とされるように基板シートを裏返した状態で、裏面の前
記導体パッド部それぞれに対応してハンダボールを形成
するもので、パッケージ基板シートを分割して切り離さ
れた状態で、それぞれ半導体チップの搭載された複数の
パッケージ基板が形成される。
置の製造方法は、パッケージ基板シートの裏面にこの基
板シートを複数の領域に分割する切り込みを入れ、この
切り込みで分割される複数の領域それぞれに対応してパ
ッケージ基板表面に導体による回路網を形成すると共
に、この基板シートの裏面側に全面的にそれぞれハンダ
マスク領域で囲まれた多数の導体パッドを形成するもの
で、パッケージ基板シートの表面の回路網で形成される
チップ搭載領域にそれぞれ半導体チップを搭載し、これ
ら半導体チップそれぞれの電極と回路網の所定端子部と
の間を電気的に接続する。そして、複数の領域にそれぞ
れ半導体チップの搭載されたパッケージ基板の表面に液
状の樹脂材料で覆い、この液状被覆材料を硬化した後、
パッケージ基板シートの表面の樹脂層が硬化された状態
で、裏面の切り込みによってこの基板シートを半導体チ
ップ単位で分割する。そして、硬化された樹脂層を下面
とされるように基板シートを裏返した状態で、裏面の前
記導体パッド部それぞれに対応してハンダボールを形成
するもので、パッケージ基板シートを分割して切り離さ
れた状態で、それぞれ半導体チップの搭載された複数の
パッケージ基板が形成される。
【００１３】すなわち、この様な半導体装置の製造方法
によれば、パッケージ基板シートに複数の半導体チップ
が搭載された状態で、一括して樹脂封止される。この場
合、パッケージ基板シートの表面が、複数の半導体チッ
プの搭載領域を含むものであり、またこの充分な面積の
パッケージ基板の表面が液状の樹脂材料で覆われるよう
にするものであるため、この樹脂材料の粘度を小さな値
に設定することで、この樹脂で覆われた表面は全体的に
大きな平面とされる。したがって、この樹脂封止された
パッケージ基板を裏返した状態で、樹脂層の表面を下に
して安定して設定できるものであり、この状態で基板裏
面に対するハンダボールの形成工程が容易に実行でき
る。
によれば、パッケージ基板シートに複数の半導体チップ
が搭載された状態で、一括して樹脂封止される。この場
合、パッケージ基板シートの表面が、複数の半導体チッ
プの搭載領域を含むものであり、またこの充分な面積の
パッケージ基板の表面が液状の樹脂材料で覆われるよう
にするものであるため、この樹脂材料の粘度を小さな値
に設定することで、この樹脂で覆われた表面は全体的に
大きな平面とされる。したがって、この樹脂封止された
パッケージ基板を裏返した状態で、樹脂層の表面を下に
して安定して設定できるものであり、この状態で基板裏
面に対するハンダボールの形成工程が容易に実行でき
る。
【００１４】
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を実施例に基づき説明する。図１は半導体
装置の製造工程を順次示しているもので、まず（Ａ）図
で示されるように、複数の半導体装置が一括して形成で
きるようにした大きな面積のパッケージ基板シート11を
用意する。例えば、この基板シート11によって３列×３
列で９個の半導体チップが搭載できる面積に設定され
る。
一実施の形態を実施例に基づき説明する。図１は半導体
装置の製造工程を順次示しているもので、まず（Ａ）図
で示されるように、複数の半導体装置が一括して形成で
きるようにした大きな面積のパッケージ基板シート11を
用意する。例えば、この基板シート11によって３列×３
列で９個の半導体チップが搭載できる面積に設定され
る。
【００１５】このパッケージ基板シート11は、グリーン
シートの状態でその裏面に切り込み溝12が形成され、そ
の状態で焼成することによりパッケージ基板シート11と
される。ここで、切り込み溝12は格子状に形成され、そ
の格子枠はそれぞれ１つの半導体チップが搭載できる面
積形状とされている。
シートの状態でその裏面に切り込み溝12が形成され、そ
の状態で焼成することによりパッケージ基板シート11と
される。ここで、切り込み溝12は格子状に形成され、そ
の格子枠はそれぞれ１つの半導体チップが搭載できる面
積形状とされている。
【００１６】すなわち、切り込み溝12の形成されたパッ
ケージ基板シート11は、切り込み溝12によって複数のパ
ッケージ基板111 、112 、…の複数の領域に分割され
る。ここで詳細は図示していないが、パッケージ基板シ
ート11の表面に、各分割領域にそれぞれ対応して、タン
グステン、ニッケル、金等の導体によるパターンによる
回路網が形成される。
ケージ基板シート11は、切り込み溝12によって複数のパ
ッケージ基板111 、112 、…の複数の領域に分割され
る。ここで詳細は図示していないが、パッケージ基板シ
ート11の表面に、各分割領域にそれぞれ対応して、タン
グステン、ニッケル、金等の導体によるパターンによる
回路網が形成される。
【００１７】なお、パッケージ基板の表面に導体を用い
て回路網を形成する際の製造方法は特に限定されない。
すなわち、タングステン、モリブデン等の金属を厚膜ペ
ーストとしてスクリーン印刷することにより回路網を形
成する、いわゆる厚膜法、あるいはニッケル、アルミニ
ウム、金、銀等の金属を蒸着、スパッタリング、ＣＶＤ
(chemical vaper deposition) 、ＰＶＤ(physical vape
r deposition) 等で形成した後に、フォトリソグラフィ
で回路網を形成する、いわゆる薄膜法のいずれをも適用
できる。
て回路網を形成する際の製造方法は特に限定されない。
すなわち、タングステン、モリブデン等の金属を厚膜ペ
ーストとしてスクリーン印刷することにより回路網を形
成する、いわゆる厚膜法、あるいはニッケル、アルミニ
ウム、金、銀等の金属を蒸着、スパッタリング、ＣＶＤ
(chemical vaper deposition) 、ＰＶＤ(physical vape
r deposition) 等で形成した後に、フォトリソグラフィ
で回路網を形成する、いわゆる薄膜法のいずれをも適用
できる。
【００１８】また、パッケージ基板11の裏面には、全面
にわたり図３で示したような導体パットが多数配列形成
され、この各導体パッドを取り囲むようにして、絶縁物
によるハンダマスクが形成される。
にわたり図３で示したような導体パットが多数配列形成
され、この各導体パッドを取り囲むようにして、絶縁物
によるハンダマスクが形成される。
【００１９】なお、パッケージ基板の裏面に絶縁物によ
って構成されるハンダマスクの目的は、パッケージ基板
の裏面の期待しない部分にハンダペースト、ハンタボー
ル等が接着されることを防ぐためである。したがって、
パッケージ基板の材料の中でハンダペースト、ハンダボ
ール等が接着されることを防ぐ性質を持つ場合には、ハ
ンダマスクが無くともよい。
って構成されるハンダマスクの目的は、パッケージ基板
の裏面の期待しない部分にハンダペースト、ハンタボー
ル等が接着されることを防ぐためである。したがって、
パッケージ基板の材料の中でハンダペースト、ハンダボ
ール等が接着されることを防ぐ性質を持つ場合には、ハ
ンダマスクが無くともよい。
【００２０】次に、（Ｂ）図で示すように切り込み溝12
によって領域分割されたパッケージ基板シート11の表面
に、パッケージ基板111 、112 、…それぞれの領域の回
路網の中の、特にチップ搭載領域に半導体チップ131 、
132 、…を、例えば導電性の接着剤を用いて接着し、パ
ッケージ基板シート11の表面に搭載する。そして、この
搭載された半導体チップ131 、132 、…それぞれの電極
部と、対応する回路網の電極接続部との間を、それぞれ
ワイヤ141 、142 、…によってボンディング接続する。
すなわち、各半導体チップ131 、132 、…が、パッケー
ジ基板シート11に形成した所定の回路網に対して、電気
的に接続される。
によって領域分割されたパッケージ基板シート11の表面
に、パッケージ基板111 、112 、…それぞれの領域の回
路網の中の、特にチップ搭載領域に半導体チップ131 、
132 、…を、例えば導電性の接着剤を用いて接着し、パ
ッケージ基板シート11の表面に搭載する。そして、この
搭載された半導体チップ131 、132 、…それぞれの電極
部と、対応する回路網の電極接続部との間を、それぞれ
ワイヤ141 、142 、…によってボンディング接続する。
すなわち、各半導体チップ131 、132 、…が、パッケー
ジ基板シート11に形成した所定の回路網に対して、電気
的に接続される。
【００２１】この様にパッケージ基板シート11の所定位
置に、半導体チップ131 、132 、…がそれぞれ搭載さ
れ、ワイヤ141 、142 、…によって電気的な接続回路が
形成されたならば、（Ｃ）図で示すようにパッケージ基
板シート11の表面の全面を、半導体チップ131 、132 、
…およびワイヤ141 、142 、…がすべて埋設されるよう
に、液状の樹脂材料によって覆う。そして、この樹脂材
料を硬化することによって、封止樹脂層15を形成する。
置に、半導体チップ131 、132 、…がそれぞれ搭載さ
れ、ワイヤ141 、142 、…によって電気的な接続回路が
形成されたならば、（Ｃ）図で示すようにパッケージ基
板シート11の表面の全面を、半導体チップ131 、132 、
…およびワイヤ141 、142 、…がすべて埋設されるよう
に、液状の樹脂材料によって覆う。そして、この樹脂材
料を硬化することによって、封止樹脂層15を形成する。
【００２２】ここで、パッケージ基板シート11の表面を
覆う液状の樹脂材料の粘度が充分に低いものであれば、
樹脂層15の表面は極く限られた周縁部を除いて、その表
面が平坦化された面とされる。また、一体化されるパッ
ケージ基板111 、112 、…の数を多くして全体の表面積
が大きくされれば、封止樹脂層15の面が容易に平坦化さ
れた面とされ、その平坦部分の面積が増大する。例えば
４個のパッケージ基板が一体化される程度の大きさであ
れば、容易に表面を平坦化できる。
覆う液状の樹脂材料の粘度が充分に低いものであれば、
樹脂層15の表面は極く限られた周縁部を除いて、その表
面が平坦化された面とされる。また、一体化されるパッ
ケージ基板111 、112 、…の数を多くして全体の表面積
が大きくされれば、封止樹脂層15の面が容易に平坦化さ
れた面とされ、その平坦部分の面積が増大する。例えば
４個のパッケージ基板が一体化される程度の大きさであ
れば、容易に表面を平坦化できる。
【００２３】この様に平坦な面の形成された封止樹脂層
15が形成されたならば、パッケージ基板シート11を、樹
脂層15を含んで切り込み溝12に沿って切断して分離す
る。ここで、パッケージ基板シート11に対して切り込み
溝12が形成され、しかもパッケージ基板シート11の表面
の樹脂材料が高分子材料であるため、パッケージ基板シ
ート11を切り込み溝12の方向から折り曲げることによ
り、簡単に切断できる。
15が形成されたならば、パッケージ基板シート11を、樹
脂層15を含んで切り込み溝12に沿って切断して分離す
る。ここで、パッケージ基板シート11に対して切り込み
溝12が形成され、しかもパッケージ基板シート11の表面
の樹脂材料が高分子材料であるため、パッケージ基板シ
ート11を切り込み溝12の方向から折り曲げることによ
り、簡単に切断できる。
【００２４】この様に切断することで、（Ｄ）図で示す
ようにパッケージ基板シート11が、半導体チップ131 、
132 、…それぞれが搭載されたパッケージ基板111 、11
2 、…単位に分割され、その各パッケージ基板111 、11
2 、…それぞれに半導体チップ131 、132 、が搭載さ
れ、その各半導体チップ131 、132 、…それぞれが樹脂
封止された状態とされる。
ようにパッケージ基板シート11が、半導体チップ131 、
132 、…それぞれが搭載されたパッケージ基板111 、11
2 、…単位に分割され、その各パッケージ基板111 、11
2 、…それぞれに半導体チップ131 、132 、が搭載さ
れ、その各半導体チップ131 、132 、…それぞれが樹脂
封止された状態とされる。
【００２５】この様にパッケージ基板111 、112 、…単
位でそれぞれ半導体装置が構成されたならば、（Ｅ）図
で示すように各パッケージ基板111 、112 、…のそれぞ
れ裏面の導体パッド部に、図３で説明したと同様な手段
によって、多数のハンダボール16を取り付け、樹脂封止
された半導体装置が完成される。
位でそれぞれ半導体装置が構成されたならば、（Ｅ）図
で示すように各パッケージ基板111 、112 、…のそれぞ
れ裏面の導体パッド部に、図３で説明したと同様な手段
によって、多数のハンダボール16を取り付け、樹脂封止
された半導体装置が完成される。
【００２６】ここで使用されるパッケージ基板シート11
の種類、並びに半導体チップ131 、132 、…とパッケー
ジ基板シート11との接続方法は、知られている方法のい
ずれでも可能である。また、パッケージ基板シート11を
構成する材料は、例えばセラミックス基板が使用される
ものであるが、それ以外にセラミックス以外の無機材
料、印刷基板、ポリイミドテープ、ＰＣＢ等の有機材料
のような絶縁物材料が使用されるもので、この様な絶縁
基板に、Ａｕ、Ｃｕ等の導体を配線することによりパッ
ケージ基板シート11が構成される。
の種類、並びに半導体チップ131 、132 、…とパッケー
ジ基板シート11との接続方法は、知られている方法のい
ずれでも可能である。また、パッケージ基板シート11を
構成する材料は、例えばセラミックス基板が使用される
ものであるが、それ以外にセラミックス以外の無機材
料、印刷基板、ポリイミドテープ、ＰＣＢ等の有機材料
のような絶縁物材料が使用されるもので、この様な絶縁
基板に、Ａｕ、Ｃｕ等の導体を配線することによりパッ
ケージ基板シート11が構成される。
【００２７】また、半導体チップ131 、132 、…それぞ
れと、パッケージ基板シート11の回路網な接続手段は、
ワイヤボンディング方法以外にも、ＴＡＢ(tape automa
tedbonding)やＦＣ(flip chip) 等にも適用できる。
れと、パッケージ基板シート11の回路網な接続手段は、
ワイヤボンディング方法以外にも、ＴＡＢ(tape automa
tedbonding)やＦＣ(flip chip) 等にも適用できる。
【００２８】さらに封止用樹脂としては、エポキシ系樹
脂が使用されるようにしたが、他にビフェニル系樹脂、
フェノール系樹脂、シリコーン系樹脂、ポリエステル系
樹脂等の使用が可能である。
脂が使用されるようにしたが、他にビフェニル系樹脂、
フェノール系樹脂、シリコーン系樹脂、ポリエステル系
樹脂等の使用が可能である。
【００２９】各パッケージ基板111 、112 、…の裏面に
は、いわゆるＢＧＡタイプのハンダボール16によるリー
ドが形成されているものであるが、ハンダによって接続
する場合にはそのリード形状も特に制限されない。例え
ば、柱状の長いリードを持つＰＧＡ(pin grid array)、
柱状の短いリードを持つBut-ＰＧＡ、接続するためのパ
ッドのみを持つＬＧＡ(land grid array) 、ガルウイン
グの形状のリードを持つＱＦＰ(quad flat package) 等
であってもよい。
は、いわゆるＢＧＡタイプのハンダボール16によるリー
ドが形成されているものであるが、ハンダによって接続
する場合にはそのリード形状も特に制限されない。例え
ば、柱状の長いリードを持つＰＧＡ(pin grid array)、
柱状の短いリードを持つBut-ＰＧＡ、接続するためのパ
ッドのみを持つＬＧＡ(land grid array) 、ガルウイン
グの形状のリードを持つＱＦＰ(quad flat package) 等
であってもよい。
【００３０】実施例の説明においては、パッケージ基板
シート11を切り込み溝12によって切断し、半導体チップ
131 、132 、…がそれぞれ搭載された独立したパッケー
ジ基板111 、112 、…とされた状態で、このそれぞれの
パッケージ基板111 、112 、…それぞれに対して、ハン
ダボール16によるリードを形成するようにした。しか
し、単体のパッケージ基板111 、112 、…それぞれにハ
ンダボール16を形成するようにしたのでは、繁雑な手数
がかかる。
シート11を切り込み溝12によって切断し、半導体チップ
131 、132 、…がそれぞれ搭載された独立したパッケー
ジ基板111 、112 、…とされた状態で、このそれぞれの
パッケージ基板111 、112 、…それぞれに対して、ハン
ダボール16によるリードを形成するようにした。しか
し、単体のパッケージ基板111 、112 、…それぞれにハ
ンダボール16を形成するようにしたのでは、繁雑な手数
がかかる。
【００３１】この様な問題点に対処するため、（Ｃ）図
のようにパッケージ基板シート11の表面に半導体チップ
131 、132 、…が搭載され、さらに封止用の樹脂層15が
形成されたならば、このパッケージ基板111 、112 、…
が一体化されている状態で、このパッケージ基板シート
11の裏面の全体に、ハンダボールを形成する。この様に
してハンダボール16がパッケージ基板シート11の裏面に
形成された後に、この基板シート11を切り込み溝12を用
いて切断するようにすれば、簡単に半導体チップ131 、
132 、…それぞれを搭載した半導体装置が完成される。
のようにパッケージ基板シート11の表面に半導体チップ
131 、132 、…が搭載され、さらに封止用の樹脂層15が
形成されたならば、このパッケージ基板111 、112 、…
が一体化されている状態で、このパッケージ基板シート
11の裏面の全体に、ハンダボールを形成する。この様に
してハンダボール16がパッケージ基板シート11の裏面に
形成された後に、この基板シート11を切り込み溝12を用
いて切断するようにすれば、簡単に半導体チップ131 、
132 、…それぞれを搭載した半導体装置が完成される。
【００３２】
【発明の効果】以上のようにこの発明に係る半導体装置
の製造方法によれば、封止樹脂材料の粘度を適宜小さな
ものとすれば、半導体チップの搭載されたパッケージ基
板シートの封止樹脂された表面が確実に平坦化され、こ
の平坦化された面を下にしてパッケージ基板シートを裏
返して安定して設定でき、この基板シートの裏面にリー
ドとされるハンダボールの形成工程が、容易且つ確実に
実行できるようになる。
の製造方法によれば、封止樹脂材料の粘度を適宜小さな
ものとすれば、半導体チップの搭載されたパッケージ基
板シートの封止樹脂された表面が確実に平坦化され、こ
の平坦化された面を下にしてパッケージ基板シートを裏
返して安定して設定でき、この基板シートの裏面にリー
ドとされるハンダボールの形成工程が、容易且つ確実に
実行できるようになる。
【図１】（Ａ）〜（Ｅ）は、この発明の一実施の形態に
係る半導体装置の製造方法を順次説明するための図。
係る半導体装置の製造方法を順次説明するための図。
【図２】従来の半導体装置を説明するための断面構成
図。
図。
【図３】従来から知られている半導体装置の裏面にハン
ダボールを形成する手段を説明する図。
ダボールを形成する手段を説明する図。
11…パッケージ基板シート、111 、112 、…パッケージ
基板、12…（封止用）樹脂層、131 、132 、…半導体チ
ップ、141 、142 、…ワイヤ、15…ハンダボール。
基板、12…（封止用）樹脂層、131 、132 、…半導体チ
ップ、141 、142 、…ワイヤ、15…ハンダボール。
Claims (4)
- 【請求項１】 パッケージ基板シートの裏面に、このシ
ートを複数の領域に分割する切り込みを入れるパッケー
ジ基板シート形成工程と、 前記パッケージ基板シートの表面側に前記切り込みで分
割される複数の領域部それぞれに対応して導体による回
路網を形成すると共に、前記基板シートの裏面側に配列
した多数の導体パッドを形成する導体パターン形成工程
と、 前記パッケージ基板シートの表面の前記回路網で形成さ
れるチップ搭載領域にそれぞれ半導体チップを搭載する
チップ搭載工程と、 前記搭載された半導体チップそれぞれの電極と、これら
半導体チップそれぞれの搭載された前記分割領域に対応
する前記回路網の所定端子部との間を電気的に接続する
接続工程と、 前記分割された複数の領域にそれぞれ半導体チップの搭
載された前記パッケージ基板の表面の全面を、液状の樹
脂材料で覆う樹脂被覆工程と、 前記被覆された液状被覆材料を硬化する樹脂硬化工程
と、 前記パッケージ基板シートの表面の樹脂層が硬化された
後、前記裏面の切り込みによりこの基板シートを半導体
チップ単位で分割する切り離す切り離し工程と、 前記硬化された樹脂層を下面とされるように前記基板シ
ートを裏返した状態で、裏面の前記導体パッド部それぞ
れに対応してハンダボールを形成するハンダボール形成
工程とを具備し、 前記樹脂被覆工程では液状の樹脂材料の表面が全体的に
平坦面とされるような粘度で構成され、前記パッケージ
基板シートを分割して切り離された状態で、それぞれ半
導体チップの搭載された複数のパッケージ基板が形成さ
れるようにしたことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記樹脂被覆工程では、搭載された半導
体チップと電気的な接続手段部が液状樹脂材料で覆われ
て、その表面が平坦面とされるように前記樹脂材料の粘
度が設定され、前記裏返した状態でこの平坦面でパッケ
ージ基板シートが保たれるようにした請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記ハンダボール形成工程は、前記切り
離し工程で半導体チップ単位のパッケージ基板に分割さ
れた後に、この分割されたパッケージ基板単位で行われ
るようにした請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記ハンダボール形成工程は、前記切り
離し手段で半導体チップ単位のパッケージ基板に分割さ
れる以前のパッケージ基板シートの状態で、この基板シ
ートの裏面全面に一括して行われるようにした請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30809696A JP3402969B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30809696A JP3402969B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150119A true JPH10150119A (ja) | 1998-06-02 |
| JP3402969B2 JP3402969B2 (ja) | 2003-05-06 |
Family
ID=17976823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30809696A Expired - Fee Related JP3402969B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402969B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1028459A2 (en) | 1999-02-09 | 2000-08-16 | SANYO ELECTRIC Co., Ltd. | Method of fabricating semiconductor device |
| EP1003213A3 (en) * | 1998-11-18 | 2001-01-17 | Sanyo Electric Co., Ltd. | Method of fabricating resin-sealed semiconductor devices |
| JP2001127089A (ja) * | 1999-10-27 | 2001-05-11 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20020043398A (ko) * | 2000-12-04 | 2002-06-10 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 인쇄회로기판 |
| JP2002289742A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6653731B2 (en) | 2000-02-28 | 2003-11-25 | Nec Corporation | Semiconductor device and method for fabricating same |
| EP0967647A3 (en) * | 1998-06-22 | 2005-09-21 | Fujitsu Limited | Method of sealing a surface mount package type semiconductor device |
| US7259044B2 (en) | 2001-10-26 | 2007-08-21 | Shinko Electric Industries Co., Ltd. | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same |
| EP1835531A2 (en) * | 2006-03-17 | 2007-09-19 | Hitachi Metals, Ltd. | Semiconductor device |
| CN100411124C (zh) * | 2006-08-01 | 2008-08-13 | 上海凯虹电子有限公司 | Csp封装工艺 |
| JP2008205515A (ja) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2009231331A (ja) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | 積層体の製造方法 |
| WO2012108229A1 (ja) * | 2011-02-07 | 2012-08-16 | 株式会社村田製作所 | セラミック基板およびその製造方法 |
| JP2017107986A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017112267A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017112268A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | ウエーハの加工方法 |
-
1996
- 1996-11-19 JP JP30809696A patent/JP3402969B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0967647A3 (en) * | 1998-06-22 | 2005-09-21 | Fujitsu Limited | Method of sealing a surface mount package type semiconductor device |
| EP2234147A3 (en) * | 1998-11-18 | 2014-05-21 | Sanyo Electric Co., Ltd. | Method of fabricating resin-sealed semiconductor devices |
| EP1003213A3 (en) * | 1998-11-18 | 2001-01-17 | Sanyo Electric Co., Ltd. | Method of fabricating resin-sealed semiconductor devices |
| US6326232B1 (en) | 1998-11-18 | 2001-12-04 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| US6784523B2 (en) | 1998-11-18 | 2004-08-31 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| EP1028459A3 (en) * | 1999-02-09 | 2003-10-22 | SANYO ELECTRIC Co., Ltd. | Method of fabricating semiconductor device |
| EP1028459A2 (en) | 1999-02-09 | 2000-08-16 | SANYO ELECTRIC Co., Ltd. | Method of fabricating semiconductor device |
| JP2001127089A (ja) * | 1999-10-27 | 2001-05-11 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6653731B2 (en) | 2000-02-28 | 2003-11-25 | Nec Corporation | Semiconductor device and method for fabricating same |
| KR20020043398A (ko) * | 2000-12-04 | 2002-06-10 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 인쇄회로기판 |
| JP2002289742A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7259044B2 (en) | 2001-10-26 | 2007-08-21 | Shinko Electric Industries Co., Ltd. | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same |
| EP1835531A2 (en) * | 2006-03-17 | 2007-09-19 | Hitachi Metals, Ltd. | Semiconductor device |
| CN100411124C (zh) * | 2006-08-01 | 2008-08-13 | 上海凯虹电子有限公司 | Csp封装工艺 |
| JP2009231331A (ja) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | 積層体の製造方法 |
| JP2008205515A (ja) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| WO2012108229A1 (ja) * | 2011-02-07 | 2012-08-16 | 株式会社村田製作所 | セラミック基板およびその製造方法 |
| JP2017107986A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017112267A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017112268A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | ウエーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402969B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472732B1 (en) | BGA package and method for fabricating the same | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US6717252B2 (en) | Semiconductor device | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| JP3402969B2 (ja) | 半導体装置の製造方法 | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH0357618B2 (ja) | ||
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPH1197573A (ja) | 半導体パッケージ | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| KR100434201B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP3235586B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JPH03231437A (ja) | 突起電極形成方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JPH10154778A (ja) | 半導体装置の製造方法 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |