KR20010014930A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20010014930A
KR20010014930A KR1020000026631A KR20000026631A KR20010014930A KR 20010014930 A KR20010014930 A KR 20010014930A KR 1020000026631 A KR1020000026631 A KR 1020000026631A KR 20000026631 A KR20000026631 A KR 20000026631A KR 20010014930 A KR20010014930 A KR 20010014930A
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor chip
heat
heat spreader
adhesive tape
Prior art date
Application number
KR1020000026631A
Other languages
English (en)
Other versions
KR100407746B1 (ko
Inventor
마쓰시마히로노리
Original Assignee
다니구찌 이찌로오
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 다니구찌 이찌로오
Publication of KR20010014930A publication Critical patent/KR20010014930A/ko
Application granted granted Critical
Publication of KR100407746B1 publication Critical patent/KR100407746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지 구조의 반도체장치의 제조에 있어서, 반도체 칩에의 대미지를 회피하여, 방열 특성의 열화를 방지할 수 있는 반도체장치가 제공된다. 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스프레더판을 적층하여 반도체 칩을 수용하는 중공부를 형성한 것에 있어서, 접착용 테이프 또는 링 부재에 슬릿을 설치하여 에어벤트를 형성한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체소자를 패키지 구조로 수납한 반도체장치 및 그의 제조방법에 관한 것이다. 더욱 상세하게는, 예를 들면 히트 스프레더(heat spreader)나 캡을 갖고 반도체 소자를 중공층에 수납한 반도체장치의 구조 및 그의 제조방법에 관한 것이다.
도 8은, 종래의 패키지 구조의 반도체장치의 구조의 일례를 나타낸 도면이다.
종래의 반도체장치는, 예를 들면, BGA 기판(7)과, BGA 기판(7)과 땜납 범프를 거쳐 플립칩 접합된 반도체 칩(5)과, 그것의 접합 신뢰성을 향상시킬 수 있는 밀봉부재와, 외부와 전기적 접속을 얻기 위해 BGA 기판(7)의 이면에 배치된 땜납 볼(8)과, 반도체 칩(5)에서 발생된 열을 외부로 방열하는 히트 스프레더(1)와, 반도체 칩(5)과 히트 스프레더(1)의 열전도를 촉진하는 방열성 수지(6)와, BGA 기판(7) 및 히트 스프레더(1) 사이에 소정의 간격을 설치하며 양자를 접합하기 위한 링(2) 및 접착용 테이프로 이루어진다.
이와 같은 반도체장치의 제조공정에 있어서는, 구리 등의 금속, 또는 세라믹, 유기재료로 만들어진, 히트 스프레더나 캡을 밀봉할 때의 승온시와, 그후, 리플로에 의해 예를 들면 땜납 볼을 탑재할 때나, 이 반도체장치를 실장 보드에 탑재할 때 등에 땜납이 용접하는 온도 이상으로 승온하지만, 그 때, 밀폐된 공기가 열팽창하는 것에 의해, 히트 스프레더의 변형 및 박리가 발생하는 문제가 있다.
도 9는 이와 같은 상태를 나타낸 것으로, 히트 스프레더(1)와 방열성 수지(6), 또는, 방열성 수지(6)와 반도체 칩(5)의 박리가 발생하여, 이 반도체장치의 방열 특성이 열화되는 문제가 있다.
또한, 반도체장치 위에 방열 휜(fin)을 부착하여 외부로의 방열 효과를 올릴 때에, 반도체장치로부터 방열 휜으로의 열전도를 더욱 향상시킬 필요가 있다.
또한, 반도체장치의 제조시, 가압 헤드를 사용한 열압착에 의해 부착시킬 때, 히트 스프레더와 링을 부착하지만, 그 때, 반도체 칩에 대미지를 미치는 문제가 있다. 또한, 상기한 방열성 수지의 경화가 순간적으로 시작되는 것에 의해, 방열성 수지 내부에 보이드(void)가 발생하여, 방열특성이 열화된다.
또한, 반도체장치의 제조시, 히트 스프레더와 링의, 예를 들면 열경화 특성의 접착 테이프가 부착되어 있는 측의 표면에 있는 커버 필름을 벗겨낼 필요가 있다.
본 발명은 전술한 것과 같은 종래의 과제를 해결하기 위해 이루어진 것으로, 반도체 칩으로의 대미지를 회피하여, 방열 특성의 열화를 방지할 수 있는 반도체장치와 그것의 제조방법을 제공하고자 하는 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체장치의 구조를 나타낸 단면도이고,
도 2는 본 발명의 실시예 1에 따른 접착용 테이프 및 링 부재를 나타낸 평면도이며,
도 3은 본 발명의 실시예 1에 따른 접착용 테이프의 다른 예를 나타낸 평면도이고,
도 4는 본 발명의 실시예 2에 따른 반도체장치의 링 부재의 형상을 나타낸 평면도이며,
도 5는 본 발명의 실시예 3에 따른 반도체장치의 중앙부 절단 사시도, 및 또 다른 반도체장치의 예의 중앙부 단면도이고,
도 6은 본 발명의 실시예 4에 따른 반도체장치의 제조방법을 설명하기 위한 도면이며,
도 7은 본 발명의 실시예 5에 따른 반도체장치의 제조방법을 설명하기 위한 도면이고,
도 8은 종래의 패키지 구조의 반도체장치의 일례를 나타낸 단면도이며,
도 9는 종래의 반도체장치에서 발생하는 과제를 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 히트 스프레더 2: 링
3: 접착용 테이프 4: 슬릿
5: 반도체 칩 6: 방열성 수지
7: BGA 기판 8: 땜납 볼
9: 스루홀 10: 가압 헤드
11: 커버 필름 12: 박리용 테이프
13: 박리 스테이지
본 발명의 청구항 1에 관한 반도체장치는, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스트레더판을 적층하여 상기 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서, 상기 접착용 테이프에 슬릿을 설치하여 에어벤트를 형성한 것을 특징으로 하는 것이다.
또한, 본 발명의 청구항 2에 관한 반도체장치는, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스트레더판을 적층하여 상기 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서, 상기 링 부재에 슬릿을 설치하여 에어벤트를 형성한 것을 특징으로 하는 것이다.
또한, 본 발명의 청구항 3에 관한 반도체장치는, 청구항 1 또는 청구항 2에 기재된 것에 있어서, 상기 반도체 칩과 상기 히트 스프레더판 사이를 충전하는 방열성 수지를 구비하는 동시에, 상기 히트 스프레더판에 개구부를 설치하여 상기 방열성 수지를 노출시킨 것을 특징으로 하는 것이다.
또한, 본 발명의 일면에 따른 반도체장치의 제조방법은, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스프레더판을 적층하여 접착시키는 공정에 있어서, 환형의 볼록부를 갖는 가압 헤드에 의해, 상기 환형의 접착 테이프 부분만을 가압하는 것을 특징으로 하는 것이다.
또한, 본 발명의 또 다른 일면에 따른 반도체장치의 제조방법은, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스프레더판을 적층하여 접착시키는 공정에 있어서, 커버 필름이 장착된 히트 스프레더 및 링 부재의 상시 커버 필름을 박리용 테이프에 접착한 후, 상기 박리용 테이프의 공급과 상기 히트 스프레더 및 링 부재의 들어올림에 의해, 상시 박리용 테이프에 접착된 상기 커버 필름으로부터 상기 히트 스프레더 및 링 부재를 제거하는 것을 특징으로 하는 것이다.
(실시예)
이하, 본 발명의 실시예에 대해 도면을 참조하여 설명한다. 도면 중에서, 동일 또는 해당 부분에는 동일한 부호를 붙여 그것의 설명을 적절히 간략화 내지 생략한다.
실시예 1:
도 1 및 도 2는, 본 발명의 실시예 1에 따른 반도체장치에 대해 설명하기 위한 도면이다. 도 1은, 본 실시예에 의한 에어벤트를 구비한 반도체장치의 구조를 나타낸 단면도, 도 2a는 접착용 테이프의 슬릿을 나타낸 평면도, 도 2b는 링 부재를 나타낸 평면도이다.
도 1에 있어서, 도면부호 1은 평면 형태의 히트 스프레더(히트 스프레더판), 2는 사각 환형의 링(링 부재), 3은 슬릿을 갖는 사각 환형의 접착용 테이프, 4는 접착용 테이프(3)에 설치된 에어벤트로서 기능하는 슬릿, 5는 반도체 칩, 6은 방열성 수지, 7은 BGS 기판, 8은 땜납 볼을 나타낸다.
본 반도체장치는, BGA 기판(7)에 땜납 범프를 거쳐 반도체 칩(5)이 플립칩 접합되고, 반도체 칩(5)은 밀봉부재로 밀봉되어 있다. 반도체 칩(5)과 히트 스프레더(1) 사이에는 열전도를 촉진하는 방열성 수지(6)가 충전되어 접착되어 있다. 히트 스프레더(1)는, 반도체 칩(5)에서 발생한 열을 외부로 방열한다.
BGA 기판(7)과 히트 스프레더(1) 사이에는, 그것의 사면 외주부에 있어서 양자 사이에 소정의 간격을 설치하고 또한 양자를 접합하기 위한 링(2) 및 접착용 테이프(3)가 적층되어 있다. 그리고, 이 접착용 테이프(3)에는, 에어벤트로서 기능하는 슬릿(4)이 형성되어 있다.
이때, BGA 기판(7)의 이면에는 외부와 전기적 접속을 얻기 위해 땜납 볼(8)이 배열되어 있다.
도 2a는, 히트 스프레더(1)와 접착용 테이프(3)의 접합 상태를, 도 1의 하측(반도체 칩(5)측)에서 본 상태를 나타낸다. 도면에 나타낸 것과 같이, 히트 스프레더(1) 위에, 사각 환형의 접착용 테이프(3)가 접합되어 있으며, 접착용 테이프(3)의 한 개의 모서리부에는 슬릿(4)이 설치되어 있다.
도 2b는, 접착용 테이프(3)와 링(2)의 접합 상태를, 도 1의 하측(반도체 칩(5)측)에서 본 상태를 나타낸다. 도면에 도시된 것과 같이, 사각 환형의 접착용 테이프(3) 위에, 링(2)에 접합되어 있다.
도 2a 및 도 2b의 예를 들면 열경화성, 내열성, 절연성을 갖는 접착용 테이프(3)의 슬릿(4)은, 도 1에 나타낸 반도체장치의 제조 후의 에어벤트부가 된다.
본 실시예에 따르면, 반도체장치가 에어벤트부를 갖고 있기 때문에, 도 9의 종래예로서 설명한 것과 같은, 예를 들면 접착용 테이프(3)의 경화시나 리플로에 의한 가열에 의해 중공층의 공기가 팽창하여, 히트 스프레더(1)의 변형이나, 히트 스프레더(1)나 링(2)의 벗겨짐이 생긴다고 하는 일이 없다.
이때, 슬릿(4)을 넣은 접착용 테이프(3)는, 히트 스프레더(1)측에 접착되어 있는 것이라도, BGA 기판(7)측에 접착되어 있는 것이라도 좋다. 어느 한쪽이라도 좋으며, 또한 양쪽으로 넣어도 좋다.
또한, 도 2a 및 도 2b에 나타낸 것과 같이, 접착용 테이프(3)의 형상과 링(2)의 형상은 일치되어 있으며, 또한 히트 스프레더(1)의 외형과도 일치하고 있다, 따라서, 도 1에 나타낸 것과 같이 히트 스프레더(1)의 중앙부에는, 반도체장치 제조시에 방열성 수지(6)를 거쳐 반도체 칩(5)과 접착시키는 것에 의해, 반도체 칩(5)에서 발생한 열을 외부로 방열하기 쉽게 될 수 있다.
도 3은, 접착용 테이프(3)의 슬릿의 또 다른 배치예를 나타낸 것이다.
도 3에 나타낸 것과 같이, 접착용 테이프(3)의 슬릿을 2 코너, 4 코너, 또는 변 상에 설치하여도 된다.
이상과 같이, 본 실시예에 따르면, 히트 스프레더(1)와 반도체 칩(5)을 접착하여 열전도를 담당하는 방열성 수지(6)와의 박리, 또는 방열성 수지(6)와 반도체 칩(5)과의 박리에 의한, 반도체 장치의 방열 특성의 열화를 방지할 수 있다.
또한, 반도체장치의 변형에 의한 예를 들면 BGA 기판(7) 등의 클랙이나 내부 배선의 단선을 방지할 수 있다.
또한, 접착용 테이프(3)의 슬릿(4)은, 반도체장치 제조 후의 제품에서 잔존하기 때문에, 복수회의 가열에 있어서도 에어벤트부로서 작용한다.
또한, 본 실시예에 따르면, 히트 스프레더(1)의 기판에 구멍이나 슬릿 등 벤트부를 설치할 필요가 없다. 따라서, 방열 영역을 넓게 확보할 수 있는 것에 의해, 반도체장치의 방열 특성을 향상시킬 수 있어 유리하다.
덧붙여, 예를 들면, 반도체장치의 히트 스프레더(1) 위에 방열 휜(도시하지 않음)을 탑재할 때에 방열 휜과 접착 영역을 넓게 확보할 수 있어 방열 특성의 향상에 유리하고, 또한, 방열 휜과의 접착력을 높일 수 있다.
이상과 같이, 본 실시예에 따르면, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 편판 형태의 히트 스프레더판을 적층하여 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서, 상기 접착용 테이프에 슬릿을 설치하여 에어벤트를 형성한다.
이상 설명한 것과 같이, 본 실시예에 따르면, 반도체장치의 제조공정에서 승온되는 경우에도, 반도체장치 내부에 밀폐된 공기가 에어벤트를 통해 외기와 연통하고 있기 때문에, 내부 공기의 열팽창에 의해, 히트 스프레더를 변형시키거나 박리시키는 일이 없다. 따라서, 반도체장치의 특성 열화를 방지할 수 있다.
실시예 2:
도 4는, 본 발명의 실시예 2에 따른 반도체장치에 대해 설명하기 위한 도면으로, 도 1에 있어서 링 부재(2)의 또 다른 형상을 나타낸 평면도이다.
본 실시예에서는, 실시예 1과 같이 접착 테이프(3)에 슬릿을 설치하는 대신에, 링 부재(2)에 슬릿(4)을 설치한다. 링 부재(2)의 슬릿(4)의 위치, 형상은, 도 4에 나타낸 것과 같이, 링(2)의 코너라도, 또한, 변 상의 일부를 제거하는 것에 의해, 형상을 C 형상으로 하여도 좋은데, 이것을 반도체장치 제조후의 에어벤트부로 한다.
또한, 링 부재(2)에 설치되는 슬릿(4)은 2개소 이상이라도 된다.
반도체장치로서의 그 이외의 구성은, 실시예 1에서 설명한 것과 동일하기 때문에, 중복된 설명은 생략한다.
이와 같이, 본 실시예에 있어서는, 편판 형태의 기판의 거의 중앙부 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스프레더판을 적층하여 상기 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서, 상기한 링 부재에 슬릿을 설치하여 에어벤트를 형성한다.
본 실시예에 있어서도, 실시예 1과 동일한 효과를 얻을 수 있다.
실시예 3:
도 5는, 본 발명의 실시예 3에 따른 반도체장치에 대해 설명하기 위한 도면으로, 도 5a는 반도체장치의 중앙부를 절단한 사시도, 도 5b는 반도체장치의 또 다른 예의 중앙부의 단면도이다.
도 5a에 나타낸 것과 같이, 본 실시예에서는, 히트 스프레더(1)와 링(2)의 2층 구조에 의해 중공층을 갖는 반도체장치에 있어서, 히트 스프레더(1)의 반도체 칩(5)과 접착하는 부위에, 비교적 크지만 반도체 칩(5)보다는 면적이 작은 스루홀(개구부)을 형성하고 있다. 이 스루홀(9)에는, 반도체 칩(5)을 덮는 방열성 수지(6)가 노출되어 있다.
또한, 도 5의 예에서는, 히트 스프레더(1)와 링(2)의 2층 구조에 의해 중공층을 갖는 반도체장치에 있어서, 히트 스프레더(1)의 반도체 칩(5)과 접착하는 부위에, 비교적 작은 스루홀(9)(개구부)을 복수개 형성하고 있다. 이 스루홀(9)에는, 반도체 칩(5)을 덮는 방열성 수지(6)가 노출되어 있다.
이와 같은 구조에 따르면, 방열 휜(도시하지 않음)을 히트 스프레더(1) 위에 탑재하였을 때, 반도체 칩(5)으로부터 방열 휜으로의 열전도를 촉진할 수 있다. 또한, 방열 휜의 탑재로 히트 스프레더(1)의 구멍이 막힌 후에도, 접착용 테이프(3)의 슬릿(4)에 의해 에어벤트를 보유하고 있다.
이상과 같이, 본 실시예에 따르면, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스프레더판을 적층하여 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서, 상기한 접착용 테이프에 슬릿을 설치하여 에어벤트를 형성한다.
더구나, 히트 스프레더의 거의 중앙부에 스루홀을 설치하고, 반도체 칩과 히트 스프레더 사이를 충전하는 방열성 수지를 노출시키고 있다.
이것에 의해, 반도체장치의 방열 특성을 향상시키는 동시에, 방열성의 향상을 도모할 수 있다.
실시예 4:
도 6은, 본 발명의 실시예 4에 따른 반도체장치 제조방법을 설명하기 위한 도면이다.
도 6a에도 나타낸 것과 같이, 이 반도체장치의 제조방법은, 평판 형태의 기판(7)의 거의 중앙부에 반도체 칩(5)을 마운트하고, 이 위에 환형의 링 부재(2) 및 접착용 테이프(3)와, 평판 형태의 히트 스프레더판(1)을 적층하여 접착시킨다.
본 실시예에서는, 이 공정에 있어서, 도 6b에 나타낸 것과 같은 환형의 볼록부를 갖는 가압 헤드(10)에 의해, 반도체 칩(5)의 외측에서, 환형의 접착 테이프(3)의 부분만을 가압한다.
이와 같은, 본 실시예에서는, 반도체장치의 구조에 있어서 히트 스프레더(1) 및 링(2)을 열압착하기 위한 가압 헤드(10)의 면을 링 형태로 한 것을 특징으로 한다.
이것에 의해, 반도체 칩(5)에의 가압에 의한 대미지를 회피할 수 있다. 또한, 방열성 수지(6)의 가열을 회피할 수 있기 때문에, 방열성 수지(6)의 순간적인 경화를 방지함으로써 방열성 수지(6) 내부의 보이드의 발생을 방지할 수 있다.
실시예 5:
도 7은, 본 발명의 실시예 5에 따른, 반도체장치의 제조방법을 설명하기 위한 도면이다.
일반적으로, 히트 스프레더(1)나 링(2) 등의 부재는, 사용전에는 그것의 표면에 커버 필름이 접착되어 보호되고 있다. 반도체장치의 제조공정에서는, 이 커버 필름을 벗길 필요가 있다.
이것을, 본 실시예에서는, 먼저 도 7a에 나타낸 것과 같이, 박리 스테이지(13) 위에 박리용 테이프(12)를 올려놓고, 도 7b에 나타낸 것과 같이, 그 위로부터 커버 필름(11)을 갖는 히트 스프레더(1)를 가압한다. 그후, 박리용 테이프(12)를 슬라이드시켜, 히트 스프레더(1)를 예를 들면 흡착 툴 등을 이용하여 제거하면, 커버 필름(11)은 박리용 테이프(2)에 견고하게 접착되어 있기 때문에, 커버 필름(11)을 히트 스프레더(1)로부터 벗길 수 있다.
이와 같이, 본 실시예에 있어서는, 평판 형태의 기판(7)의 거의 중앙부에 반도체 칩(5)을 마운트하고, 이 위에 환형의 링 부재(2) 및 접착용 테이프(3)와, 편판 형태의 히트 스프레더판(1)을 적층하여 접착시키는 공정에 있어서, 커버 필름(1)이 장착된 히트 스프레더(1) 및 링 부재(2)의 커버 필름(11)을 각각 박리용 테이프(12)에 접착한다. 그후, 박리용 테이프(12)의 공급과, 히트 스프레더(1) 및 링 부재(2)의 흡착 툴 등의 들어올림에 의한 힘을 이용하여, 상기한 히트 스프레더(1) 및 링 부재(2)를, 각각 박리용 테이프(12)에 접착된 커버 필름(11)으로부터 제거하도록 한다.
즉, 히트 스프레더(1) 및 링(2) 등의 캡의 접착 테이프가 접착되어 있는 면 위에 부착되어 있는 커버 필름(11)을, 박리용 테이프(12)를 사용하여, 접착력의 차이를 이용하여, 박리 스테이지(3) 위에서 박리하는 것을 특징으로 한다.
이상과 같이, 본 실시예에서는, 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스프레더판을 적층하여 접착시키는 공정에 있어서, 커버 필름이 장착된 히트 스프레더 및 링 부재의 커버 필름을 박리용 테이프에 접착한 후, 상기 박리용 테이프에 접착된 상기한 커버 필름으로부터 상기한 히트 스프레더 및 링 부재를 제거한다.
이것에 의해, 커버 필름을 용이하게 박리할 수 있다.
본 발명은 이상과 같이 구성되어 있기 때문에, 반도체장치의 반도체 칩에의대미지를 회피할 수 있다. 또한, 방열 특성의 열화를 방지할 수 있다. 또는, 커버 필름의 박리를 용이하게 행할 수 있다.

Claims (3)

  1. 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스트레더판을 적층하여 상기 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서,
    상기 접착용 테이프에 슬릿을 설치하여 에어벤트를 형성한 것을 특징으로 하는 반도체장치.
  2. 평판 형태의 기판의 거의 중앙부에 반도체 칩을 마운트하고, 이 위에 환형의 링 부재 및 접착용 테이프와, 평판 형태의 히트 스트레더판을 적층하여 상기 반도체 칩을 수용하는 중공부를 형성한 반도체장치에 있어서,
    상기 링 부재에 슬릿을 설치하여 에어벤트를 형성한 것을 특징으로 하는 반도체장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 반도체 칩과 상기 히트 스프레더판 사이를 충전하는 방열성 수지를 구비하는 동시에, 상기 히트 스프레더판에 개구부를 설치하여 상기 방열성 수지를 노출시킨 것을 특징으로 하는 반도체장치.
KR10-2000-0026631A 1999-06-08 2000-05-18 반도체장치 KR100407746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11161657A JP2000349178A (ja) 1999-06-08 1999-06-08 半導体装置及びその製造方法
JP11-161657 1999-06-08

Publications (2)

Publication Number Publication Date
KR20010014930A true KR20010014930A (ko) 2001-02-26
KR100407746B1 KR100407746B1 (ko) 2003-12-01

Family

ID=15739361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0026631A KR100407746B1 (ko) 1999-06-08 2000-05-18 반도체장치

Country Status (4)

Country Link
US (1) US6232652B1 (ko)
JP (1) JP2000349178A (ko)
KR (1) KR100407746B1 (ko)
TW (1) TW479332B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180794B2 (ja) * 1999-02-19 2001-06-25 日本電気株式会社 半導体装置及びその製造方法
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
US20030125077A1 (en) * 2002-01-03 2003-07-03 Hsi-Che Lee Multimedia watch
TW471143B (en) * 2001-01-04 2002-01-01 Wen-Wen Chiou Integrated circuit chip package
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
KR100447226B1 (ko) * 2001-10-24 2004-09-04 앰코 테크놀로지 코리아 주식회사 칩 삽입형 반도체 패키지
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6703704B1 (en) * 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
US6773964B2 (en) * 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
KR20040060123A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체 소자 패키징 방법
WO2004068581A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited 半導体装置及び支持板
US6835960B2 (en) * 2003-03-03 2004-12-28 Opto Tech Corporation Light emitting diode package structure
AU2003227213A1 (en) * 2003-03-26 2004-10-18 Fujitsu Limited Semiconductor device
DE10345377B4 (de) * 2003-09-30 2009-07-30 Qimonda Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
US7098529B1 (en) * 2004-01-07 2006-08-29 Credence Systems Corporation System and method for packaging a semiconductor device
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
TWI246759B (en) * 2004-11-16 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating package structure and fabrication method thereof
US8115301B2 (en) * 2006-11-17 2012-02-14 Stats Chippac, Inc. Methods for manufacturing thermally enhanced flip-chip ball grid arrays
TWI342603B (en) * 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
US7607355B2 (en) * 2007-02-16 2009-10-27 Yamaha Corporation Semiconductor device
JP5126219B2 (ja) * 2007-03-27 2013-01-23 富士通株式会社 半導体部品および半導体部品の製造方法
US20110110037A1 (en) * 2008-02-01 2011-05-12 Toshiya Yamaguchi Driver module structure
US8258013B1 (en) * 2010-02-12 2012-09-04 Xilinx, Inc. Integrated circuit assembly having vented heat-spreader
US8659169B2 (en) * 2010-09-27 2014-02-25 Xilinx, Inc. Corner structure for IC die
EP2461275A1 (en) * 2010-12-02 2012-06-06 Gemalto SA Security Document and method of manufacturing security document
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
WO2012165647A1 (en) * 2011-06-01 2012-12-06 Canon Kabushiki Kaisha Semiconductor device
US8836110B2 (en) * 2012-08-31 2014-09-16 Freescale Semiconductor, Inc. Heat spreader for use within a packaged semiconductor device
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US11201095B1 (en) 2019-08-23 2021-12-14 Xilinx, Inc. Chip package having a cover with window

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384051A (ja) 1986-09-26 1988-04-14 Matsushita Electronics Corp 半導体装置の製造方法
JPH027453A (ja) * 1988-06-27 1990-01-11 Fuji Photo Film Co Ltd ガラスキャップ法
JPH02125640A (ja) * 1988-11-05 1990-05-14 Mitsubishi Electric Corp 中空パッケージ
JPH02222564A (ja) * 1989-02-23 1990-09-05 Toto Ltd チップキャリヤ
JPH0582696A (ja) * 1991-09-19 1993-04-02 Mitsubishi Electric Corp 半導体装置のリードフレーム
US5414293A (en) * 1992-10-14 1995-05-09 International Business Machines Corporation Encapsulated light emitting diodes
JP2693694B2 (ja) 1992-11-10 1997-12-24 日本碍子株式会社 半導体素子収納用パッケージのキャップ封止方法
JPH06169026A (ja) 1992-11-30 1994-06-14 Hitachi Ltd 半導体集積回路装置
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2000349178A (ja) 2000-12-15
KR100407746B1 (ko) 2003-12-01
US6232652B1 (en) 2001-05-15
TW479332B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
KR100407746B1 (ko) 반도체장치
US5990545A (en) Chip scale ball grid array for integrated circuit package
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US6166434A (en) Die clip assembly for semiconductor package
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US7196414B2 (en) Semiconductor package with heat sink
EP2311084B1 (en) Flip chip overmold package
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US6856015B1 (en) Semiconductor package with heat sink
US20060292753A1 (en) Semiconductor Device and Method of Manufacturing a Semiconductor Device
JP4103342B2 (ja) 半導体装置の製造方法
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
JP2000349178A5 (ko)
US7473583B1 (en) Integrated circuit having a lid and method of employing a lid on an integrated circuit
US7025848B2 (en) Heat sink for chip package and bonding method thereof
JP2009302556A (ja) 半導体装置
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2001267470A (ja) 半導体装置およびその製造方法
US20040173903A1 (en) Thin type ball grid array package
US20040075990A1 (en) Packaging integrated circuits with adhesive posts
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
JP4473668B2 (ja) 半導体装置およびその製造方法
TWI313047B (ko)
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JPH11260963A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee