DE102018200633B4 - Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger - Google Patents

Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger Download PDF

Info

Publication number
DE102018200633B4
DE102018200633B4 DE102018200633.4A DE102018200633A DE102018200633B4 DE 102018200633 B4 DE102018200633 B4 DE 102018200633B4 DE 102018200633 A DE102018200633 A DE 102018200633A DE 102018200633 B4 DE102018200633 B4 DE 102018200633B4
Authority
DE
Germany
Prior art keywords
metal layer
semiconductor die
metal
pcb substrate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018200633.4A
Other languages
English (en)
Other versions
DE102018200633A1 (de
Inventor
Shan GAO
Boo Yang Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102018200633A1 publication Critical patent/DE102018200633A1/de
Application granted granted Critical
Publication of DE102018200633B4 publication Critical patent/DE102018200633B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Verfahren, umfassend:
ein Bilden einer ersten Metallschicht (301), die zwischen einem oberen Abschnitt (311a) und
einem unteren Abschnitt (311b) eines PCB-Substrats (311) eingebettet ist, wobei die erste Metallschicht (301) ein Paar von mit Metall gefüllten Vias (303, 305) aufweist, die seitlich beabstandet sind;
ein Anbringen eines Halbleiter-Die (401; 705) an dem oberen Abschnitt (311a) des PCB-Substrats (311) zwischen dem Paar von mit Metall gefüllten Vias (303, 305);
ein elektrisches Verbinden des Halbleiter-Die (401; 705) mit dem PCB-Substrat (311) durch das Paar von mit Metall gefüllten Vias (303, 305);
ein Entfernen eines Abschnitts des oberen Abschnitts (311a) des PCB-Substrats (311) außerhalb des Paares von mit Metall gefüllten Vias (303, 305) auf die erste Metallschicht (301) herab; und
ein Bilden einer zweiten Metallschicht (501; 801) über und an vier gegenüberliegenden Seiten des Halbleiter-Die (401; 705), wobei die zweite Metallschicht (501; 801) auf der ersten Metallschicht (301) landet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft Design und Herstellungsverfahren für Halbleitergehäuse. Die vorliegende Erfindung ist insbesondere anwendbar auf magnetische Direktzugriffsspeicher (MRAM) -Strukturen in einer integrierten Schaltung (IC).
  • HINTERGRUND
  • IC-Chips, z.B. MRAM-Chips, werden typischerweise in Schutzgehäuse eingekapselt, um Störungen durch Streuverlust oder anliegende externe elektromagnetische Felder zu verhindern und eine Beschädigung während der nachfolgenden Bearbeitung zu verhindern. MRAM-Strukturen, sowohl Draht-gebonded, als auch Flip-Chip, sollen von allen sechs Seiten durch eine Schutzschicht zum besseren Schutz abgeschirmt werden, jedoch führen bekannte Drahtbond-Abschirm-Vorgehensweisen zu großen Dicken von Gehäusen und niedriger Effizienz, da (i) das Abschirmmaterial nicht in einer geschlossenen Schleife gebildet wird, die speziell auf senkrechte MRAM-Strukturen zutrifft; (ii) die Fläche eines Drahtbondpads häufig zu groß ist; und aufgrund von (iii) Prozessherausforderungen zum Drahtbonden, wenn die Öffnungsfläche eines Substratpads in einem Leiterplatten (PCB) -Substrat zu klein ist. Flip-Chip-MRAM-Gehäuse werfen zusätzliche Probleme auf, da (i) Flip-Chip-MRAM gegenüber Drahtbonden eine breitere Bodenabschirmungsöffnung aufweist, wodurch es eine geringere magnetische Abschirmungseffizienz aufweist; und (ii) einzelne Öffnungen der Bodenabschirmung ein hohes Risiko eines elektrischen Kurzschlusses zwischen den Metallhöckern und einem Abschirmmetall bieten und eine Beschränkung hinsichtlich feiner Abstandsöffnungen an der Bodenabschirmung bedeuten.
  • Mit Bezug auf 1, die eine Querschnittansicht eines bekannten drahtgebundenen MRAM-Gehäuses darstellt, werden schützende Abschirmschichten 101 und 103 unter und über einem Abschnitt der MRAM-Struktur 105 entsprechend gebildet und eine Epoxid-Spritzkomponente (IMC)-Schicht 107 wird anschließend über den Abschirmschichten 101 und 103, der MRAM-Struktur 105 und dem Draht 109 gebildet. Gemäß der obigen Beschreibung ist dieses Design problematisch, da die schützenden Schichten 101 und 103 die MRAM-Struktur 105 nicht auf allen sechs Seiten einkapseln. Demzufolge ist die MRAM-Struktur 105 Streuverlusten oder anliegenden externen elektromagnetischen Feldern und nachfolgenden Bearbeitungsschritten ausgesetzt. Mit Bezug auf 2 wird ein herkömmliches Drahtbondgehäuse 200 mit einem bekannten MRAM-Drahtbondgehäuse 202 verglichen, um den Aufbau der Fläche des MRAM-Drahtbondpads (dargestellt durch den Pfeil 201) darzustellen, während schützende Schichten 203 und 205 über einem PCB-Substrat 207 gebildet werden, um die MRAM-Struktur 209 zu schützen. Ferner erhöht der vorbestimmte Abstand zwischen der MRAM-Struktur 209 und den schützenden Schichten 203 und 205 die Dicke des Gehäuses.
  • In der Schrift US 2007/0124930 A1 ist ein Verfahren zum Herstellen einer Leiterplatte mit einer Durchkontaktierung beschrieben. Das Verfahren umfasst ein Zusammenbauen von mehreren Schichten, die in einem Stapel konfiguriert sind, so dass die mehreren Schichten eine obere Schicht und eine untere Schicht und mindestens eine leitfähige Schicht innerhalb des Stapels aufweisen, ein Bilden einer hohlen Durchkontaktierung durch die mehreren Schichten, wobei die hohle Durchkontaktierung eine Innenfläche aufweist, die einen Raum definiert, ein Abscheiden eines leitfähigen Materials auf die Innenfläche, wobei das leitfähige Material mit der mindestens einen leitfähigen Schicht innerhalb des Stapels verbunden ist, ein Bereitstellen eines Leiters, der mit nichtleitendem Material beschichtet ist, innerhalb der hohlen Durchkontaktierung, ein Bedecken der oberen Schicht und der unteren Schicht mit dielektrischen Schichten, ein Bedecken der oberen Schicht und der unteren Schicht mit einem Maskierungsmittel, ein Plattieren der oberen Schicht und der unteren Schicht mit einem leitfähigen Material, das sich mit dem mit nicht leitfähigem Material beschichteten Leiter verbindet, und ein Entfernen des Maskierungsmittels von der oberen Schicht und der unteren Schicht.
  • Die Schrift US 2011/0115066 A1 beschreibt ein Halbleiterbauelementgehäuse, umfassend: ein Schaltungssubstrat mit einer Tragefläche, eine Bodenfläche gegenüber der Tragefläche und ein Polster, eine elektronische Vorrichtung, die benachbart zu der Tragefläche angeordnet und elektrisch mit dem Schaltungssubstrat verbunden ist, eine Einkapselungsmasse, die angrenzend an die Tragefläche angeordnet ist und die elektronische Vorrichtung einkapselt, wobei die Einkapselungsmasse einen Mittelabschnitt und einen Umfangsabschnitt umfasst, der den Mittelabschnitt umgibt. Eine Dicke des Umfangsabschnitts ist geringer als eine Dicke des Mittelabschnitts und es ist eine Öffnung, die das Pad des Schaltungssubstrats freilegt, in dem Umfangsabschnitt gebildet. Weiterhin ist eine leitfähige Schicht vorgesehen, die die Einkapselung konform bedeckt und die Öffnung durchquert, um eine Verbindung mit dem Pad des Schaltungssubstrats herzustellen.
  • Aus der Schrift US 2007/0285957 A1 ist ein elektronisches Gerät bekannt, umfassend ein Substrat mit magnetischer Abschirmung, einen auf dem Substrat montierten magnetischen Speicherchip mit wahlfreiem Zugriff, eine Einkapselungsmatrix, die eine magnetische Abschirmung aufweist und den Chip umschließt, und eine Schaltungsstruktur, die teilweise innerhalb der Einkapselungsmatrix eingekapselt und auf der oberen Oberfläche des Substrats freigelegt ist.
  • Es besteht demzufolge ein Bedarf an einem Verfahren, das eine magnetische Abschirmung einer MRAM-Struktur an allen sechs Seiten ermöglicht, ohne die Dicke des Gehäuses nachteilig zu beeinflussen.
  • ZUSAMMENFASSUNG
  • Ein Aspekt der vorliegenden Erfindung stellt ein Verfahren zum magnetischen Abschirmen einer MRAM-Struktur an allen sechs Seiten durch ein dünnes Gehäuseprofil (package profile) dar.
  • Ein anderer Aspekt der vorliegenden Erfindung stellt eine Vorrichtung mit einer MRAM-Struktur dar, die an allen sechs Seiten durch ein dünnes Gehäuseprofil magnetisch abgeschirmt wird.
  • Zusätzliche Aspekte und andere Merkmale der vorliegenden Erfindung sind in der folgenden Beschreibung dargestellt und sind teilweise für den Fachmann bei Untersuchung des Folgenden ersichtlich oder können bei der Umsetzung der vorliegenden Erfindung erlernt werden. Die Vorteile der vorliegenden Erfindung können realisiert und erhalten werden, wie speziell in den beigefügten Ansprüchen dargestellt ist.
  • Gemäß der vorliegenden Erfindung können einige technische Effekte zum Teil durch ein Verfahren erreicht werden, umfassend: ein Bilden einer ersten Metallschicht, die zwischen einem oberen und einem unteren Abschnitt eines PCB-Substrats eingebettet ist, wobei die erste Metallschicht ein Paar von mit Metall gefüllten Vias aufweist, die seitlich beabstandet sind; ein Anbringen eines Halbleiter-Die an dem oberen Abschnitt des PCB-Substrats zwischen dem Paar von mit Metall gefüllten Vias, ein elektrisches Verbinden des Halbleiter-Die mit dem PCB-Substrat durch das Paar von mit Metall gefüllten Vias; ein Entfernen eines Abschnitts des oberen Abschnitts des PCB-Substrats außerhalb des Paares von mit Metall gefüllten Vias herab auf die erste Metallschicht; und ein Bilden einer zweiten Metallschicht über und an vier gegenüberliegenden Seiten des Halbleiter-Die, wobei die zweite Metallschicht auf der ersten Metallschicht landet.
  • Aspekte der vorliegenden Erfindung umfassen ein Bilden der ersten und zweiten Metallschichten aus einer Nickel (Ni) -Eisen (Fe) -Verbindung. Ein anderer Aspekt umfasst ein Bilden der ersten und zweiten Metallschichten mit einer Dicke von 50 Mikrometer (µm) bis 1000 µm. Zusätzliche Aspekte umfassen ein Bilden eines Paares von Vias, die in der ersten Metallschicht seitlich beabstandet sind; ein Bilden einer Dielektrikumsschicht in dem Paar von Vias und über oberseitigen und unterseitigen Oberflächen der ersten Metallschicht; ein Entfernen von Abschnitten der Dielektrikumsschicht durch das Paar von Vias; und ein Füllen des Paares von Vias mit einem Metall vor dem Bilden der ersten Metallschicht, die zwischen die oberen und unteren Abschnitte des PCB-Substrats eingebettet ist, wobei das Paar von mit Metall gefüllten Vias gebildet wird. Weitere Aspekte umfassen ein elektrisches Verbinden des Halbleiter-Die mit dem PCB-Substrat durch verbonden des Halbleiter-Die mit einem Draht. Zusätzliche Aspekte umfassen ein elektrisches Verbinden des Halbleiter-Die mit dem PCB-Substrat durch Bonden des Halbleiter-Die an Unterhöckermetall (UBM) -Pads. Weitere Aspekte umfassen das Halbleiter-Die, das mit dem PCB-Substrat durch die UBM-Pads elektrisch verbunden ist, wobei das Verfahren ferner umfasst: ein Bilden einer Metallschicht zwischen den UBM-Pads und dem oberen Abschnitt des PCB-Substrats vor einem Verbinden des Halbleiter-Die. Ein anderer Aspekt umfasst ein Bilden der zweiten Metallschicht über dem Halbleiter-Die durch: ein Bilden eines Spalts von 100 µm bis 1000 µm zwischen der zweiten Metallschicht und dem Halbleiter-Die. Zusätzliche Aspekte umfassen ein Bilden der zweiten Metallschicht über dem Halbleiter-Die durch: ein Bilden der zweiten Metallschicht auf dem Halbleiter-Die. Weitere Aspekte umfassen das Halbleiter-Die mit einer MRAM-Struktur.
  • Ein anderer Aspekt der vorliegenden Erfindung stellt eine Vorrichtung dar, umfassend: eine erste Metallschicht, die zwischen einem oberen Abschnitt und einem unteren Abschnitt eines PCB-Substrats eingebettet ist, wobei die erste Metallschicht ein Paar von mit Metall gefüllten Vias umfasst, die seitlich beabstandet sind; eine Dielektrikumsschicht auf Seitenwänden von jeder Via und über oberseitigen und unterseitigen Oberflächen der ersten Metallschicht; ein Halbleiter-Die, das an dem oberen Abschnitt des PCB-Substrats zwischen dem Paar von mit Metall gefüllten Vias angebracht ist; und eine zweite Metallschicht über und an vier gegenüberliegenden Seiten des Halbleiter-Die, wobei die zweite Metallschicht auf der ersten Metallschicht durch den oberseitigen Abschnitt des PCB-Substrats landet.
  • Aspekte der Vorrichtung umfassen die ersten und zweiten Metallschichten mit einer Ni-Fe-Verbindung. Ein anderer Aspekt umfasst die ersten und zweiten Metallschichten mit einer Dicke von 50 µm bis 1000 µm. Andere Aspekte umfassen die zweite Metallschicht beträgt 100 µm bis 1000 µm über dem Halbleiter-Die. Ein weiterer Aspekt umfasst die zweite Metallschicht auf dem Halbleiter-Die. Zusätzliche Aspekte umfassen das Paar von mit Metall gefüllten Vias, umfassend Cu. Ein weiterer Aspekt umfasst das Halbleiter-Die mit einer MRAM-Struktur.
  • Zusätzliche Aspekte und technische Effekte der vorliegenden Erfindung sind dem Fachmann aus der folgenden detaillierten Beschreibung ersichtlich, wobei Ausführungsformen der vorliegenden Erfindung einfach durch Veranschaulichung des besten Modus beschrieben werden, der zur Ausführung der vorliegenden Erfindung angesehen wird. Es ist klar, dass die vorliegende Erfindung andere und verschiedene Ausführungsformen ermöglicht und einige Details können in verschiedenen offensichtlichen Weisen modifiziert werden, ohne von der vorliegenden Erfindung abzuweichen. Entsprechend sind die Figuren und die Beschreibung lediglich als von anschaulicher Natur und nicht als beschränkend anzusehen.
  • Figurenliste
  • Die vorliegende Erfindung wird in den Figuren der beiliegenden Zeichnung beispielhaft und nicht beschränkend veranschaulicht, in denen ähnliche Bezugszeichen ähnliche Elemente bezeichnen und in denen:
    • 1 und 2 Prozessherausforderungen zum magnetischen Abschirmen einer MRAM-Struktur in einem drahtgebundenen MRAM-Gehäuse zeigen;
    • 3 bis 5 schematisch Querschnittansichten eines Prozessflusses zum magnetischen Abschirmen einer MRAM-Struktur an allen sechs Seiten in einem dünnen Drahtbondgehäuse gemäß einer beispielhaften Ausführungsform zeigen; und
    • 6 bis 8 schematisch Querschnittansichten eines Prozessflusses zum magnetischen Abschirmen einer MRAM-Struktur an allen sechs Seiten in einem dünnen Flip-Chip-Gehäuse gemäß einer beispielhaften Ausführungsform zeigen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung wird zu Erläuterungszwecken eine Vielzahl von speziellen Details dargestellt, um ein umfangreiches Verständnis von beispielhaften Ausführungsformen bereitzustellen. Es ist jedoch ersichtlich, dass die beispielhaften Ausführungsformen ohne diese speziellen Details oder mit einer äquivalenten Anordnung ausgeführt werden können. In anderen Fällen sind bekannte Strukturen und Vorrichtungen in blockdiagrammatischer Form dargestellt, um beispielhafte Ausführungsformen klar darzustellen. Zusätzlich, sofern nicht anderweitig angezeigt wird, sollen alle Größen, die durch Zahlen ausgedrückt werden, Verhältnisse, die durch Zahlen ausgedrückt werden, und numerische Eigenschaften von Komponenten, Reaktionsbedingungen usw., die durch Zahlen ausgedrückt werden und in der Beschreibung und den Ansprüchen verwendet werden, als in allen Fällen durch den Ausdruck „ungefähr“ modifiziert angesehen werden.
  • Die vorliegende Erfindung richtet sich auf die gegenwärtigen Probleme größer Dicken von Gehäusen und einer niedrigen Effizienz angesichts einer Bildung einer magnetischen Abschirmungsgehäusestruktur über einer MRAM-Vorrichtung. Das Problem wird inter alia durch Bilden einer Metallabschirmung an allen sechs Seiten einer MRAM-Struktur gelöst, in der die Bodenmetallabschirmung in ein PCB-Substrat und eine elektrische Verbindung in dem Substrat mittels einer Via durch das Bodenabschirmungsmetall eingebettet wird.
  • Das Verfahren gemäß Ausführungsformen der vorliegenden Erfindung umfasst ein Bilden einer ersten Metallschicht, die zwischen einem oberen und einem unteren Abschnitt eines PCB-Substrats eingebettet ist, wobei die erste Metallschicht ein Paar von mit Metall gefüllten Vias aufweist, die seitlich beabstandet sind. Ein Halbleiter-Die ist an dem oberen Abschnitt des PCB-Substrats zwischen dem Paar von mit Metall gefüllten Vias angebracht und das Halbleiter-Die ist mit dem PCB-Substrat durch das Paar von mit Metall gefüllten Vias elektrisch verbunden. Ein Abschnitt des oberen Abschnitts des PCB-Substrats außerhalb des Paares von mit Metall gefüllten Vias wird auf die erste Metallschicht herab entfernt und eine zweite Metallschicht wird über und an vier gegenüberliegenden Seiten des Halbleiter-Die gebildet, wobei die zweite Metallschicht auf der ersten Metallschicht landet.
  • Wieder andere Aspekte, Merkmale und technische Effekte sind dem Fachmann aus der folgenden detaillierten Beschreibung ersichtlich, wobei bevorzugte Ausführungsformen, einfach mittels Darstellung des als besten Modus erachteten Modus dargestellt und beschrieben werden. Die Erfindung kann andere und verschiedene Ausführungsformen ermöglichen und ihre verschiedenen Details können in verschiedenen offensichtlichen Weisen modifiziert werden. Entsprechend sollen die Zeichnungen und die Beschreibung als anschaulich und nicht als beschränkend angesehen werden.
  • 3 bis 5 stellen schematisch Querschnittansichten eines Prozessflusses zum magnetischen Abschirmen einer MRAM-Struktur an allen sechs Seiten in einem dünnen Drahtbondgehäuse gemäß einer beispielhaften Ausführungsform dar. Mit Bezug auf 3 wird eine Metallschicht 301 z.B. aus einer Ni-Fe-Verbindung mit einer Dicke von z.B. 50 µm bis 1000 µm gebildet. Dann werden Vias 303 und 305 durch die Metallschicht 301 gebildet. Als Nächstes wird eine Dielektrikumsschicht 307 z.B. aus einem Polymer entlang den Seitenwänden der Vias 303 und 305 und über und unter der Metallschicht 301 durch ein erstes Bilden der Dielektrikumsschicht 307 in den Vias 303 und 305 und über und unter der Metallschicht 301 und einem nachfolgenden Ätzen der Dielektrikumsschicht 307 durch die Vias 303 und 305 (zur klaren Veranschaulichung nicht dargestellt) gebildet. Die Vias 303 und 305 werden dann mit einer Metallschicht 309, z.B. Cu, gebildet. Als Nächstes wird ein PCB-Substrat 311 mit einem oberen Abschnitt 311a und einem unteren Abschnitt 311b über den oberen und unteren Oberflächen der Metallschicht 301 entsprechend mit den mit Metall gefüllten Vias 303 und 305 gebildet, die die oberen und unteren Abschnitte des PCB-Substrats 311 entsprechend verbinden. Nachfolgend wird der obere Abschnitt des PCB-Substrats 311a strukturiert (dargestellt durch Öffnungen 313).
  • Mit Bezug auf 4 ist ein Halbleiter-Die 401, z.B. eine MRAM-Struktur, an dem oberen Abschnitt 311a des PCB-Substrats 311 zwischen den mit Metall gefüllten Vias 303 und 305 angebracht. Das Halbleiter-Die 401 ist mit dem PCB-Substrat 311 durch verbonden des Halbleiter-Die 401 mit einem Draht 403 elektrisch verbunden, der mit den mit Metall gefüllten Vias 303 und 305 verbunden ist. Anschließend wird eine EMC-Schicht 405 über dem Halbleiter-Die 401 und dem Draht 403 gebildet. Gemäß der Darstellung in 5 werden Abschnitte des oberen Abschnitts 311a des PCB-Substrats 311 außerhalb des Paares von mit Metall gefüllten Vias 303 und 305 auf die Metallschicht 301 herab geätzt. Als Nächstes wird eine Metallschicht 501 z.B. aus einer Ni-Fe-Verbindung mit einer Dicke von 50 µm bis 1000 µm über z.B. 100 µm bis 1000 µm und an vier gegenüberliegenden Seiten des Halbleiter-Die 401 und der EMC-Schicht 405 gebildet und landet auf der Metallschicht 301.
  • Die 6 bis 8 stellen schematisch Querschnittansichten eines Prozessflusses zum magnetischen Abschirmen einer MRAM-Struktur an allen sechs Seiten in einem dünnen Flip-Chip-Gehäuse gemäß einer beispielhaften Ausführungsform dar. Die anfängliche Vorrichtung aus 6 ist gleich der Vorrichtung aus 3 und wird unter Verwendung der gleichen Prozessschritte gebildet. Mit Bezug auf 7 wird eine Metallschicht (zur klareren Veranschaulichung nicht dargestellt) auf Abschnitten des oberen Abschnitts 311a des PCB-Substrats 311 gebildet. Dann werden UBM-Pads 701 auf dem oberen Abschnitt 311a des PCB-Substrats 311 auf der Metallschicht gebildet. Anschließend wird eine Unterfüllung 703 über den UBM-Pads 701 gebildet. Als Nächstes wird ein Halbleiter-Die 705, z.B. eine MRAM-Struktur, mit den UBM-Pads 701 verbondet, woraufhin das Halbleiter-Die 705 mit dem PCB-Substrat 311 außerhalb des Paares von mit Metall gefüllten Vias 303 und 305 auf die Metallschicht 303 herabgeätzt wird. Dann wird eine Metallschicht 801 z.B. aus einer Ni-Fe-Verbindung mit einer Dicke von 50 µm bis 1000 µm über und an vier gegenüberliegenden Seiten des Halbleiter-Die 705 gebildet und landet auf der Metallschicht 301. In diesem Fall wird die Metallschicht 801 an dem Halbleiter-Die 705 gebildet. Es wird jedoch angenommen, dass sie auch über z.B. 100 µm bis 1000 µm gebildet werden könnte.
  • Die Ausführungsformen der vorliegenden Erfindung können verschiedene technische Effekte erreichen, wie z.B. eine höhere Abschirmungseffizienz, geringere Dicken von Gehäusen und kleinere Öffnungen der schützenden Metallschichten relativ zu bekannten MRAM-Gehäusestrukturen. Zusätzlich stellt das vorliegende Verfahren ein MRAM-Gehäuse bereit, das für Drahtbond- und Flip-Chip-Gehäuse geeignet ist, wohingegen keine Flip-Chip-Lösungen für MRAM-Gehäuse vorhanden sind. Weiterhin eliminiert ein Einbetten einer Metallschicht in ein PCB-Substrat den Prozess des Anbringens von Bodenmetallschichten, wodurch ein Ummantelungsprozess vereinfacht wird. Vorrichtungen, die gemäß Ausführungsformen der vorliegenden Erfindung gebildet werden, sind in verschiedenen industriellen Geräten anwendbar, z.B. Mikroprozessoren, Smartphones, Handys, Handsets, Set-Top-Boxen, DVD-Aufnahme- und Abspielgeräten, automotive navigation, Druckern und periphere Geräte, Netzwerkende und Telekommunikationsgeräte, Spielsysteme und Digitalkameras. Die vorliegende Erfindung ist in einer beliebigen aus verschiedenen Typen von Halbleitervorrichtungen mit MRAMs einsetzbar.
  • In der vorangegangenen Beschreibung wird die vorliegende Erfindung mit Bezug auf spezielle beispielhafte Ausführungsformen davon beschrieben. Es ist jedoch ersichtlich, dass verschiedene Modifizierungen und Änderungen daran gemacht werden können, ohne von dem breiteren Rahmen und Wesen der vorliegenden Erfindung abzuweichen, wie in den Ansprüchen ausgeführt ist. Die Beschreibung und Figuren sind entsprechend anschaulich und nicht beschränkend. Die vorliegende Erfindung kann verschiedene andere Kombinationen und Ausführungsformen verwenden und es sind Änderungen oder Modifizierungen innerhalb des Rahmens des erfinderischen Konzepts möglich, wie hierin ausgedrückt wird.

Claims (17)

  1. Verfahren, umfassend: ein Bilden einer ersten Metallschicht (301), die zwischen einem oberen Abschnitt (311a) und einem unteren Abschnitt (311b) eines PCB-Substrats (311) eingebettet ist, wobei die erste Metallschicht (301) ein Paar von mit Metall gefüllten Vias (303, 305) aufweist, die seitlich beabstandet sind; ein Anbringen eines Halbleiter-Die (401; 705) an dem oberen Abschnitt (311a) des PCB-Substrats (311) zwischen dem Paar von mit Metall gefüllten Vias (303, 305); ein elektrisches Verbinden des Halbleiter-Die (401; 705) mit dem PCB-Substrat (311) durch das Paar von mit Metall gefüllten Vias (303, 305); ein Entfernen eines Abschnitts des oberen Abschnitts (311a) des PCB-Substrats (311) außerhalb des Paares von mit Metall gefüllten Vias (303, 305) auf die erste Metallschicht (301) herab; und ein Bilden einer zweiten Metallschicht (501; 801) über und an vier gegenüberliegenden Seiten des Halbleiter-Die (401; 705), wobei die zweite Metallschicht (501; 801) auf der ersten Metallschicht (301) landet.
  2. Verfahren nach Anspruch 1, umfassend ein Bilden der ersten und zweiten Metallschichten (301, 501; 301, 801) aus einer Nickel-Eisen-Verbindung.
  3. Verfahren nach Anspruch 1, umfassend ein Bilden der ersten und zweiten Metallschichten (301, 501; 301, 801) mit einer Dicke von 50 µm bis 1000 µm.
  4. Verfahren nach Anspruch 1, ferner umfassend: ein Bilden eines Paares von Vias (303, 305), die in der ersten Metallschicht (301) seitlich beabstandet sind; ein Bilden einer Dielektrikumsschicht (307) in dem Paar von Vias (303, 305) und über oberseitigen und unterseitigen Oberflächen der ersten Metallschicht (301); ein Entfernen von Abschnitten der Dielektrikumsschicht (307) durch das Paar von Vias (303, 305); und ein Füllen des Paars von Vias (303, 305) mit einem Metall vor einem Bilden der ersten Metallschicht (301), die zwischen den oberen und unteren Abschnitten (311a, 311b) des PCB-Substrats (311) eingebettet ist, wobei das Paar von mit Metall gefüllten Vias (303, 305) gebildet wird.
  5. Verfahren nach Anspruch 1, umfassend ein elektrisches Verbinden des Halbleiter-Die (401) mit dem PCB-Substrat (311) durch: ein Verbonden des Halbleiter-Die (401) mit einem Draht (403).
  6. Verfahren nach Anspruch 1, umfassend ein elektrisches Verbinden des Halbleiter-Die (705) mit dem PCB-Substrat (311) durch: ein Verbonden des Halbleiter-Die (705) mit UBM-Pads (701).
  7. Verfahren nach Anspruch 6, wobei das Halbleiter-Die (705) mit dem PCB-Substrat (311) durch die UBM-Pads (701) elektrisch verbunden wird, wobei das Verfahren ferner umfasst: ein Bilden einer Metallschicht zwischen den UBM-Pads (701) und dem oberen Abschnitt (311a) des PCB-Substrats (311) vor einem Verbinden des Halbleiter-Die (705).
  8. Verfahren nach Anspruch 1, umfassend ein Bilden der zweiten Metallschicht (501; 801) über dem Halbleiter-Die (401; 705) durch: ein Bilden eines Spalts von 100 µm bis 1000 µm zwischen der zweiten Metallschicht (501; 801) und dem Halbleiter-Die (401; 705).
  9. Verfahren nach Anspruch 1, umfassend ein Bilden der zweiten Metallschicht (501; 801) über dem Halbleiter-Die (401; 705) durch: ein Bilden der zweiten Metallschicht (501; 801) auf dem Halbleiter-Die (401; 705).
  10. Verfahren nach Anspruch 1, wobei das Halbleiter-Die (401; 705) eine MRAM-Struktur umfasst.
  11. Vorrichtung, aufweisend: eine erste Metallschicht (301), die zwischen einem oberen Abschnitt (311a) und einem unteren Abschnitt (311b) eines PCB-Substrats (311) eingebettet ist, wobei die erste Metallschicht (301) ein Paar von mit Metall gefüllten Vias (303, 305) aufweist, die seitlich beabstandet sind; eine Dielektrikumsschicht (307) auf Seitenwänden von jeder Via (303; 305) und über oberseitigen und unterseitigen Oberflächen der ersten Metallschicht (301); ein Halbleiter-Die (401; 705), das an dem oberen Abschnitt (311a) des PCB-Substrats (311) zwischen dem Paar von mit Metall gefüllten Vias (303, 305) angebracht ist; und eine zweite Metallschicht (501; 801) über und auf vier gegenüberliegenden Seiten des Halbleiter-Die (401; 705), wobei die zweite Metallschicht (501; 801) auf der ersten Metallschicht (301) durch den oberen Abschnitt (311a) des PCB-Substrats (311) landet.
  12. Vorrichtung nach Anspruch 11, wobei die ersten und zweiten Metallschichten (301, 501; 301, 801) eine Nickel-Eisen-Verbindung aufweisen.
  13. Vorrichtung nach Anspruch 11, wobei die ersten und zweiten Metallschichten (301, 501; 301, 801) eine Dicke von 50 µm bis 1000 µm aufweisen.
  14. Vorrichtung nach Anspruch 11, wobei sich die zweite Metallschicht (501; 801) 100 µm bis 1000 µm über dem Halbleiter-Die (401; 705) befindet.
  15. Vorrichtung nach Anspruch 11, wobei sich die zweite Metallschicht (501; 801) auf dem Halbleiter-Die (401; 705) befindet.
  16. Vorrichtung nach Anspruch 11, wobei das Paar von mit Metall gefüllten Vias (303, 305) Kupfer aufweist.
  17. Vorrichtung nach Anspruch 11, wobei das Halbleiter-Die (401; 705) eine M RAM-Struktur umfasst.
DE102018200633.4A 2017-09-26 2018-01-16 Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger Active DE102018200633B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/716,115 US10290678B2 (en) 2017-09-26 2017-09-26 Magnetic shielding package structure for MRAM device and method for producing the same
US15/716,115 2017-09-26

Publications (2)

Publication Number Publication Date
DE102018200633A1 DE102018200633A1 (de) 2019-03-28
DE102018200633B4 true DE102018200633B4 (de) 2023-08-17

Family

ID=65638250

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018200633.4A Active DE102018200633B4 (de) 2017-09-26 2018-01-16 Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger

Country Status (4)

Country Link
US (2) US10290678B2 (de)
CN (1) CN109559998B (de)
DE (1) DE102018200633B4 (de)
TW (1) TWI664756B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361162B1 (en) * 2018-01-23 2019-07-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of STT-MRAM in multichip packaging and method of manufacturing the same
US11764161B2 (en) * 2019-12-06 2023-09-19 Micron Technology, Inc. Ground connection for semiconductor device assembly
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124930A1 (en) 2005-12-02 2007-06-07 Cisco Technology, Inc. Coaxial via in PCB for high-speed signaling designs
US20070285957A1 (en) 2003-02-05 2007-12-13 Samsung Electronics Co., Ltd. Magnetic Shielding for Magnetic Random Access Memory
US20110115066A1 (en) 2009-11-19 2011-05-19 Seokbong Kim Semiconductor device packages with electromagnetic interference shielding

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US20040119158A1 (en) * 2002-12-19 2004-06-24 Tatt Koay Hean Thermally enhanced package for an integrated circuit
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
TWI413223B (zh) * 2008-09-02 2013-10-21 Unimicron Technology Corp 嵌埋有半導體元件之封裝基板及其製法
CN102623482A (zh) 2011-02-01 2012-08-01 飞思卡尔半导体公司 Mram器件及其装配方法
US8466539B2 (en) 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
CN102683222A (zh) * 2011-03-18 2012-09-19 飞思卡尔半导体公司 封装具有盖帽部件的半导体管芯的方法
US9070692B2 (en) 2013-01-12 2015-06-30 Avalanche Technology, Inc. Shields for magnetic memory chip packages
US9123730B2 (en) * 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
KR102143653B1 (ko) * 2013-12-31 2020-08-11 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
US9362234B2 (en) * 2014-01-07 2016-06-07 Freescale Semiconductor, Inc. Shielded device packages having antennas and related fabrication methods
KR102287396B1 (ko) * 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285957A1 (en) 2003-02-05 2007-12-13 Samsung Electronics Co., Ltd. Magnetic Shielding for Magnetic Random Access Memory
US20070124930A1 (en) 2005-12-02 2007-06-07 Cisco Technology, Inc. Coaxial via in PCB for high-speed signaling designs
US20110115066A1 (en) 2009-11-19 2011-05-19 Seokbong Kim Semiconductor device packages with electromagnetic interference shielding

Also Published As

Publication number Publication date
TW201916420A (zh) 2019-04-16
CN109559998A (zh) 2019-04-02
US10290678B2 (en) 2019-05-14
TWI664756B (zh) 2019-07-01
CN109559998B (zh) 2022-06-24
US20190206930A1 (en) 2019-07-04
US10686008B2 (en) 2020-06-16
US20190096956A1 (en) 2019-03-28
DE102018200633A1 (de) 2019-03-28

Similar Documents

Publication Publication Date Title
DE102014019634B4 (de) Gehäuse eines integrierten Schaltkreises und Verfahren zum Bilden desselben
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE112005003862B4 (de) Vorrichtung mit einer Schablone für einen Siebdruckprozess
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE112013007312B4 (de) Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102018203380B4 (de) Magnetische SST-MRAM-Chip-Abschirmung
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE112005002369T5 (de) Verfahren zur Herstellung eines Halbleitergehäuses und Aufbau desselben
DE102018200633B4 (de) Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger
DE102007002707A1 (de) System-in Package-Modul
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102007059161A1 (de) Multi-Chip Package Struktur und Verfahren zu deren Herstellung
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102018207060A1 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division