JPH03185854A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03185854A JPH03185854A JP1323723A JP32372389A JPH03185854A JP H03185854 A JPH03185854 A JP H03185854A JP 1323723 A JP1323723 A JP 1323723A JP 32372389 A JP32372389 A JP 32372389A JP H03185854 A JPH03185854 A JP H03185854A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- spacer
- solder
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 229910000679 solder Inorganic materials 0.000 claims abstract description 62
- 125000006850 spacer group Chemical group 0.000 claims abstract description 50
- 238000001816 cooling Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 9
- 239000000919 ceramic Substances 0.000 abstract description 4
- 239000000110 cooling liquid Substances 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052863 mullite Inorganic materials 0.000 abstract description 2
- 229910010293 ceramic material Inorganic materials 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、Ｌ Ｓ Ｉ （Ｌａｒｇｅ ５ｃａｌｅ
Ｉ ｎｔｅｇｒａｔｉｏｎ ；大規模集積回路）の
パッケージ構造に係り、特に、ボール・ボンディング法
による半導体集積回路の製作に好適な半導体集積回路に
関するものである。
Ｉ ｎｔｅｇｒａｔｉｏｎ ；大規模集積回路）の
パッケージ構造に係り、特に、ボール・ボンディング法
による半導体集積回路の製作に好適な半導体集積回路に
関するものである。
従来の半導体集積回路の製作方法の１つに、フェース・
ボンディング技術がある。これは、薄膜集積回路の上に
半導体チップ（トランジスタ等の単体または半導体集積
回路）を下向きにのせ、その端子を薄膜回路側の端子に
溶接して付けるやＯ力である。更に、このフェース・ボ
ンディング技術には、ボール・ボンディング法と呼ばれ
、半導体チップ側の端子として、半田を薄く付けた銅の
ボールを用いるものがある。フェース・ボンディング技
術の特徴には、以下のものがある。 （ｉ）能動半導体素子チップおよび集積回路チップの回
路化の際の溶接が１工程で出来、従来の細線溶接法に比
べて、配線工数が著しく低減する。 例えば、１４ビンのシリコン集積回路の場合、１４×２
ボンドの細線溶接と１ボンドのチップ溶接、合計２９ボ
ンドに相当する仕事が、ただ１回のフェース・ボンディ
ングで済む。 （ｉｉ）細線ボンディングを使わないため、回路の信頼
性が著しく向上する。 （ｉｆｆ）組み立て費用が節約され、集積回路の低価格
化に役立つ。 その他にも、長所となる特徴があるが、省略する。 これらフェース・ボンディング技術およびボＴル・ボン
ディング法に関しては、関口存哉・田内省二共著「わか
りやすい集積回路」 （産報出版株式会社発行）のＰＰ
、１３３〜１３７に詳しく記載されている。 第４図は、ボール・ボンディング法に基づく半導体集積
回路の実装構造を示す断面図である。 半導体素子ｌをキャリア基板３に、半田ボール２で接続
し、同様に、このキャリア基板３を多層回路基板４に半
田ボール２で接続して構成されている。さらに５半導体
素子１の裏側から、ジャバラ７を設けた冷却板８をバネ
６により押し当てながら、冷却液５で各素子を冷却する
実装構造となっている。 第５図は、ボール・ボンディング法に基づく半導体集積
回路の気密封止した実装構造を示す断面図である。 第４図に示された実装構造において、半導体素子１をカ
バー１０で覆い、かつ、気密封止用半田９により気密封
止して、更に、キャリア基板３の周辺部と多層回路基板
４をも気密封止用半田９で気密封止している。 この実装構造は、半田ボールの耐湿性を向上させるもの
であるが、更に、バネ６による圧力を、気密封止用半田
９でも受は止めることになり、バネ６の圧力による半田
ボール２の負荷が軽減される。 これらの半導体集積回路に関連する公知の文献としては
、例えば、特開昭５７−２１８４５号公報、および、特
開昭６３−９５６３７号公報がある。 【発明が解決しようとする課題】 ボール・ボンディング法においては、冷却体を押し当て
る圧力は、なるべく高い方が、冷却面では有利（冷却体
の浮き上がりや効率）である。しかし、第４図に示され
た実装方法では、バネ６の押し当て圧力が、全て、半田
ボール２に加わるため、半田が耐え切れない問題があっ
た。 また、第５図の実装構造においても、未だ、半田ボール
２が耐え切れず、クラック等の損傷を起こしていた。 このように、従来のボール・ボンディング法による実装
構造を持つ半導体集積回路では、冷却体を押し当てる圧
力の件に関しての配慮がされていなかった。そのため、
冷却性能を向上させるために、冷却体を押し当てる圧力
を強くすると、半田にクラックなどが発生してしまう等
の問題があった。 本発明の目的は、これら従来技術の課題を解決し、冷却
板の押し当て圧力を高くしても半田クラックを発生させ
ず、冷却性能を向上させる実装構造を持つ半導体集積回
路を提供することである。 〔課題を解決するための手段〕 上記目的を達成するため、本発明の半導体集積回路は、
（１）半導体素子とキャリア基板との間に、冷却体から
の圧力を受けて、半田ボールへの圧力を軽減するスペー
サを施したことを特徴とする。 また、（２）キャリア基板と多層回路基板との間に、冷
却体からの圧力を受けて、半田ボールへの圧力を軽減す
るスペーサを施したことを特徴とする。 また、（３）上記（１）に記載の半導体集積回路＜（４
おいて、半導体素子とキャリア基板にそれぞれバンプを
施し、このバンプ間を半田で接続してスペーサを形成す
ることを特徴とする。 また、（４）上記（２）に記載の半導体集積回路におい
て、キャリア基板と多層回路基板にそれぞれバンプを施
し、このバンプ間を半田で接続してスペーサを形成する
ことを特徴とする。 また、（５）上記（１）または（２）のいずれかに記載
の半導体集積回路において、スペーサは、硬質材からな
り、この硬質材からなるスペーサを半導体素子とキャリ
ア基板の間、もしくは、キャリア基板と多層回路基板の
間に挾み込んだことを特徴とする。 また、（６）上記（１）または（２）のいずれかに記載
の半導体集積回路において、半導体素子とキャリア基板
の間、もしくは、キャリア基板と多層回路基板の間を、
硬化性の充填材で充填してスペーサを形成することを特
徴とする。
ボンディング技術がある。これは、薄膜集積回路の上に
半導体チップ（トランジスタ等の単体または半導体集積
回路）を下向きにのせ、その端子を薄膜回路側の端子に
溶接して付けるやＯ力である。更に、このフェース・ボ
ンディング技術には、ボール・ボンディング法と呼ばれ
、半導体チップ側の端子として、半田を薄く付けた銅の
ボールを用いるものがある。フェース・ボンディング技
術の特徴には、以下のものがある。 （ｉ）能動半導体素子チップおよび集積回路チップの回
路化の際の溶接が１工程で出来、従来の細線溶接法に比
べて、配線工数が著しく低減する。 例えば、１４ビンのシリコン集積回路の場合、１４×２
ボンドの細線溶接と１ボンドのチップ溶接、合計２９ボ
ンドに相当する仕事が、ただ１回のフェース・ボンディ
ングで済む。 （ｉｉ）細線ボンディングを使わないため、回路の信頼
性が著しく向上する。 （ｉｆｆ）組み立て費用が節約され、集積回路の低価格
化に役立つ。 その他にも、長所となる特徴があるが、省略する。 これらフェース・ボンディング技術およびボＴル・ボン
ディング法に関しては、関口存哉・田内省二共著「わか
りやすい集積回路」 （産報出版株式会社発行）のＰＰ
、１３３〜１３７に詳しく記載されている。 第４図は、ボール・ボンディング法に基づく半導体集積
回路の実装構造を示す断面図である。 半導体素子ｌをキャリア基板３に、半田ボール２で接続
し、同様に、このキャリア基板３を多層回路基板４に半
田ボール２で接続して構成されている。さらに５半導体
素子１の裏側から、ジャバラ７を設けた冷却板８をバネ
６により押し当てながら、冷却液５で各素子を冷却する
実装構造となっている。 第５図は、ボール・ボンディング法に基づく半導体集積
回路の気密封止した実装構造を示す断面図である。 第４図に示された実装構造において、半導体素子１をカ
バー１０で覆い、かつ、気密封止用半田９により気密封
止して、更に、キャリア基板３の周辺部と多層回路基板
４をも気密封止用半田９で気密封止している。 この実装構造は、半田ボールの耐湿性を向上させるもの
であるが、更に、バネ６による圧力を、気密封止用半田
９でも受は止めることになり、バネ６の圧力による半田
ボール２の負荷が軽減される。 これらの半導体集積回路に関連する公知の文献としては
、例えば、特開昭５７−２１８４５号公報、および、特
開昭６３−９５６３７号公報がある。 【発明が解決しようとする課題】 ボール・ボンディング法においては、冷却体を押し当て
る圧力は、なるべく高い方が、冷却面では有利（冷却体
の浮き上がりや効率）である。しかし、第４図に示され
た実装方法では、バネ６の押し当て圧力が、全て、半田
ボール２に加わるため、半田が耐え切れない問題があっ
た。 また、第５図の実装構造においても、未だ、半田ボール
２が耐え切れず、クラック等の損傷を起こしていた。 このように、従来のボール・ボンディング法による実装
構造を持つ半導体集積回路では、冷却体を押し当てる圧
力の件に関しての配慮がされていなかった。そのため、
冷却性能を向上させるために、冷却体を押し当てる圧力
を強くすると、半田にクラックなどが発生してしまう等
の問題があった。 本発明の目的は、これら従来技術の課題を解決し、冷却
板の押し当て圧力を高くしても半田クラックを発生させ
ず、冷却性能を向上させる実装構造を持つ半導体集積回
路を提供することである。 〔課題を解決するための手段〕 上記目的を達成するため、本発明の半導体集積回路は、
（１）半導体素子とキャリア基板との間に、冷却体から
の圧力を受けて、半田ボールへの圧力を軽減するスペー
サを施したことを特徴とする。 また、（２）キャリア基板と多層回路基板との間に、冷
却体からの圧力を受けて、半田ボールへの圧力を軽減す
るスペーサを施したことを特徴とする。 また、（３）上記（１）に記載の半導体集積回路＜（４
おいて、半導体素子とキャリア基板にそれぞれバンプを
施し、このバンプ間を半田で接続してスペーサを形成す
ることを特徴とする。 また、（４）上記（２）に記載の半導体集積回路におい
て、キャリア基板と多層回路基板にそれぞれバンプを施
し、このバンプ間を半田で接続してスペーサを形成する
ことを特徴とする。 また、（５）上記（１）または（２）のいずれかに記載
の半導体集積回路において、スペーサは、硬質材からな
り、この硬質材からなるスペーサを半導体素子とキャリ
ア基板の間、もしくは、キャリア基板と多層回路基板の
間に挾み込んだことを特徴とする。 また、（６）上記（１）または（２）のいずれかに記載
の半導体集積回路において、半導体素子とキャリア基板
の間、もしくは、キャリア基板と多層回路基板の間を、
硬化性の充填材で充填してスペーサを形成することを特
徴とする。
本発明において、スペーサは、半導体素子とギヤリア基
板の間に挾まれている。そして、冷却体の押し当てによ
り、半田に生じる単位面積当たりの圧力が、半田の耐圧
性に対して充分小さくなるような面積を有している。ま
た、同様のスペーサを、キャリア基板と多層回路基板の
間に挾み込む構造となっている。 冷却体の押し当て圧力は、半導体素子を通して。 この半導体素子に接続されている半田ボールとスペーサ
に加わる。ここで、スペーサの面積を大きくしていくと
、単位面積当たりの圧力は低下する。 従って、スペーサの１ｌｉｉＩＲを充分広くすれば、半
田に加わる面積当たりの圧力を、半田の耐圧以下にする
。 同様に、キャリアと多層回路基板の間に、充分な面積の
スペーサを置くことにより、半田に加わる単位面積当た
りの圧力を、半田の耐圧以下にする。 〔実施例ｊ 以下、本発明の実施例を図面により詳細に説鳴する。 第１図は、本発明を施した半導体集積回路の一実施例の
構造を示す断面図である。 従来技術として説明した、第４図における半導体集積回
路の構成に、本発明であるスペーサを付与したものであ
る。 すなわち、半導体素子ｌと、この半導体素子ｌの熱膨張
係数に、充分に近い熱膨張係数を示すセラミックを用い
たキャリア基板３を、バッド１２を介して、半田ボール
２で接続し、同時に、スペーサ用バッド１３を介して、
半田１１で接続する。 これにより、半田１１は、スペーサとして形成される。 同様にして、キャリア基板３と、このキャリア基板３の
熱膨張係数に、充分近い熱膨張係数を持つムライト結晶
板からなる多層セラミック回路基板である多層回路基板
４を、半田ボール２とスペーサ用半田１１．および、ス
ペーサ用バッド１３により接続する。 このように接続された半導体素子ｌに、冷却板８とジャ
バラ７からなる冷却体を、バネ６により押し当て、冷却
液５を流すことにより半導体を冷却する。 この時、従来の実装構造では、冷却温度とバネ６により
、半田ボール２にクラック等の損傷を発生していた。し
かし、本実施例では、スペーサ用半田１１およびスペー
サ用パッド１３を付与したことにより、半田ボール２に
かかる圧力を分散し、半田ボール２のクラック等の損傷
を防ぐことが可能である。 すなわち、冷却体８の押し当て圧力は、半導体素子ｌを
通して、この半導体素子ｌに接続されている半田ボール
２とスペーサ用半田１１およびスペーサ用パッド１３に
加わる。′ここで、スペーサ用パッド１３の面積を大き
くしていくと、単位面積当たりの圧力は低下する。従っ
て、スペーサ用パッド１３の面積を充分広くすれば、半
田ボール２に加わる面積当たりの圧力を、半田ボール２
の耐圧以下にすることが出来る。 同様に、キャリア基板３と多層回路基板４の間に、充分
な面積のスペーサ用半田１１およびスに一す用バッド１
３を置くことにより、半田ボール２に加わる単位面積当
たりの圧力を、半田ボール２の耐圧以下にすることが出
来る。 第２図は、第１図における半導体集積回路の構造を示す
平面図である。 第２図（ａ）は、スペーサ用半田およびスペーサ用パッ
ドの形状が、半導体素子およびキャリア基板の外周を取
り囲む形状で付与された構成を示す平面図である。 また、第２図（ｂ）は、スペーサ用半田およびスペーサ
用パッドの形状が１分割して付与された構成を示す平面
図である。 第２図（ａ）および（ｂ）の構成において重要なことは
、スペーサ用半田１１およびスペーサ用パッド１３によ
り構成される接続面積が、第１図における冷却体８の押
し当て圧力を逃すのに充分であれば良いということであ
る。 すなわち、 （バネの圧力）÷（半田の接触面積）＜（半田の耐圧力
） であれば良い。 尚、このスペーサの材質を、半田ではなく硬質の樹脂や
セラミックとして、接着材で半導体素子１やキャリア基
板３、および、多層回路基板４に接着することにしても
良い、更に、半導体素子ｌとキャリア基板３、そして、
多層回路基板４にバンプを設け、そのバンプにこれらの
スペーサを施しても良い。 第３図は、本発明の第２の実施例である半導体集積回路
の概略構成を示す断面図である。 半導体素子ｌとキャリア基板３、および、多層回路基板
４が半導体ボール２により接続されると共に、第１図に
おけるスペーサ用半田１１およびスペーサ用パッド１３
の代わりに、硬化性樹脂１４を充填した構成となってい
る。 この硬化性樹脂１４により、半導体素子ｌを介して半導
体ボール２にかかる圧力は分散され、半導体ボール２の
クラック等の損傷を防ぐ。 このように、チップやキャリアの周辺にスペーサを入れ
ることで、半田に加わる単位面積当たりの圧力を低下さ
せることが出来る。 以上のように、第１の実施例、および、第２の実施例に
よれば、半田ボールを損傷すること無く冷却体の押し当
て圧力を大きくすることができるので、半導体素子と冷
却板の接触面を安定に保つことが出来る。 【発明の効果】 本発明によれば、冷却板の押し当て圧力を高くすること
が可能であり、半導体集積回路の冷却効果が良くなり、
生産効率が向上する。
板の間に挾まれている。そして、冷却体の押し当てによ
り、半田に生じる単位面積当たりの圧力が、半田の耐圧
性に対して充分小さくなるような面積を有している。ま
た、同様のスペーサを、キャリア基板と多層回路基板の
間に挾み込む構造となっている。 冷却体の押し当て圧力は、半導体素子を通して。 この半導体素子に接続されている半田ボールとスペーサ
に加わる。ここで、スペーサの面積を大きくしていくと
、単位面積当たりの圧力は低下する。 従って、スペーサの１ｌｉｉＩＲを充分広くすれば、半
田に加わる面積当たりの圧力を、半田の耐圧以下にする
。 同様に、キャリアと多層回路基板の間に、充分な面積の
スペーサを置くことにより、半田に加わる単位面積当た
りの圧力を、半田の耐圧以下にする。 〔実施例ｊ 以下、本発明の実施例を図面により詳細に説鳴する。 第１図は、本発明を施した半導体集積回路の一実施例の
構造を示す断面図である。 従来技術として説明した、第４図における半導体集積回
路の構成に、本発明であるスペーサを付与したものであ
る。 すなわち、半導体素子ｌと、この半導体素子ｌの熱膨張
係数に、充分に近い熱膨張係数を示すセラミックを用い
たキャリア基板３を、バッド１２を介して、半田ボール
２で接続し、同時に、スペーサ用バッド１３を介して、
半田１１で接続する。 これにより、半田１１は、スペーサとして形成される。 同様にして、キャリア基板３と、このキャリア基板３の
熱膨張係数に、充分近い熱膨張係数を持つムライト結晶
板からなる多層セラミック回路基板である多層回路基板
４を、半田ボール２とスペーサ用半田１１．および、ス
ペーサ用バッド１３により接続する。 このように接続された半導体素子ｌに、冷却板８とジャ
バラ７からなる冷却体を、バネ６により押し当て、冷却
液５を流すことにより半導体を冷却する。 この時、従来の実装構造では、冷却温度とバネ６により
、半田ボール２にクラック等の損傷を発生していた。し
かし、本実施例では、スペーサ用半田１１およびスペー
サ用パッド１３を付与したことにより、半田ボール２に
かかる圧力を分散し、半田ボール２のクラック等の損傷
を防ぐことが可能である。 すなわち、冷却体８の押し当て圧力は、半導体素子ｌを
通して、この半導体素子ｌに接続されている半田ボール
２とスペーサ用半田１１およびスペーサ用パッド１３に
加わる。′ここで、スペーサ用パッド１３の面積を大き
くしていくと、単位面積当たりの圧力は低下する。従っ
て、スペーサ用パッド１３の面積を充分広くすれば、半
田ボール２に加わる面積当たりの圧力を、半田ボール２
の耐圧以下にすることが出来る。 同様に、キャリア基板３と多層回路基板４の間に、充分
な面積のスペーサ用半田１１およびスに一す用バッド１
３を置くことにより、半田ボール２に加わる単位面積当
たりの圧力を、半田ボール２の耐圧以下にすることが出
来る。 第２図は、第１図における半導体集積回路の構造を示す
平面図である。 第２図（ａ）は、スペーサ用半田およびスペーサ用パッ
ドの形状が、半導体素子およびキャリア基板の外周を取
り囲む形状で付与された構成を示す平面図である。 また、第２図（ｂ）は、スペーサ用半田およびスペーサ
用パッドの形状が１分割して付与された構成を示す平面
図である。 第２図（ａ）および（ｂ）の構成において重要なことは
、スペーサ用半田１１およびスペーサ用パッド１３によ
り構成される接続面積が、第１図における冷却体８の押
し当て圧力を逃すのに充分であれば良いということであ
る。 すなわち、 （バネの圧力）÷（半田の接触面積）＜（半田の耐圧力
） であれば良い。 尚、このスペーサの材質を、半田ではなく硬質の樹脂や
セラミックとして、接着材で半導体素子１やキャリア基
板３、および、多層回路基板４に接着することにしても
良い、更に、半導体素子ｌとキャリア基板３、そして、
多層回路基板４にバンプを設け、そのバンプにこれらの
スペーサを施しても良い。 第３図は、本発明の第２の実施例である半導体集積回路
の概略構成を示す断面図である。 半導体素子ｌとキャリア基板３、および、多層回路基板
４が半導体ボール２により接続されると共に、第１図に
おけるスペーサ用半田１１およびスペーサ用パッド１３
の代わりに、硬化性樹脂１４を充填した構成となってい
る。 この硬化性樹脂１４により、半導体素子ｌを介して半導
体ボール２にかかる圧力は分散され、半導体ボール２の
クラック等の損傷を防ぐ。 このように、チップやキャリアの周辺にスペーサを入れ
ることで、半田に加わる単位面積当たりの圧力を低下さ
せることが出来る。 以上のように、第１の実施例、および、第２の実施例に
よれば、半田ボールを損傷すること無く冷却体の押し当
て圧力を大きくすることができるので、半導体素子と冷
却板の接触面を安定に保つことが出来る。 【発明の効果】 本発明によれば、冷却板の押し当て圧力を高くすること
が可能であり、半導体集積回路の冷却効果が良くなり、
生産効率が向上する。
第１図は本発明を施した半導体集積回路の第１の実施例
を示す断面図、第２図は第１図における半導体集積回路
の構造を示す平面図、第３図は本発明を施した半導体集
積回路の第２の実施例を示す断面図、第４図はボール・
ボンディング法に基づ〈従来の半導体集積回路の実装構
造を示す断面図、第５図はボール・ボンディング法に基
づ〈従来の半導体集積回路の気密封止した実装構造をβ
す断面図である。 １：半導体素子、２：半田ボール、３：キャリア基板、
４：多層回路基板、５：冷却液、６：バネ、７：ジャバ
ラ、８：冷却板、９：気密封止用半田、１０：カバー、
１１ニスペーサ用半田、１２：パッド、１３ニスペーサ
用パツド、１４：硬化性樹脂。 第 図 第 図 （ａ） 第 図 土冬
を示す断面図、第２図は第１図における半導体集積回路
の構造を示す平面図、第３図は本発明を施した半導体集
積回路の第２の実施例を示す断面図、第４図はボール・
ボンディング法に基づ〈従来の半導体集積回路の実装構
造を示す断面図、第５図はボール・ボンディング法に基
づ〈従来の半導体集積回路の気密封止した実装構造をβ
す断面図である。 １：半導体素子、２：半田ボール、３：キャリア基板、
４：多層回路基板、５：冷却液、６：バネ、７：ジャバ
ラ、８：冷却板、９：気密封止用半田、１０：カバー、
１１ニスペーサ用半田、１２：パッド、１３ニスペーサ
用パツド、１４：硬化性樹脂。 第 図 第 図 （ａ） 第 図 土冬
Claims (1)
- 【特許請求の範囲】 １、半導体素子と該半導体素子を搭載するキャリア基板
からなり、該半導体素子を冷却する冷却体を該半導体素
子に押し当て、上記キャリア基板の端子と上記半導体素
子の端子とを半田ボールにより接続するボール・ボンデ
ィング法に基づき形成される半導体集積回路において、
上記半導体素子と上記キャリア基板との間に、上記冷却
体からの圧力を受けて上記半田ボールへの圧力を軽減す
るスペーサを施したことを特徴とする半導体集積回路。 ２、半導体素子を搭載しているキャリア基板と該キャリ
ア基板を搭載する多層回路基板からなり、上記半導体素
子を冷却する冷却体を該半導体素子に押し当て、上記多
層回路基板の端子と上記キャリア基板の端子とを半田ボ
ールにより接続するボール・ボンディング法に基づき形
成される半導体集積回路において、上記キャリア基板と
上記多層回路基板との間に、上記冷却体からの圧力を受
けて上記半田ボールへの圧力を軽減するスペーサを施し
たことを特徴とする半導体集積回路。 ３、請求項１に記載の半導体集積回路において、上記半
導体素子と上記キャリア基板にそれぞれバンプを施し、
該バンプ間を半田で接続して上記スペーサを形成するこ
とを特徴とする半導体集積回路。 ４、請求項２に記載の半導体集積回路において、上記キ
ャリア基板と上記多層回路基板にそれぞれバンプを施し
、該バンプ間を半田で接続して上記スペーサを形成する
ことを特徴とする半導体集積回路。 ５、請求項１または２のいずれかに記載の半導体集積回
路において、上記スペーサは、硬質材からなり、該硬質
材からなるスペーサを上記半導体素子と上記キャリア基
板の間、もしくは、上記キャリア基板と上記多層回路基
板の間に挟み込んだことを特徴とする半導体集積回路。 ６、請求項１または２のいずれかに記載の半導体集積回
路において、上記半導体素子と上記キャリア基板の間、
もしくは、上記キャリア基板と上記多層回路基板の間を
、硬化性の充填材で充填して上記スペーサを形成するこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1323723A JPH03185854A (ja) | 1989-12-15 | 1989-12-15 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1323723A JPH03185854A (ja) | 1989-12-15 | 1989-12-15 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185854A true JPH03185854A (ja) | 1991-08-13 |
Family
ID=18157888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1323723A Pending JPH03185854A (ja) | 1989-12-15 | 1989-12-15 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185854A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727161U (ja) * | 1993-10-22 | 1995-05-19 | 株式会社アドバンテスト | 電子部品用冷却装置 |
| US5751062A (en) * | 1994-12-15 | 1998-05-12 | Hitachi, Ltd. | Cooling device of multi-chip module |
-
1989
- 1989-12-15 JP JP1323723A patent/JPH03185854A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727161U (ja) * | 1993-10-22 | 1995-05-19 | 株式会社アドバンテスト | 電子部品用冷却装置 |
| US5751062A (en) * | 1994-12-15 | 1998-05-12 | Hitachi, Ltd. | Cooling device of multi-chip module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380621B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3129928B2 (ja) | 樹脂封止型半導体装置 | |
| US5849606A (en) | Semiconductor device and manufacturing of the same | |
| US20040063247A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JPH10294423A (ja) | 半導体装置 | |
| US20030042618A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2002222830A (ja) | 半導体装置およびそれを用いる液晶モジュール | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| US7659620B2 (en) | Integrated circuit package employing a flexible substrate | |
| JP2002261232A (ja) | 半導体装置 | |
| JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| US6887777B2 (en) | Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPH03185854A (ja) | 半導体集積回路 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPH0917827A (ja) | 半導体装置 | |
| JPH09321188A (ja) | 半導体装置及びその実装方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPH0658922B2 (ja) | 半導体装置 |