KR101503470B1 - 3중 필름 스페이서를 구비한 집적회로 패키지 시스템 - Google Patents

3중 필름 스페이서를 구비한 집적회로 패키지 시스템 Download PDF

Info

Publication number
KR101503470B1
KR101503470B1 KR1020080069315A KR20080069315A KR101503470B1 KR 101503470 B1 KR101503470 B1 KR 101503470B1 KR 1020080069315 A KR1020080069315 A KR 1020080069315A KR 20080069315 A KR20080069315 A KR 20080069315A KR 101503470 B1 KR101503470 B1 KR 101503470B1
Authority
KR
South Korea
Prior art keywords
film
wire
bonding
triple
filler
Prior art date
Application number
KR1020080069315A
Other languages
English (en)
Other versions
KR20090008154A (ko
Inventor
임택기
윤재은
한병준
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090008154A publication Critical patent/KR20090008154A/ko
Application granted granted Critical
Publication of KR101503470B1 publication Critical patent/KR101503470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

집적회로 패키지의 패키징 방법(500)은 위에 제 1 와이어-본딩 다이(206)가 장착되어 있는 기판(202)을 제공하는 단계와, 여기서 상기 제 1 와이어-본딩 다이(206)는 본딩 와이어들(212)로 상기 기판(202)에 연결되며; 상기 제 1 와이어-본딩 다이(206)위에 3중 필름 스페이서(214)를 장착하는 단계와, 여기서 상기 3중 필름 스페이서(214)는 필러(filler)가 충진된 제 1 필름(216) 및 제 3 필름(220)과 상기 제 1 필름 (206)및 제 3 필름(220)을 분리시키는 제 2 필름(218)으로 구성되며, 상기 제 1 와이어-본딩 다이(206)를 상기 기판(202)에 연결하는 본딩 와이어들(212)이 상기 제 1 필름(206)에 매립되며; 그리고 상기 제 1 와이어-본딩 다이(212), 상기 본딩 와이어들(212) 및 상기 3중 필름 스페이서(214)를 밀봉재(102)로 밀봉하는 단계를 포함한다.
집적회로, 패키지, 와이어-본딩 다이, 3중 필름 스페이서

Description

3중 필름 스페이서를 구비한 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH TRIPLE FILM SPACER}
관련 출원의 상호 참조
본 출원은 2007년 7월 16일자로 미국에 출원된 임시 특허출원 (출원번호 60/950,105호)의 우선권을 주장하는 것이며, 이 특허출원들의 요지는 참고로서 본원에 포함된다.
본 발명은 일반적으로 집적회로에 관한 것이며, 보다 구체적으로는 필름내 와이어(wire-in-film) 절연 장벽을 구비한 집적회로 시스템에 관한 것이다.
예컨대, 셀룰러폰, 랩탑 컴퓨터, PDA 등과 같은, 빠르게 성장하고 있는 휴대용 전자제품 시장은, 현대적인 삶의 일면을 잘 보여주고 있다. 많은 수의 휴대용 디바이스들은, 차세대의 패키징에 대해서 가장 큰 잠재적인 시장 기회들 중 하나를 나타낸다. 이들 디바이스들은 제조 분야에 상당한 영향을 끼칠 수 있는 고유의 속성들을 갖고 있는바, 일반적으로 이들 디바이스들은 작고, 무게가 가벼우며, 기능이 풍부하여야만 하고, 상대적으로 적은 비용으로 대량으로 생산되어야만 한다는 점에서 그러하다.
반도체 산업이 확장됨에 따라, 전자 제품 패키징 산업은, 소비자들의 기대가 점점 더 커져가는 있다는 점과 시장에서 의미 있는 제품 차별화를 위한 기회가 점점 사라지고 있는 점과 더불어, 계속적으로 증가하고 있는 가격 경쟁 압력에 직면하고 있다.
패키징, 재료 공학 및 연구개발은, 차세대 제품의 개발을 위한 로드맵(road map)의 윤곽을 이루는 이들 차세대 전자제품 삽입 전략(insertion strategies)의 핵심이다. 미래의 전자 시스템은, 현재보다 더 지적이며(intelligent), 더 높은 밀도를 가지며, 더 적은 전력을 사용하고, 더 빠른 스피드로 작동할 것이며, 혼합 기술 디바이스들을 포함할 수도 있으며, 더 적은 비용으로 어셈블리 구조들을 포함할 수도 있다.
오늘날의 패키징 공급자들은, 조만간에 1 테라헤르츠(TeraHertz : THz)를 넘어설 것으로 예상되는 고속 컴퓨터 디바이스들을 적용하는데 어려움을 격고 있다. 현재의 기술들, 재료들, 장비들 및 구조들은, 이들 새로운 디바이스들의 기본적인 조립에 어려움을 격고 있으며, 냉각 문제 및 신뢰성 문제들을 적절히 해결하지 못하고 있다.
차세대 배선(interconnect) 어셈블리들의 기술적인 능력의 윤곽은 아직 알려져 있지 않으며, 비용을 절감할 수 있는 확실한 방법 역시 아직까지 확인되지 않았다. 차세대 디바이스들의 성능 요구는 제쳐 두고라도, 이제 해당 산업에서는, 이윤 목표를 달성함에 있어서, 생산비용이 제품을 차별화시키는 가장 주요한 요인이 되고 있다.
그 결과, 상기 로드맵은 정밀하고, 극도로 작은 폼 팩터(ultra miniature form factor)를 갖는 전자제품 패키징을 요구하고 있는바, 이는 원하는 수율을 얻기 위해서 자동화를 요구한다. 이들 도전과제들은 생산 자동화를 요구할 뿐만 아니라, 생산관리 책임자(production manager) 및 소비자로의 데이터 흐름 및 정보의 자동화를 또한 요구한다.
지난 수 많은 반도체 제품들에 대해, 마이크로프로세서 및 휴대용 전자제품들의 진보된 패키징 요구사항을 해결하기 위한 수 많은 시도들이 있어왔다. 많은 산업 로드맵들은, 현재의 반도체 능력과 이를 뒷받침할 수 있는 이용가능한 전자제품 패키징 기술 사이에는 상당한 간격이 있음을 인식해 왔다. 현재의 기술들에 대한 한계들 및 문제점들은, 증가되는 클럭 속도, EMI 방사, 열 부하(thermal load), 제 2 레벨 어셈블리 신뢰성 스트레스 및 비용문제를 포함한다.
이들 패키지 시스템들은 가변하는 주변 상황에 따라 더 많은 구성요소들을 통합하도록 발전되어 왔는바, 기술적 역량의 한계를 더욱 넓히고자 하는 것은 점점더 어려운 일이 되어 가고 있다. 더욱 중요한 것은, 복잡도가 끊임없이 증가함에 따라, 제조하는 동안에 에러가 발생할 잠재적인 위험이 매우 증가한다.
점점 더 커져가는 소비자들의 기대와 더불어 계속적으로 증가하는 가격 경쟁 압력을 감안하고, 시장에서 의미 있는 제품 차별화를 위한 기회가 점점 사라지고 있는 점을 감안한다면, 이러한 문제들에 대한 해답을 찾아내는 것이 중요하다. 또한, 비용을 절감하고, 생산 시간을 감소시키며, 효율 및 성능을 향상시키며 경쟁 압력을 만족시키고자 하는 요구는, 이러한 문제들에 대한 해답을 더욱 빨리 찾아낼 것을 요구하고 있다.
따라서, 좀더 작은 풋프린트를 가지며, 좀더 튼튼한 패키지들에 대한 요구는 여전히 존재하며, 이들의 제조방법들도 여전히 요구되고 있다. 이러한 문제들에 대한 해결책은 오랫동안 탐구되어 왔지만, 종래의 개발 노력들은 그 어떤 해결책도 가르치거나 제시하지 못했는바, 해당 기술분야의 당업자들은 이들 문제들에 대한 해결책들을 오랫동안 밝혀낼 수 없었다.
본 발명은 집적회로의 패키징 방법을 제공하는 것으로서, 이 방법은 위에 제 1 와이어-본딩 다이가 장착되어 있는 기판을 제공하는 단계와, 여기서 상기 제 1 와이어-본딩 다이는 본딩 와이어들로 상기 기판에 연결되며; 상기 제 1 와이어-본딩 다이 위에 3중 필름 스페이서를 장착하는 단계와, 여기서 상기 3중 필름 스페이서는 필러(filler)가 충진된 제 1 및 제 3 필름과 상기 제 1 및 제 3 필름을 분리시키는 제 2 필름으로 구성되며, 상기 제 1 와이어-본딩 다이를 상기 기판에 연결하는 본딩 와이어들이 상기 제 1 필름에 매립되며; 그리고 상기 제 1 와이어-본딩 다이, 상기 본딩 와이어들 및 상기 3중 필름 스페이서를 밀봉재로 밀봉하는 단계를 포함한다.
본 발명의 일부 실시예들은 상기 언급된 것에 추가적인 혹은 이를 대체하는 다른 양상들을 갖는다. 첨부도면을 참조로 한 하기의 상세한 설명을 정독한 당업자에게는 상기 다른 양상들이 분명해질 것이다.
다음의 실시예들은 당업자들이 본 발명을 만들고 이용할 수 있도록 충분히 자세하게 설명된다. 본 명세서에 개시된 바에 근거하여 다른 실시예들도 분명하다는 것이 이해되어야만 하며, 본 발명의 기술적 사상의 범위를 벗어남이 없이도, 시스템 변경, 프로세스 변경 또는 기계적 변경들이 만들어질 수도 있다는 것이 이해되어야만 한다.
후술될 발명의 상세한 설명에서, 수많은 특정한 세부사항들이 본 발명을 완전히 이해하도록 제공된다. 하지만, 본 발명은 이러한 특정한 세부사항들이 없이도 실시될 수도 있음은 명백할 것이다. 본 발명을 불명료하게 만드는 것을 회피하기 위해서, 잘 알려진 몇몇 회로들, 시스템 구성들, 및 공정 단계들은 상세히 설명되지 않았다.
마찬가지로, 시스템에 관한 실시예들을 도시하고 있는 도면들은 어느 정도 개략적인 도면들이며 축적대로 그려진 것은 아니다. 특히, 명확한 표현을 위해서, 몇몇 치수들은 도면에서 매우 과장되게 표현되었다. 또한, 공통된 구성들을 갖는 다수의 실시예들이 개시 및 설명되었는바, 설명, 서술 및 비교의 간결 명확성을 위해서, 서로 간에 유사한 피쳐들은 유사한 참조번호로 통상적으로 서술될 것이다.
설명을 위한 목적으로, 본 명세서에서 사용된 "수평(horizontal)" 이라는 용어는, 그 방향에 상관없이, 기판의 평면(또는 표면)에 평행한 평면으로 정의된다. 용어 "수직(vertical)" 은, 앞서 정의된 "수평"에 수직한 방향을 일컫는다. 가령, 위에(above) 밑에(below), 바닥(bottom), 탑(top), 사이드(side) (sidewall 에서의 사이드), 위쪽(higher), 아래쪽(lower), 상부(upper), 위로(over) 및 아래 에(under) 와 같은 용어들은 상기 수평면에 대해서 정의된다. 본 명세서에서 사용된 "상에(on)" 라는 용어는, 구성요소들 간의 직접 접촉을 의미한다.
본 명세서에서 사용된 "프로세싱" 이라는 용어는, 설명된 구조를 형성하는데 필요한, 물질 또는 포토레지스트의 증착, 패터닝, 노광, 현상, 식각, 세정, 및/또는 이들 물질 또는 포토레지스트의 제거를 포함한다.
본 명세서에서 사용된 "시스템" 이라는 용어는, 상기 "시스템" 이라는 용어가 사용된 문맥에 따라, 본 발명의 방법 및 장치를 의미 및 지칭한다.
본 발명의 3중 필름 스페이서는 고밀도의 와이어-본딩 다이를 패키징하기 위한 중요한, 지금까지는 알려지지 않았고 이용할 수도 없었던 솔루션, 성능 및 기능적 양상을 제공한다. 결과적인 공정 및 구성들은 직접적이며(straightforward), 비용면에서 효과적이며, 복잡하지 않으며, 응용 가능성이 높으며, 효과적인바, 용이하고 효율적이며 경제적인 제조, 응용 및 활용을 위해 공지된 기술들을 적용함으로써 실시될 수 있다.
이제 도 1을 참조하면, 도 1에는 본 발명의 실시예에 따른 집적회로 패키지 시스템 (100)의 평면도가 도시되어 있다. 본 집적회로 패키지 시스템 (100)은 밀봉부(102)를 구비하는 것으로 도시되어있다. 에폭시 몰딩 컴파운드(EMC)와 같은 그러한 밀봉부(102)는 민감한 컴포넌트들을 습기, 먼지 및 기타 오염물로부터 보호해준다.
도 2를 참조하면, 도 2는 도 1을 라인 2--2를 따라 절취한 집적회로 패키지 시스템(100)의 단면도를 도시한 것이다. 집적회로 패키지 시스템(100)은 또한 적층 플라스틱 혹은 세라믹 기판과 같은 그러한 기판(202)을 구비하는 것으로 도시되어 있다. 기판(202)의 하부에는 솔더볼(solder balls)과 같은 그러한 외부 배선(204)이 장착된다.
상기 기판(202) 위에서, 활성 측부 (active side)(208)를 갖는 제 1 와이어-본딩 다이(206)가 다이 부착 접착부(210)로 기판(202)에 부착된다. 제 1 와이어-본딩 다이(206)의 활성 측부(208)는 본딩 와이어들(212)로 기판(202)에 연결된다.
상기 제 1 와이어-본딩 다이(206) 위에는 3중 필름 스페이서(214)가 장착된다. 이 3중 필름 스페이서(214)의 제 1 필름(216)은 상기 제 1 와이어-본딩 다이(206)의 활성 측부(208)에 부착된다. 상기 제 1 필름(216) 위에는 제 2 필름 (218)이 장착되며, 상기 제 2 필름(218) 위에는 제 3 필름(220)이 장착된다.
필러(222)들이 상기 제 1 필름(216) 및 제 3 필름(220)내에 매립된다. 필러(222)들은 상기 제 1 필름(216) 및 상기 제 3 필름(220)의 물리적 특성을 변경시킨다. 상기 필러(222)들은 상기 제 1 필름(216) 및 제 3 필름(220)의 점도는 물론 박리 강도 (peel strength), 본딩 라인 두께(bond line thickness: BLK) 및 밀도와 같은 그러한 기타 특성들을 조절(control)하도록 적용된다. 이들 필러들의 유형 및 량은 실제적인(practical) 본딩 라인 두께가 얻어지도록 선정된다.
필러(222)들은 원하는 특성을 제공할 수 있는 유리 또는 폴리머 마이크로 벌룬(polymeric micro-balloons)과 같은 그러한 물질로 될 수 있다. 또한, 필러(222) 들의 가중 퍼센트(wt%)는 제 1 필름(216) 및 제 3 필름(220)의 밀도 및 점도에 대한 추가적인 조절을 제공하도록 변경될 수 있다.
예컨대, 40wt%의 필러(222)를 갖는 제 1 필름(216)은 20wt%의 필러(222)를 갖는 제 1 필름(216) 보다 높은 밀도 및 낮은 점도를 갖게 될 것이다. 10 내지 50 wt%의 범위가 최적임을 발견하였다. 더욱이, 상기 제 1 필름(216) 및 상기 제 3 필름(220)의 특성을 조절하기 위해서는 필러(220)들의 사이즈를 서로 다르게 할 수도 있다.
필러(222)들의 사이즈는 원하는 BLT를 유지하는데 있어 중요한 요소이다. BLT는 본딩 물질의 평균 두께이다. 이 두께는 본딩 와이어(212)가 변형됨이 없이 침투(penetrate)할 수 있도록 충분히 두꺼워야만 한다. 너비가 20㎛미만인 사이즈의 필러(222)가 원하는 BLT를 유지하는데 기여하는 것으로 발견되었다.
더욱이, 이들 사이즈의 필러(222)들은 양호한 신뢰성 및 박리 강도 (결과적으로 양호한 접착)를 나타낸다. 필러(222)들은 구형 또는 원뿔형 등 그 어떤 형상으로도 될 수 있다. 제 1 필름(216)은 제 3 필름(220)보다 필러(222)의 wt%가 낮은 것으로 나타냈다. 이는 제 3 필름(220)이 제 1 필름(216)보다 높은 밀도 및 낮은 점도를 갖게 해준다.
또한, 제 1 필름(216)은 본딩 와이어(212)주위에 보다 용이하게 가압될 있으며, 제 3 필름(220)은 본딩 와이어(212)가 3중 필름 스페이서(214)를 침투하지 못하도록 하기 위한 부가적인 저항을 제공한다.
제 2 필름(218)은 제 1 필름(216) 및 제 3 필름(220)을 분리시킨다. 제 2 필 름(218)은 또한 제1 필름(216)과 제 3 필름(220)이 서로 다르거나 호환이 되지않는 물질로 된 경우에 발생하는 어떤 특성 부정합(property mismatch)에 대한 보상을 제공한다.
3중 필름 스페이서(214)위에는 활성 측부(226)를 구비한 제 2 와이어-본딩 다이(224)가 장착된다. 3중 필름 스페이서(214)의 제 2 필름(218)은 만일 본딩 와이어(212)가 제 2 와이어-본딩 다이(224)와 접촉하는 경우 발생할 수 있는 쇼트(shorts)를 방지한다.
제 2 와이어-본딩 다이(224)의 활성 측부(226)는 본딩 와이어(212)로 기판(202)에 연결된다. 밀봉재(102)가 본딩 와이어(212), 제 1 와이어-본딩 다이(206), 제 2 와이어-본딩 다이(224) 및 3중 필름 스페이서(214)를 밀봉하는 것으로 도시되어 있다.
이제 도 3에 관하여, 도 3은 본 발명의 제 2 실시예에 따른 집적회로 패키지 시스템(300)의 단면도이다. 집적 회로 패키지(300)은 적층 플라스틱 혹은 세라믹 기판과 같은 그러한 기판(302)을 갖는 것으로 도시되어 있다. 기판(302) 아래에는 솔더볼과 같은 그러한 외부 배선(304)이 장착된다.
상기 기판(302) 위에서, 활성 측부 (308)를 갖는 제 1 와이어-본딩 다이(306)가 다이 부착 접착부(310)로 기판(302)에 부착된다. 제 1 와이어-본딩 다이(306)의 활성 측부(308)는 본딩 와이어들(312)로 기판(302)에 연결된다.
상기 제 1 와이어-본딩 다이(306) 위에는 3중 필름 스페이서(314)가 장착된다. 이 3중 필름 스페이서(314)의 제 1 필름(316)은 상기 제 1 와이어-본딩 다 이(306)의 활성 측부(308)에 부착된다. 상기 제 1 필름 (316)위에는 제 2 필름(318)이 장착되며, 상기 제 2 필름 (318)위에는 제 3 필름(320)이 장착된다.
필러(322)들이 상기 제 1 필름(316) 및 제 3 필름(320)내에 매립된다. 필러(322)들은 상기 제 1 필름(316) 및 상기 제 3 필름(320)의 물리적 특성을 변경시킨다. 상기 필러(322)들은 상기 제 1 필름(316) 및 제 3 필름(320)의 점도는 물론 박리 강도, 본딩 라인 두께(BLK) 및 밀도와 같은 그러한 기타 특성들을 조절하도록 적용된다. 이들 필러들의 유형 및 량은 실제적인 본딩 라인 두께가 얻어지도록 선정된다.
필러(322)들은 원하는 특성을 제공할 수 있는 유리 또는 폴리머 마이크로-벌룬(polymeric micro-balloons)과 같은 그러한 물질로 될 수 있다. 또한, 필러(322)들의 가중 퍼센트(wt%)는 제 1 필름(316) 및 제 3 필름(320)의 밀도 및 점도에 대한 추가적인 조절을 제공하도록 변경될 수 있다.
예컨대, 40wt%의 필러(322)를 갖는 제 1 필름(316)은 30wt%의 필러(322)를 갖는 제 1 필름(316) 보다 높은 밀도 및 낮은 점도를 갖게 될 것이다. 더욱이, 상기 제 1 필름(316) 및 상기 제 3 필름(320)의 특성을 조절하기 위해서는 필러(322)들의 사이즈를 서로 다르게 할 수도 있다.
필러(322)들의 사이즈는 원하는 BLT를 유지하는데 있어 중요한 요소이다. 너비가 20㎛미만인 사이즈의 필러(322)가 원하는 BLT를 유지하는데 기여하는 것으로 발견되었다.
더욱이, 이들 사이즈의 필러(322)들은 양호한 신뢰성 및 박리 강도 (결과적 으로 양호한 접착)를 나타낸다. 필러(322)들은 구형 또는 원뿔형 등 그 어떤 형상으로도 될 수 있다. 제 3 필름(320)은 제 1 필름(316)보다 작은 사이즈의 필러(322)들을 갖는 것으로 나타냈다.
제 2 필름(318)은 제 1 필름(316) 및 제 3 필름(320)을 분리시킨다. 제 2 필름(318)은 또한 제1 필름(316)과 제 3 필름(320)이 서로 다르거나 호환이 되지않는 물질로 된 경우에 발생하는 어떤 특성 부정합에 대한 보상을 제공한다.
3중 필름 스페이서(314)위에는 활성 측부(326)를 구비한 제 2 와이어-본딩 다이(324)가 장착된다. 3중 필름 스페이서(314)의 제 2 필름(318)은 만일 본딩 와이어(312)가 제 2 와이어-본딩 다이(324)와 접촉하는 경우 발생할 수 있는 쇼트를 방지한다.
제 3 필름(320)에서의 보다 작은 사이즈의 필러(322)는 제 2 와이어-본딩 다이(324)에 더욱 양호한 부착 성능을 제공하며, 제 1 필름(316)의 보다 큰 필러(322)는 본딩 와이어(312)의 추가적인 스트레스 또는 변형을 방지할 BLT를 갖게하는데 기여한다.
제 2 와이어-본딩 다이(324)의 활성 측부(326)는 본딩 와이어(312)로 기판(302)에 연결된다. 밀봉재(308)가 본딩 와이어(312), 제 1 와이어-본딩 다이(306), 제 2 와이어-본딩 다이(324) 및 3중 필름 스페이서(314)를 밀봉하는 것으로 도시되어 있다.
이제 도 4에 관하여, 도 4는 본 발명의 제 3 실시예에 따른 집적회로 패키지 시스템(400)의 단면도이다. 집적회로 패키지 시스템(400)은 적층 플라스틱 혹은 세 라믹 기판과 같은 그러한 기판(402)을 갖는 것으로 도시되어 있다. 기판(402) 아래에는 솔더볼과 같은 그러한 외부 배선(404)이 장착된다.
상기 기판(402) 위에서, 활성 측부 (408)를 갖는 제 1 와이어-본딩 다이(406)가 다이 부착 접착부(410)로 기판(402)에 부착된다. 제 1 와이어-본딩 다이(406)의 활성 측부(408)는 본딩 와이어들(412)로 기판(402)에 연결된다.
상기 제 1 와이어-본딩 다이(406) 위에는 3중 필름 스페이서(414)가 장착된다. 이 3중 필름 스페이서(414)의 제 1 필름(416)은 상기 제 1 와이어-본딩 다이(406)의 활성 측부(408)에 부착된다. 상기 제 1 필름 (416)위에는 제 2 필름(418)이 장착되며, 상기 제 2 필름 (418)위에는 제 3 필름(420)이 장착된다.
필러(422)들이 상기 제 1 필름(416) 및 제 3 필름(420)내에 매립된다. 필러(422)들은 상기 제 1 필름(416) 및 상기 제 3 필름(420)의 물리적 특성을 변경시킨다. 상기 필러(422)들은 상기 제 1 필름(416) 및 제 3 필름(420)의 점도는 물론 박리 강도, 본딩 라인 두께(BLK) 및 밀도와 같은 그러한 기타 특성들을 조절하도록 적용된다. 이들 필러들의 유형 및 량은 실제적인 본딩 라인 두께가 얻어지도록 선정된다.
필러(422)들은 원하는 특성을 제공할 수 있는 유리 또는 폴리머 마이크로-벌룬(polymeric micro-balloons)과 같은 그러한 물질로 될 수 있다. 또한, 필러(422)들의 가중 퍼센트(wt%)는 제 1 필름(416) 및 제 3 필름(420)의 밀도 및 점도에 대한 추가적인 조절을 제공하도록 변경될 수 있다.
예컨대, 40wt%의 필러(422)를 갖는 제 1 필름(416)은 40wt%의 필러(322)를 갖는 제 1 필름(416) 보다 높은 밀도 및 낮는 점도를 갖게 될 것이다. 더욱이, 상기 제 1 필름(416) 및 상기 제 3 필름(420)의 특성을 조절하기 위해서는 필러(422)들의 사이즈를 서로 다르게 할 수도 있다.
필러(422)들의 사이즈는 원하는 BLT를 유지하는데 있어 중요한 요소이다. 너비가 20㎛미만인 사이즈의 필러(422)가 원하는 BLT를 유지하는데 기여하는 것으로 발견되었다.
더욱이, 이들 사이즈의 필러(422)들은 양호한 신뢰성 및 박리 강도 (결과적으로 양호한 접착)를 나타낸다. 필러(422)들은 구형 또는 원뿔형 등 그 어떤 형상으로도 될 수 있다. 제 3 필름(420)은 제 1 필름(416)보다 작은 사이즈의 필러(422)들을 갖는 것으로 나타냈다. 이는 제 1 필름(416)에게 본딩 와이어(412)가 침투할 여지를 준다
제 2 필름(418)은 제 1 필름(416) 및 제 3 필름(420)을 분리시킨다. 제 2 필름(418)은 또한 제 1 필름(416)과 제 3 필름(420)이 서로 다르거나 호환이 되지않는 물질로 된 경우에 발생하는 어떤 특성 부정합에 대한 보상을 제공한다.
3중 필름 스페이서(414)위에는 활성 측부(426)를 구비한 제 2 와이어-본딩 다이(424)가 장착된다. 3중 필름 스페이서(414)의 제 2 필름(418)은 만일 본딩 와이어(412)가 제 2 와이어-본딩 다이(424)와 접촉하는 경우 발생할 수 있는 쇼트를 방지한다.
제 2 와이어-본딩 다이(424)의 활성 측부(426)는 본딩 와이어(412)로 기판(402)에 연결된다. 밀봉재(428)이 본딩 와이어(412), 제 1 와이어-본딩 다 이(406), 제 2 와이어-본딩 다이(424) 및 3중 필름 스페이서(414)를 밀봉하는 것으로 도시되어 있다.
이제 도 5에 관하여, 도 5는 본 발명의 실시예에 따른 집적회로 패키지 시스템(300)을 제조하기 위한 방법(500)의 흐름도이다. 본 방법(500)은 위에 제 1 와이어-본딩 다이가 장착되어 있는 기판을 제공하는 단계와(502), 여기서 상기 제 1 와이어-본딩 다이는 본딩 와이어들로 상기 기판에 연결되며; 상기 제 1 와이어-본딩 다이 위에 3중 필름 스페이서를 장착하는 단계(504)와, 여기서 상기 3중 필름 스페이서는 필러(filler)가 충진된 제 1 및 제 3 필름과 상기 제 1 및 제 3 필름을 분리시키는 제 2 필름으로 구성되며, 상기 제 1 와이어-본딩 다이를 상기 기판에 연결하는 본딩 와이어들이 상기 제 1 필름에 매립되며; 그리고 상기 제 1 와이어-본딩 다이, 상기 본딩 와이어들 및 상기 3중 필름 스페이서를 밀봉재로 밀봉하는 단계 (506)를 포함한다.
비록, 본 발명은 특정한 최적 실시예에 관하여 설명되었지만, 앞서 설명된 내용을 참조한다면, 수많은 대체예들, 수정예들 및 변형예들이 가능함은 해당 기술분야의 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항들의 범위내에 속하는 이러한 모든 대체예들, 수정예들 및 변형예들을 포괄하도록 의도된다. 본 명세서에서 이제까지 설명된 모든 내용들 또는 첨부된 도면에서 도시된 모든 내용들은, 예시적이며 비제한적인 의미로 해석되어야만 한다.
도 1은 본 발명의 제 1 실시예에 따른 집적회로 패키지 시스템의 평면도.
도 2는 도 1을 라인 2--2를 따라 절취한 집적회로 패키지 시스템의 단면도.
도 3은 본 발명의 제 2 실시예로서 집적회로 패키지 시스템의 단면도.
도 4는 본 발명의 제 3 실시예로서 집적회로 패키지 시스템의 단면도.
도 5는 본 발명의 실시예로서 도 1의 집적회로 패킷 시스템의 제조 방법의 흐름도.

Claims (10)

  1. 집적회로 패키지의 패키징 방법으로서,
    위에 제 1 와이어-본딩 다이가 장착되어 있는 기판을 제공하는 단계와, 여기서 상기 제 1 와이어-본딩 다이는 본딩 와이어로 상기 기판에 연결되며;
    상기 제 1 와이어-본딩 다이 위에 3중 필름 스페이서를 장착하는 단계와, 여기서 상기 3중 필름 스페이서는 필러(filler)가 충진된 제 1 필름 및 제 3 필름과 상기 제 1 필름 및 제 3 필름을 분리시키는 제 2 필름으로 구성되고, 상기 제 1 와이어-본딩 다이를 상기 기판에 연결하는 본딩 와이어들이 상기 제 1 필름에 매립되며; 그리고
    상기 제 1 와이어-본딩 다이, 상기 본딩 와이어들 및 상기 3중 필름 스페이서를 밀봉재로 밀봉하는 단계를 포함하며,
    상기 제2 필름은 서로 다르거나 호환되지 않는 물질로 인한 상기 제1 필름과 상기 제3 필름 사이의 특성 부정합(property mismatches)을 보상하도록 된 것을 특징으로 하는 집적회로 패키지의 패키징 방법.
  2. 제 1항에 있어서,
    상기 3중 필름 스페이서를 장착하는 단계는 상기 제 1 필름의 필러의 wt%을 상기 제 3 필름의 필러의 wt%보다 작게 하여 상기 3중 필름 스페이서를 장착하는 것을 포함하는 집적회로 패키지의 패키징 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 3중 필름 스페이서를 장착하는 단계는 상기 제 3 필름의 필러의 너비 사이즈를 상기 제 1 필름의 필러의 너비 사이즈보다 작게 하여 상기 3중 필름 스페이서를 장착하는 것을 포함하는 집적회로 패키지의 패키징 방법.
  4. 제 1항에 있어서,
    상기 3중 필름 스페이서를 장착하는 단계는 상기 제 3 필름의 두께를 상기 제 1 필름의 두께보다 작게 하여 상기 3중 필름 스페이서를 장착하는 것을 포함하는 집적회로 패키지의 패키징 방법.
  5. 제 1항에 있어서,
    상기 3중 필름 스페이서를 장착하는 단계는 상기 필러 사이즈를 상기 본딩 와이어가 상기 제 1 필름을 변형시킴이 없이 침투(penetrate)하게 하는 본딩 라인 두께를 유지하여 상기 3중 필름 스페이서를 장착하는 것을 포함하는 집적회로 패키지의 패키징 방법.
  6. 집적회로 패키지 시스템으로서,
    위에 제 1 와이어-본딩 다이가 장착되는 기판과, 여기서 상기 제 1 와이어-본딩 다이는 본딩 와이어로 상기 기판에 연결되며;
    상기 제 1 와이어-본딩 다이 위에 장착된 3중 필름 스페이서와, 여기서 상기 3중 필름 스페이서는 필러(filler)가 충진된 제 1 필름 및 제 3 필름과 상기 제 1 필름 및 제 3 필름을 분리시키는 제 2 필름으로 구성되고, 상기 제 1 와이어-본딩 다이를 상기 기판에 연결하는 본딩 와이어들이 상기 제 1 필름에 매립되며; 그리고
    상기 제 1 와이어-본딩 다이, 상기 본딩 와이어들 및 상기 3중 필름 스페이서를 밀봉하는 밀봉재를 포함하여 구성되며,
    상기 제2 필름은 서로 다르거나 호환되지 않는 물질로 인한 상기 제1 필름과 상기 제3 필름 사이의 특성 부정합(property mismatches)을 보상하도록 된 것을 특징으로 하는 집적회로 패키지 시스템.
  7. 제 6항에 있어서,
    상기 제 1 필름의 필러의 wt%은 상기 제 3 필름의 필러의 wt%보다 작은 집적회로 패키지의 패키징 시스템.
  8. 제 6항 또는 제 7항에 있어서,
    상기 제 3 필름의 필러의 너비 사이즈는 상기 제 1 필름의 필러의 너비 사이즈보다 작은 집적회로 패키지 시스템.
  9. 제 6항에 있어서,
    상기 제 3 필름의 두께는 상기 제 1 필름의 두께보다 작은 집적회로 패키지 시스템.
  10. 제 6항에 있어서,
    상기 필러 사이즈는 상기 본딩 와이어가 상기 제 1 필름을 변형시킴이 없이 침투하게 하는 본딩 라인 두께를 유지하는 집적회로 패키지 시스템.
KR1020080069315A 2007-07-16 2008-07-16 3중 필름 스페이서를 구비한 집적회로 패키지 시스템 KR101503470B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US95010507P 2007-07-16 2007-07-16
US60/950,105 2007-07-16
US12/142,743 US7969023B2 (en) 2007-07-16 2008-06-19 Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
US12/142,743 2008-06-19

Publications (2)

Publication Number Publication Date
KR20090008154A KR20090008154A (ko) 2009-01-21
KR101503470B1 true KR101503470B1 (ko) 2015-03-19

Family

ID=40264186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069315A KR101503470B1 (ko) 2007-07-16 2008-07-16 3중 필름 스페이서를 구비한 집적회로 패키지 시스템

Country Status (3)

Country Link
US (1) US7969023B2 (ko)
KR (1) KR101503470B1 (ko)
TW (1) TWI389292B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
US8815645B2 (en) * 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
KR20050081838A (ko) * 2004-02-13 2005-08-19 가부시끼가이샤 도시바 적층형 ｍｃｐ 및 그 제조 방법
US20060139893A1 (en) 2004-05-20 2006-06-29 Atsushi Yoshimura Stacked electronic component and manufacturing method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6019627A (en) * 1996-06-25 2000-02-01 Siemens Aktiengesellschaft Plug connector having a connecting cable
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
US7244675B2 (en) 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
US6503776B2 (en) 2001-01-05 2003-01-07 Advanced Semiconductor Engineering, Inc. Method for fabricating stacked chip package
US6388313B1 (en) 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
ITMI20022767A1 (it) * 2002-12-24 2004-06-25 St Microelectronics Srl Processo per realizzare un dispositivo a semiconduttore
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
US7091590B2 (en) * 2003-08-11 2006-08-15 Global Advanced Packaging Technology H.K. Limited Multiple stacked-chip packaging structure
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
US20050205981A1 (en) * 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
US20050224959A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Die with discrete spacers and die spacing method
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
KR100684169B1 (ko) * 2005-08-11 2007-02-20 삼성전자주식회사 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법
KR101185479B1 (ko) * 2005-08-24 2012-10-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US20070085184A1 (en) * 2005-10-13 2007-04-19 Stats Chippac Ltd. Stacked die packaging system
DE102005060713B4 (de) * 2005-12-19 2019-01-24 Austriamicrosystems Ag Magnetfeldsensoranordnung und Verfahren zur berührungslosen Messung eines Magnetfeldes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
KR20050081838A (ko) * 2004-02-13 2005-08-19 가부시끼가이샤 도시바 적층형 ｍｃｐ 및 그 제조 방법
US20060139893A1 (en) 2004-05-20 2006-06-29 Atsushi Yoshimura Stacked electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090008154A (ko) 2009-01-21
TWI389292B (zh) 2013-03-11
TW200908283A (en) 2009-02-16
US20090020893A1 (en) 2009-01-22
US7969023B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
KR101542212B1 (ko) 플렉서블 기판 및 리세스된 패키지를 구비한 집적회로패키지 시스템
US8258015B2 (en) Integrated circuit package system with penetrable film adhesive
US8035211B2 (en) Integrated circuit package system with support structure under wire-in-film adhesive
KR101542215B1 (ko) 집적회로 패키지 시스템용 봉지재로 사용되는 드롭-몰드 정합성 소재
KR101731005B1 (ko) 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US8217502B2 (en) Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
KR101505130B1 (ko) 플렉서블 기판 및 마운드된 패키지를 구비한 집적회로패키지 시스템
US20110316155A1 (en) Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
US20100140769A1 (en) Integrated circuit packaging system using bottom flip chip die bonding and method of manufacture thereof
US7919850B2 (en) Integrated circuit packaging system with exposed terminal interconnects and method of manufacturing thereof
KR101503470B1 (ko) 3중 필름 스페이서를 구비한 집적회로 패키지 시스템
US20100025834A1 (en) Fan-in interposer on lead frame for an integrated circuit package on package system
US8063477B2 (en) Integrated circuit packaging system having asymmetric encapsulation structures and method of manufacture thereof
US8501540B2 (en) Method for manufacture of inline integrated circuit system
US7875967B2 (en) Integrated circuit with step molded inner stacking module package in package system
KR101529685B1 (ko) 필름내 와이어 절연 장벽을 구비한 집적회로 패키지 시스템
KR20150016991A (ko) 양각을 갖는 집적회로 패키징 시스템
US8067828B2 (en) System for solder ball inner stacking module connection
US20090243068A1 (en) Integrated circuit package system with non-symmetrical support structures
US20120326284A1 (en) Integrated circuit packaging system with thermal emission and method of manufacture thereof
CN204441273U (zh) 半导体器件以及半导体封装体
CN221041126U (zh) 一种贴装合封结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6