JP2013084974A - ダイ積層システムおよび方法 - Google Patents

ダイ積層システムおよび方法 Download PDF

Info

Publication number
JP2013084974A
JP2013084974A JP2012269655A JP2012269655A JP2013084974A JP 2013084974 A JP2013084974 A JP 2013084974A JP 2012269655 A JP2012269655 A JP 2012269655A JP 2012269655 A JP2012269655 A JP 2012269655A JP 2013084974 A JP2013084974 A JP 2013084974A
Authority
JP
Japan
Prior art keywords
die
conductive
region
coupled
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012269655A
Other languages
English (en)
Inventor
sanchez Henry
ヘンリー・サンチェズ
Sharma Raksminarayan
ラクスミナラヤン・シャーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013084974A publication Critical patent/JP2013084974A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Telephone Set Structure (AREA)

Abstract

【課題】ダイ積層システムを持つ大きい電気的伝導性表面領域を有する半導体デバイスを提供する。
【解決手段】システム１００は、代表的ワイアボンド１２０等のワイアボンド群を介して、第一のダイ１０２に結合される半導体デバイスパッケージ基板１０１を含んでいる。この第一のダイは、パッシベーション領域１０４と、ボンドパッド領域１０６のような伝導性ボンドバッド領域と、第一の積層ダイ受容領域１０８と、第二の伝導性積層ダイ受容領域１１０と、を含む表面を有する。この第一の伝導性積層ダイ受容領域は、少なくとも第二のダイ１１２を受容できるサイズとされている。この第二の伝導性積層ダイ受容領域は、少なくとも第三のダイ１１４を受容できるサイズとされている。各伝導性積層ダイ受容領域およびは、ボンドパッド領域のような従来のボンドパッド領域より広い伝導性領域を有する。
【選択図】図１

Description

本発明は、一般的に、ダイ積層に関する。
技術における進歩は、より小型で強力なコンピュータデバイスをもたらした。例えば、最近では、小型、軽量でユーザーが簡単に携行できる携帯無線電話、PDA、ページングデバイス等の無線コンピュータデバイスを含む様々な携帯個人コンピュータデバイスがある。特に、セルラー電話やIP電話のような携帯無線電話により音声やデータパケットを無線ネットワークを介して通信することが出来る。さらに、これらの無線電話の多くには、そこに組み込まれた他のタイプのデバイスが含まれる。例えば、無線電話にはデジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、オーディオファイルプレイヤも含まれる。また無線電話は、例えば、ウェブブラウザ用等のソフトウェアを含み、実行可能な指令を処理することが出来、インターネットへのアクセスに用いることが出来る。かくのごとく、これらの無線電話は重要なコンピューティング能力を含むことが出来る。
典型的には、これらデバイスのコンピューティング能力は、各々に特定化回路を保有するダイを含んだ、複数の半導体デバイスによってもたらされる。二つあるいは、それ以上のダイ、例えば、モデム回路を有するダイと通信回路を有するダイとがパッケージ中の基板上に積層される。一つの典型的ダイ積層方法では、ホストのダイと積層ダイの間に伝導性のスペーサ層が用いられる。この伝導性スペーサ層は積層ダイ底部に電気的に接続されるが、ホストのダイの表面にある保護パッシベーション層により、ホストのダイ上部には電気的には接続されない。積層ダイ、伝導性スペーサ層およびホストのダイと、パッケージ基板上の伝導性パッドとの接続にはワイアボンドが用いられる。しかし、この積層方法は組立処理ステップの増加とパッケージコストにより、複雑かつ高価となってしまう。加えて、典型的スペーサ材料、例えばシリコンスペーサ上の伝導性アルミニウム表面層は、ダイ接着材料やモールド化合物等のパッケージ材料とは十分には固着されない。
特別な実施形態において、半導体デバイスが開示されている。半導体デバイスには、パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、広い伝導性領域とを含む表面を有する第一のダイが含まれている。例えば、この広い伝導性領域は少なくとも１０，０００スクエアミクロンであろう。
他の実施形態において、パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、伝導性積層ダイ受容領域とを含む表面を有する第一のダイが含まれたダイ積層システムが開示されている。伝導性積層ダイ受容領域は、少なくとも第二のダイを受容できるサイズとされている。
他の実施形態において、デバイスには第一のダイが含まれる。第一のダイは、パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、伝導性積層ダイ受容領域とを含む表面を有し、この受容領域は第二のダイに結合される、少なくとも一つの伝導性結合エレメントを受容できるサイズとされている。
他の実施形態において、複数の半導体デバイスを含むパッケージが開示されている。このパッケージは、パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、少なくとも１０，０００スクエアミクロンの第一の広い伝導性領域と、少なくとも１０，０００スクエアミクロンの第二の広い伝導性領域とを含む表面を有する第一のダイが含まれている。パッケージには、少なくとも第一の広い伝導性領域と接する第二のダイも含まれる。このパッケージは、さらに第二の広い伝導性領域の少なくとも一部と接する第三のダイを含む。
他の実施形態において、第二のダイに結合された第一のダイを含むフリップチップ搭載デバイスを含んだシステムが開示されている。このシステムは、第二のダイに結合された第三のダイも含む。この第三のダイは、パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、少なくとも第四のダイを受容できるサイズの伝導性積層ダイ受容領域とを含む表面を有する。
これらの開示された実施形態によりもたらされる一つの特別な利点として、ダイ積層において、スペーサ層を除去することにより、パッケージのサイズと製造コストが削減される。その他の利点は、積層ダイ間の熱伝導率により改良された熱放散によってもたらされる。他の利点は、積層ダイ間の電気的結合がワイアボンディングを必要とせず行えることによりもたらされる。
本開示の他の面、利点、特徴は、以下のセクション：図面の簡単な説明、詳細な説明、特許請求の範囲を含む出願全体のレビュー後、明白となろう。
図１は、ダイ積層システムの第一の例示的実施形態の上面図である。 図２は、図１のダイ積層システムの線２−２に沿った断面図である。 図３は、ダイ積層システムの第二の例示的実施形態の上面図である。 図４は、図３のダイ積層システムの線４−４に沿った断面図である。 図５は、ダイ積層システムの第三の例示的実施形態の上面図である。 図６は、図５のダイ積層システムの線５−５に沿った断面図である。 図７は、積層ダイを含む通信デバイスのブロック図である。
詳細な説明
上面図である図１を参照すると、ダイ積層システムの第一の例示的実施形態が描かれ、一般的に、１００で示されている。このシステム１００は、例えば代表的ワイアボンド１２０等のワイアボンド群を介して、第一のダイ１０２に結合される半導体デバイスパッケージ基板１０１を含んでいる。この第一のダイ１０２は、パッシベーション領域１０４と、代表的ボンドパッド領域１０６のような伝導性ボンドバッド領域と、第一の積層ダイ受容領域１０８と、第二の伝導性積層ダイ受容領域１１０と、を含む表面を有する。
この第一の伝導性積層ダイ受容領域１０８は、少なくとも第二のダイ１１２を受容できるサイズとされている。この第二の伝導性積層ダイ受容領域１１０は、少なくとも第三のダイ１１４を受容できるサイズとされている。特別な実施形態において、各伝導性積層ダイ受容領域１０８および１１０は、ボンドパッド領域１０６のような従来のボンドパッド領域より広く、少なくとも１０，０００スクエアミクロンの伝導性領域を有する。一つの例示的例として、一つあるいはそれ以上の伝導性積層ダイ受容領域１０８および１１０は実質的に四角形状で両幅がほぼ１００ミクロン長であろう。ここに使用した通り、１ミクロン＝１マイクロメータ＝１μｍ＝０．０００００１メータである。
特定の実施形態において、パッシベーション領域１０４は第一のダイ１０２の上表面を保護する役目を果たし、その表面を電気的に不活性化する。例えば、パッシベーション領域１０４は酸化物あるいはＳｉＮ層を含む。ボンドパッド領域１０６のような伝導性ボンドパッドと、伝導性積層ダイ受容領域１０８および１１０には、第一のダイ１０２の表面に結合される伝導性物質が含まれ、パッシベーション領域１０４にある開口を介してアクセス可能となっている。
特定の実施形態において、第一のダイ１０２は、第二のダイ１１２、第三のダイ１１４、あるいはその両方のダイに対するホストのダイとして機能する。第二のダイ１１２は、少なくとも第一の伝導性積層ダイ受容領域１０８の一部分内に配置され、これと接することにより、第一のダイ１０２と電気的に結合される。第二のダイ１１２は、半導体パッケージ基板１０１および第一のダイ１０２にも、それぞれ例えば代表的ワイアボンド１２２および１２４を介して結合されうる。例えば、第二のダイ１１２は、第一の伝導性積層ダイ受容領域１０８に電気的に結合されている下部伝導体を介してシステムのアースに結合されうる。第二のダイ１１２は、また例えば代表的ワイアボンド１２２および１２４を介してシステムの電源やコントロール信号を受けることが出来る。
第三のダイ１１４は第二の伝導性積層ダイ受容領域１１０の少なくとも一部分内に配置され、これと接することにより、第一のダイ１０２と電気的に結合される。第三のダイ１１４は、半導体パッケージ基板１０１および第一のダイ１０２にも、それぞれ例えば代表的ワイアボンド１３２および１３４を介して結合されうる。例えば、第三のダイ１１４は、第二の伝導性積層ダイ受容領域１１０に電気的に結合されている下部伝導体を介してシステムのアースに結合されうる。第三のダイ１１４は、また例えば代表的ワイアボンド１３２および１３４を介してシステムの電源やコントロール信号を受けることが出来る。
特定の実施形態において、各ダイ１０２，１１２および１１４は別々の機能を果たすように適合され、それらの機能の相互動作により用途特定のパッケージがもたらされる。例えば、データ処理半導体パッケージにおいては、第一のダイ１０２には電力管理回路、第二のダイ１１２にはデータ処理回路を含みうる。移動体環境におけるデータ処理の為には、第三のダイ１１４は通信回路あるいはモデム回路を含みうる。他の例として、第一のダイは電力管理回路、第二のダイ１１２はデバイス表示の動作を行う表示回路が含まれうる。
特定の例として、第一のダイ１０２は、電力管理ＩＣ（ＰＭＩＣ）を含みうる。第二および第三のダイ１１２および１１４は、コントローラ、あるいは他のプロセッサ、アナログ、デジタル変換器（Ａ／Ｄ）、表示コントローラ、あるいはそれらのいかなる組み合わせ、を含みうる。他の例として、システム１００は移動体通信を志向し、ＰＭＩＣ、ラジオ周波数（ＲＦ）回路、および通信プロセッサを含みうる。
積層ダイ１１２および１１４を、パッシベーション領域１０４の開口を介して、第一ダイ１０２の伝導性ダイ受容領域１０８および１１０に結合することにより、ダイ間をスペーサ層を用いて積層する技術と比べて、パッケージ高が減少される。パッケージの高さの減少については、第二のダイ１１２に結合された第四のダイ（表示せず）を含む代替的実施形態のような複数積層ダイを有する実施形態において、さらに断言出来る。複数積層ダイを含む実施形態は、図５ないし図６に例示される。
ダイ積層システム１００の線２−２に沿った断面図２００は、図２に描かれている。特定の実施形態において、第二のダイ１１２は、電気的伝導性ダイ取り付け材料２４０を介して、第一の伝導性積層ダイ受容領域１０８において、第一のダイ１０２と固着されうる。第三のダイ１１４も電気的伝導性ダイ取り付け材料２４２を介して、第二の伝導性積層ダイ受容領域１１０に固着されうる。ダイ取り付け材料２４０、２４２は積層ダイ１１２および１１４において発生した熱の放散のために熱伝導性でもありうる。
図３を参照すると、ダイ積層システムの第二の例示的実施形態の上面図が描かれ、一般的に、３００で示されている。このシステム３００は第一のダイ３０２に結合されたパッケージ基板３０１を含む。第二のダイ３０４は複数伝導性結合エレメント３０６を介して第一のダイ３０２に結合される。ダイ積層システム３００の線４−４に沿った断面図４００が図４に描かれている。
第一のダイ３０２上表面は、パッシベーション領域３０８と、少なくとも一つのボンドバッド領域３１０と、第二のダイ３０４の一つあるいはそれ以上の伝導性結合エレメント３０６を受容するサイズの伝導性ダイ受容領域４１０とを含む。特定の実施形態において、パッシベーション領域３０８は第一のダイ３０２の上表面を被覆する。そして開口を形成して、例えば伝導性ボンドパッド領域３１０のごときボンドパッド領域群を露出する。特定の実施形態において、伝導性ダイ受容領域４１０は少なくとも１０，０００スクエアミクロンの広さを有し、一方、伝導性ボンドパッド領域３１０のような各ボンドパッド領域は、１０，０００スクエアミクロンより小さく、例えば、５００スクエアミクロンから４０００スクエアミクロンの広さである。他の実施形態においては、第一のダイ３０２には、各領域が少なくとも１０，０００スクエアミクロンの広さの、複数の伝導性ダイ受容領域群が含まれる。
伝導性結合エレメント３０６は第二のダイ３０４に取り付けられ、伝導性積層ダイ受容領域４０１において第一のダイ３０２と電気的に結合される。伝導性結合エレメント３０６は導電性配線、パッド、半田球、ピン、スタッド、その他の構造を含みうる。それにより、導電性接続あるいはそれらのいかなる組み合わせも実現される。特定の実施形態において、この伝導性結合エレメント３０６はフリップチップバンプである。
特定の実施形態において、第一のダイ３０２は、伝導性ダイ受容領域４０１に複数の電気的接触エレメント４１２を有する。電気的接触エレメント４１２は、第二のダイ３０４が第一のダイ３０２にフリップチップ積層ダイ構造で結合される場合、第二のダイ３０４の伝導性結合エレメント３０６と接触するように位置決めされる。第一のダイ３０２と第二のダイ３０４の間で独立した並行電気経路を可能とするために、電気的接触エレメント４１２は電気的にお互いに分離されうる。例えば、一つないしはそれ以上の電力供給と複数の電気的信号は、各電気的接触エレメント４１２が夫々対応する伝導性結合エレメント３０６の一つと接触する場合、第一のダイ３０２および第二のダイ３０４の間で並行して交信しうる。
特定の実施形態において、第一のダイ３０２および第二のダイ３０４は異なる歩留まり率を有しうる、例えば、第一のダイ３０２と第二のダイ３０４とが異なる製造技術を用いて製造されるような場合、例えば、第一のダイ３０２は相補型メタルオンシリコン（ＣＭＯＳ）デバイス、絶縁物上シリコン（ＳＯＩ）デバイス、バルクの半導体デバイス、シリコンゲルマニウム（ＳｉＧｅ）デバイス、あるいはガリウム砒素（ＧａＡｓ）デバイスでありうる。また、第二のダイ３０４はこの第一のダイ３０２とは異なるタイプのデバイスでありうる。特定の例として、第一のダイ３０２はＣＭＯＳタイプのデバイスであり、第二のダイ３０４は非ＣＭＯＳタイプのデバイス、例えば、ＳＯＩデバイス、ＳｉＧｅデバイス、ＧａＡｓデバイス、あるいは微小電気機械システム（ＭＥＭＳ）デバイスのようなバルクのデバイスで有りうる。特定の実施形態において、パッケージにおけるダイ３０２および３０４の積層の順番は、ダイ３０２と３０４の歩留まり率に依存して決定される。例えば、全体のパッケージ歩留まり、コスト、製造時間、あるいはそれらの組み合わせを改善するために、高歩留まり率のダイは、低歩留まり率のダイの下側に積層される。
図５を参照すると、ダイ積層システムの第三の例示的実施形態が描かれ、一般的に、５００で示されている。フリップチップ搭載デバイス５０３は、第二のダイ５０４に結合された第一のダイ５０８を含む。このシステム５００はまた、第二のダイ５０４に結合され、基板５０１に搭載されている第三のダイ５０２を含む。第四のダイ５１０は第三のダイ５０２に結合されている。このシステム５００の線６−６に沿った断面図６００が図６である。
第三のダイ５０２は、フリップチップ搭載デバイス５０３および第四のダイ５１０に対するホストのダイとして働く。第三のダイ５０２の上表面はパッシベーション領域５１４を有し、ダイ表面での望ましくない作用を軽減する。パッシベーション領域５１４は開口を有し、少なくとも一つの伝導性ボンドパッド領域５１６および伝導性積層ダイ受容領域５１２へのアクセスがもたらされる。この伝導性積層ダイ受容領域５１２は少なくとも第四のダイ５１０を受容できるサイズとされる。特定の実施形態において伝導性積層ダイ受容領域５１２は複数のダイを受容できるサイズとされる。例えば、伝導性積層ダイ受容領域５１２は、電源あるいはシステム接地に結合された、大きな電気的かつ熱的伝導性表面を含み、複数のダイの設置に十分な大きさでありうる。
第二のダイ５０４は、パッシベーション層５１４の開口を介して第二のダイ５０４にアクセスできる第二の伝導性積層ダイ受容領域６２４において、フリップチップバンプのような複数伝導性エレメント５０６を介して第三のダイ５０２に結合されている。この第二の伝導性積層ダイ受容領域６２４は、伝導性結合エレメント５０６に結合するように配置された複数のコンタクト６２６を含む。特定の実施形態において、第二のダイ５０４の下表面は、少なくとも第二の伝導性積層ダイ受容領域６２４の一部とスペーサ層を用いることなく直接接触している。第二のダイ５０４はワイアボンドを介しては第三のダイ５０２と結合していない。代替的実施形態において、複数の伝導性結合エレメント５０６に加えて、一つあるいはそれ以上のワイアボンドを介して、第二のダイ５０４はホストのダイと結合されうる。
第一のダイ５０８は、ダイ取り付け材料６２２を介して、第二のダイ５０４に結合されている。特定の実施形態において、ダイ取り付け材料６２２は熱伝導性の接着材料である。例えば、それぞれワイアボンド５２０および５２２であるワイアボンドは、第一のダイ５０８を第三のダイ５０２のボンドパッドおよび基板５０１のボンドパッドに結合する。加えて、第一のダイ５０８は第二のダイ５０４にダイ取り付け材料６２２を介して電気的に結合されうる。例えば、ダイ取り付け材料６２２は、第二のダイ５０４の上表面にある伝導性領域と、第一のダイ５０８の下表面にある伝導性領域との電気的接触をもたらしうる。ダイ取り付け材料の例には、ポリマー接着剤およびダイ取り付け合金が含まれる。
第四のダイ５１０は、伝導性ダイ取り付け材料６２０を介して、電気的および機械的に伝導性積層ダイ受容領域５１２と結合されている。第四のダイ５１０は、また伝導性パッド領域５１６のような、第三のダイ５０２のワイアボンドパッドに、代表的ワイアボンド５３０のようなワイアボンドを介して結合されている。加えて、第四のダイ５１０は、また基板５０１のワイアボンドパッドに、代表的ワイアボンド５３２のようなワイアボンドを介して結合されている。
図７を参照すると、積層ダイを含む通信デバイスのブロック図が描かれ、一般的に、７００で示されている。通信デバイス７００はチップセット７２０を含み、例えば電力管理ＩＣ（ＰＭＩＣ）７２２を含むダイのような、第一のダイを含んでいる。このチップセット７２０はまた、第一のダイに積層されたデジタル信号プロセッサ（ＤＳＰ）を含むダイのような第二のダイを少なくとも含んでいる。特定の実施形態において、図１ないし図６に関連して記載されているように、このＤＳＰ７１０はＰＭＩＣ７２２の伝導性ダイ受容領域に結合されている。
表示装置コントローラ７２６は、デジタル信号プロセッサ７１０および表示装置７２８に結合することが出来る。加えて、メモリ７３２は、デジタル信号プロセッサ７１０に結合されている。また符号器／復号器（ＣＯＤＥＣ）７３４も、デジタル信号プロセッサ７１０に結合されている。スピーカー７３６およびマイクロホン７３８はＣＯＤＥＣ７３４に結合することが出来る。さらに、無線コントローラ７４０は、デジタル信号プロセッサおよび無線アンテナ７４２に結合することが出来る。モデム７６０もまたＤＳＰ７１０に結合することが出来る。
特定の実施形態において、このＤＳＰ７１０、表示装置コントローラ７２６、メモリ７３２、ＣＯＤＥＣ７３４、無線コントローラ７４０、モデム７６０、あるいはそれらのいかなる組み合わせも、積層ダイあるいは図１ないし図６に関連して記載されたようなＰＭＩＣに結合されたフリップチップを含みうる。加えて、通信デバイス７００は、一つあるいはそれ以上の複数ダイの積層を含みうる。例えば、ＤＳＰ７１０はＰＭＩＣ７２２の上に積層しうるし、モデム７６０はＤＳＰ７１０の上に積層しうる。
特定の実施形態において、電源７４４および入力デバイス７３０はＰＭＩＣに結合されている。さらに、図７に例示される特定の実施形態において、表示装置７２８、入力デバイス７３０、スピーカー７３６、マイクロホン７３８、無線アンテナ７４２および電源７４４は、チップセット７２０の一つの部品に結合されている。
ここに開示された実施形態と関連して記載された、様々な例示的ロジック図、構成、モジュール、回路およびアルゴリズム工程は、電子的ハードウェア、コンピュータソフトウェア、あるいは両方の組み合わせとして実行されうる、ということを、当業者はさらに理解するであろう。ハードウェアとソフトウェアの互換性を明確に例示するために、上記の様々な例示的部品、ブロック、構成、モジュール、回路、および工程が、一般的にそれらの機能によって記載されている。それらの機能がハードウェアで実行されるか、ソフトウェアで実行されるかは、全体のシステムに課せられた特定の用途および設計制約に依存する。熟練者は、記載された機能を各特定の用途に対し、方法を変えて実行することが出来うる。しかし、そのような実行決定は本開示の範囲から逸脱するようになると解釈してはならない。
ここに開示された実施形態との関係で記載された方法の工程あるいはアルゴリズムは、直接的にハードウェア、プロセッサにより実行されるソフトウェアモジュール、あるいは両者の組み合わせによって実現されうる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＰＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、着脱可ディスク、ＣＤ−ＲＯＭ、あるいは当分野において知られている他の形の記憶媒体の中に存在しうる。例示的記憶媒体はプロセッサに結合され、プロセッサは記憶媒体からの情報読み出しや、情報媒体への情報書き込みが出来る。代わりに、記憶媒体はプロセッサに集積化することも出来る。プロセッサおよび記憶媒体はＡＳＩＣの中に存在しうる。ＡＳＩＣは、コンピュータデバイスあるいはユーザー端末に存在しうる。代替的に、プロセッサおよび記憶媒体は、コンピュータデバイスあるいはユーザー端末の中で、個別の部品で存在しうる。実施形態にて開示されたこれまでの記述は、本技術分野の当業者が開示された実施形態を作りあるいは使用することが出来るように提供されている。これらの実施形態に対する様々な修正は、それらの当業者にとっては容易に明白であろう。また、ここで規定されている一般的原原理は本開示の精神あるいは範囲から逸脱することなく、他の実施形態に適用しうる。従って、本開示は、ここに示された実施形態に限定されることを意図せず、以下の特許請求の範囲によって規定される原理および新規な特徴と矛盾しない最も広い範囲に一致させるべきである。
ここに開示された実施形態との関係で記載された方法の工程あるいはアルゴリズムは、直接的にハードウェア、プロセッサにより実行されるソフトウェアモジュール、あるいは両者の組み合わせによって実現されうる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＰＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、着脱可ディスク、ＣＤ−ＲＯＭ、あるいは当分野において知られている他の形の記憶媒体の中に存在しうる。例示的記憶媒体はプロセッサに結合され、プロセッサは記憶媒体からの情報読み出しや、情報媒体への情報書き込みが出来る。代わりに、記憶媒体はプロセッサに集積化することも出来る。プロセッサおよび記憶媒体はＡＳＩＣの中に存在しうる。ＡＳＩＣは、コンピュータデバイスあるいはユーザー端末に存在しうる。代替的に、プロセッサおよび記憶媒体は、コンピュータデバイスあるいはユーザー端末の中で、個別の部品で存在しうる。実施形態にて開示されたこれまでの記述は、本技術分野の当業者が開示された実施形態を作りあるいは使用することが出来るように提供されている。これらの実施形態に対する様々な修正は、それらの当業者にとっては容易に明白であろう。また、ここで規定されている一般的原原理は本開示の精神あるいは範囲から逸脱することなく、他の実施形態に適用しうる。従って、本開示は、ここに示された実施形態に限定されることを意図せず、以下の特許請求の範囲によって規定される原理および新規な特徴と矛盾しない最も広い範囲に一致させるべきである。
以下に、本願の当初の特許請求の範囲に記載された発明を付記する。
［１］
パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、少なくとも第二のダイを受容するサイズの広い伝導性領域とを含む表面を有する第一のダイを具備する半導体デバイス。
［２］
前記広い伝導性領域は、少なくとも１０，０００スクエアミクロンである［１］記載のデバイス。
［３］
さらに、少なくとも１０，０００スクエアミクロンの、第二の広い伝導性領域を具備する［１］記載のデバイス。
［４］
さらに、前記広い伝導性領域の少なくとも一部分と接触する第二のダイと、前記第二の広い伝導性領域の少なくとも一部分と接触する第三のダイとを具備する［３］記載のデバイス。
［５］
パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、少なくとも第二のダイを受容するサイズの伝導性積層ダイ受容領域とを含む表面を有する第一のダイを具備するシステム。
［６］
さらに、前記伝導性積層ダイ受容領域内に配置された第二のダイを具備する［５］記載のシステム。
［７］
さらに、前記第二のダイが電気的に前記第一のダイに結合されている［６］記載のシステム。
［８］
前記第二のダイが、前記伝導性積層ダイ受容領域を介して電気的に前記第一のダイに結合されている複数の導電性エレメントを含む、［５］記載のシステム。
［９］
前記複数の導電性エレメントが、パッド、半田球、ピン、あるいはそれらのいかなる組み合わせを含む、［８］記載のシステム。
［１０］
パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、第二のダイに結合される少なくとも一つの伝導性結合エレメントを受容するサイズの伝導性ダイ受容領域とを含む表面を有する第一のダイを具備するデバイス。
［１１］
前記少なくとも一つの伝導性結合エレメントが、導電性リード、導電性パッド、あるいは導電性半田球を含む、［１０］記載のデバイス。
［１２］
前記伝導性ダイ受容領域が、前記第二のダイに結合される複数の伝導性結合エレメントを受容するように適合されており、前記複数の伝導性結合エレメントはフリップチップバンプを含む［１０］記載のデバイス。
［１３］
さらに、各領域が少なくとも１０，０００スクエアミクロンの面積を有する、複数の伝導性ダイ受容領域を具備する［１０］記載のデバイス。
［１４］
前記少なくとも一つの伝導性ボンドパッド領域が１０，０００スクエアミクロンより小さい［１０］記載のデバイス。
［１５］
さらに前記第二のダイに結合された第三のダイを具備し、前記第二のダイが、前記少なくとも一つの伝導性結合エレメントを介して前記第一のダイに結合されている、［１０］記載のデバイス。
［１６］
前記第一のダイが、ＣＭＯＳデバイス、絶縁物上シリコン（ＳＯＩ）デバイス、バルク半導体デバイス、シリコンゲルマニウムデバイス、およびガリウム砒素デバイスの内の一つであり、前記第二のダイは前記第一のダイとは異なるタイプのデバイスである、［１０］記載のデバイス。
［１７］
前記第一のダイがＣＭＯＳであり、前記第二のダイが非ＣＭＯＳタイプのデバイスである、［１６］記載のデバイス。
［１８］
前記第一のダイが第一の歩留まり率を有し、前記第二のダイが第二の歩留まり率を有する、［１０］記載のデバイス。
［１９］
複数の半導体デバイスを含むパッケージであり、
パッシベーション領域、少なくとも一つの伝導性ボンドパッド領域、少なくとも１０，０００スクエアミクロンの第一の広い伝導性領域、および、少なくとも１０，０００スクエアミクロンの第二の広い伝導性領域を含む表面を有する第一のダイと、
前記第一の広い伝導性領域の少なくとも一部分と接触する第二のダイと、
前記第二の広い伝導性領域の少なくとも一部分と接触する第三のダイと
を具備するパッケージ。
［２０］
前記第一のダイが電力管理回路を含み、前記第二のダイがデータ処理回路を含む、［１９］記載のパッケージ。
［２１］
前記第三のダイが通信回路を含む、［１９］記載のパッケージ。
［２２］
さらに、前記第二のダイに結合された第四のダイを具備する［１９］記載のパッケージ。
［２３］
前記第一のダイが電力管理回路を含み、前記第二のダイが表示回路を含む、［１９］記載のパッケージ。
［２４］
第二のダイに結合された第一のダイを含むフリップチップ搭載デバイスと、
前記第二のダイに結合され、パッシベーション領域、少なくとも一つの伝導性ボンドパッド領域、および少なくとも第四のダイを受容するサイズの伝導性積層ダイ受容領域を含む表面を有する第三のダイと
を具備するシステム。
［２５］
前記第二のダイが、スペーサ層を用いることなく、前記伝導性積層ダイ受容領域の少なくとも一部分に直接接触する表面を有する、［２４］記載のデバイス。

Claims (25)

  1. パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、少なくとも第二のダイを受容するサイズの広い伝導性領域とを含む表面を有する第一のダイを具備する半導体デバイス。
  2. 前記広い伝導性領域は、少なくとも１０，０００スクエアミクロンである請求項１記載のデバイス。
  3. さらに、少なくとも１０，０００スクエアミクロンの、第二の広い伝導性領域を具備する請求項１記載のデバイス。
  4. さらに、前記広い伝導性領域の少なくとも一部分と接触する第二のダイと、前記第二の広い伝導性領域の少なくとも一部分と接触する第三のダイとを具備する請求項３記載のデバイス。
  5. パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、少なくとも第二のダイを受容するサイズの伝導性積層ダイ受容領域とを含む表面を有する第一のダイを具備するシステム。
  6. さらに、前記伝導性積層ダイ受容領域内に配置された第二のダイを具備する請求項５記載のシステム。
  7. さらに、前記第二のダイが電気的に前記第一のダイに結合されている請求項６記載のシステム。
  8. 前記第二のダイが、前記伝導性積層ダイ受容領域を介して電気的に前記第一のダイに結合されている複数の導電性エレメントを含む、請求項５記載のシステム。
  9. 前記複数の導電性エレメントが、パッド、半田球、ピン、あるいはそれらのいかなる組み合わせを含む、請求項８記載のシステム。
  10. パッシベーション領域と、少なくとも一つの伝導性ボンドパッド領域と、第二のダイに結合される少なくとも一つの伝導性結合エレメントを受容するサイズの伝導性ダイ受容領域とを含む表面を有する第一のダイを具備するデバイス。
  11. 前記少なくとも一つの伝導性結合エレメントが、導電性リード、導電性パッド、あるいは導電性半田球を含む、請求項１０記載のデバイス。
  12. 前記伝導性ダイ受容領域が、前記第二のダイに結合される複数の伝導性結合エレメントを受容するように適合されており、前記複数の伝導性結合エレメントはフリップチップバンプを含む請求項１０記載のデバイス。
  13. さらに、各領域が少なくとも１０，０００スクエアミクロンの面積を有する、複数の伝導性ダイ受容領域を具備する請求項１０記載のデバイス。
  14. 前記少なくとも一つの伝導性ボンドパッド領域が１０，０００スクエアミクロンより小さい請求項１０記載のデバイス。
  15. さらに前記第二のダイに結合された第三のダイを具備し、前記第二のダイが、前記少なくとも一つの伝導性結合エレメントを介して前記第一のダイに結合されている、請求項１０記載のデバイス。
  16. 前記第一のダイが、ＣＭＯＳデバイス、絶縁物上シリコン（ＳＯＩ）デバイス、バルク半導体デバイス、シリコンゲルマニウムデバイス、およびガリウム砒素デバイスの内の一つであり、前記第二のダイは前記第一のダイとは異なるタイプのデバイスである、請求項１０記載のデバイス。
  17. 前記第一のダイがＣＭＯＳであり、前記第二のダイが非ＣＭＯＳタイプのデバイスである、請求項１６記載のデバイス。
  18. 前記第一のダイが第一の歩留まり率を有し、前記第二のダイが第二の歩留まり率を有する、請求項１０記載のデバイス。
  19. 複数の半導体デバイスを含むパッケージであり、
    パッシベーション領域、少なくとも一つの伝導性ボンドパッド領域、少なくとも１０，０００スクエアミクロンの第一の広い伝導性領域、および、少なくとも１０，０００スクエアミクロンの第二の広い伝導性領域を含む表面を有する第一のダイと、
    前記第一の広い伝導性領域の少なくとも一部分と接触する第二のダイと、
    前記第二の広い伝導性領域の少なくとも一部分と接触する第三のダイと
    を具備するパッケージ。
  20. 前記第一のダイが電力管理回路を含み、前記第二のダイがデータ処理回路を含む、請求項１９記載のパッケージ。
  21. 前記第三のダイが通信回路を含む、請求項１９記載のパッケージ。
  22. さらに、前記第二のダイに結合された第四のダイを具備する請求項１９記載のパッケージ。
  23. 前記第一のダイが電力管理回路を含み、前記第二のダイが表示回路を含む、請求項１９記載のパッケージ。
  24. 第二のダイに結合された第一のダイを含むフリップチップ搭載デバイスと、
    前記第二のダイに結合され、パッシベーション領域、少なくとも一つの伝導性ボンドパッド領域、および少なくとも第四のダイを受容するサイズの伝導性積層ダイ受容領域を含む表面を有する第三のダイと
    を具備するシステム。
  25. 前記第二のダイが、スペーサ層を用いることなく、前記伝導性積層ダイ受容領域の少なくとも一部分に直接接触する表面を有する、請求項２４記載のデバイス。
JP2012269655A 2007-05-16 2012-12-10 ダイ積層システムおよび方法 Withdrawn JP2013084974A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US93836507P 2007-05-16 2007-05-16
US60/938,365 2007-05-16
US11/964,188 2007-12-26
US11/964,188 US7872356B2 (en) 2007-05-16 2007-12-26 Die stacking system and method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010508620A Division JP5823123B2 (ja) 2007-05-16 2008-05-16 ダイ積層システムおよび方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015055075A Division JP2015159293A (ja) 2007-05-16 2015-03-18 ダイ積層システムおよび方法

Publications (1)

Publication Number Publication Date
JP2013084974A true JP2013084974A (ja) 2013-05-09

Family

ID=40026681

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010508620A Active JP5823123B2 (ja) 2007-05-16 2008-05-16 ダイ積層システムおよび方法
JP2012269655A Withdrawn JP2013084974A (ja) 2007-05-16 2012-12-10 ダイ積層システムおよび方法
JP2015055075A Ceased JP2015159293A (ja) 2007-05-16 2015-03-18 ダイ積層システムおよび方法
JP2016230231A Pending JP2017079332A (ja) 2007-05-16 2016-11-28 ダイ積層システムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010508620A Active JP5823123B2 (ja) 2007-05-16 2008-05-16 ダイ積層システムおよび方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015055075A Ceased JP2015159293A (ja) 2007-05-16 2015-03-18 ダイ積層システムおよび方法
JP2016230231A Pending JP2017079332A (ja) 2007-05-16 2016-11-28 ダイ積層システムおよび方法

Country Status (7)

Country Link
US (2) US7872356B2 (ja)
EP (1) EP2272075B1 (ja)
JP (4) JP5823123B2 (ja)
KR (1) KR101101499B1 (ja)
CN (2) CN102017138B (ja)
TW (1) TW200913176A (ja)
WO (1) WO2008144573A2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872356B2 (en) * 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
CN102157512B (zh) 2009-11-30 2015-07-22 精材科技股份有限公司 芯片封装体及其形成方法
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
TW202315050A (zh) * 2010-02-16 2023-04-01 凡 歐貝克 製造３ｄ半導體晶圓的方法
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
CN102315196B (zh) * 2010-07-08 2014-08-06 南茂科技股份有限公司 多晶粒堆栈封装结构
US9215519B2 (en) 2010-07-30 2015-12-15 Invensense, Inc. Reduced footprint microphone system with spacer member having through-hole
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
ITTO20120623A1 (it) * 2012-07-13 2014-01-14 St Microelectronics Srl Assemblaggio impilato di un dispositivo integrato mems avente un ridotto spessore
US8841738B2 (en) 2012-10-01 2014-09-23 Invensense, Inc. MEMS microphone system for harsh environments
US20140210019A1 (en) * 2013-01-30 2014-07-31 Invensense, Inc. Low-cost package for integrated mems sensors
US10342118B2 (en) * 2013-03-26 2019-07-02 Longitude Licensing Limited Semiconductor device
KR102286012B1 (ko) * 2015-02-17 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템
KR101728628B1 (ko) * 2016-01-28 2017-04-19 숭실대학교산학협력단 차동 증폭기를 위한 고주파 변압기
US10665579B2 (en) * 2016-02-16 2020-05-26 Xilinx, Inc. Chip package assembly with power management integrated circuit and integrated circuit die
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10090282B1 (en) * 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
TWI750467B (zh) 2018-05-15 2021-12-21 南韓商三星電子股份有限公司 半導體封裝
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
TWI711131B (zh) * 2019-12-31 2020-11-21 力成科技股份有限公司 晶片封裝結構
US20230223312A1 (en) * 2022-01-11 2023-07-13 Infineon Technologies Ag Semiconductor package having a thermally and electrically conductive spacer

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343609A (ja) * 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
US6031279A (en) * 1996-09-02 2000-02-29 Siemens Aktiengesellschaft Power semiconductor component
JP2003017653A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 電源回路装置
JP2004031607A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004031563A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004214645A (ja) * 2002-12-17 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005084935A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp メモリカード
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
WO2006039254A2 (en) * 2004-09-29 2006-04-13 Actel Corporation Face to face bonded i/o circuit die and functional logic circuit die system
JP2007019215A (ja) * 2005-07-07 2007-01-25 Sanken Electric Co Ltd 半導体装置及びその製法
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法
JP2010535404A (ja) * 2007-05-16 2010-11-18 クゥアルコム・インコーポレイテッド ダイ積層システムおよび方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075252A (en) * 1990-05-14 1991-12-24 Richard Schendelman Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction
JP3602888B2 (ja) * 1995-06-14 2004-12-15 松下電器産業株式会社 半導体装置
EP0890989A4 (en) * 1997-01-24 2006-11-02 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP3520976B2 (ja) * 2000-01-18 2004-04-19 カシオマイクロニクス株式会社 半導体装置の接合構造
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
JP2003133509A (ja) * 2001-10-24 2003-05-09 Seiko Epson Corp 半導体パッケージ及びその製造方法
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US7034388B2 (en) 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
JP3681690B2 (ja) * 2002-02-01 2005-08-10 松下電器産業株式会社 半導体装置
JP4408042B2 (ja) * 2002-12-27 2010-02-03 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4248338B2 (ja) * 2003-08-05 2009-04-02 パナソニック株式会社 半導体装置
TW200522293A (en) 2003-10-01 2005-07-01 Koninkl Philips Electronics Nv Electrical shielding in stacked dies by using conductive die attach adhesive
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
TWM266543U (en) 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
US7872365B2 (en) * 2004-11-09 2011-01-18 Rourke Gerald S Wave powered electrical generator
JP2006147781A (ja) * 2004-11-18 2006-06-08 Kumamoto Univ 半導体チップ並びに半導体装置およびその製造方法
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
US20100164079A1 (en) * 2005-06-29 2010-07-01 Koninklijke Philips Electronics, N.V. Method of manufacturing an assembly and assembly
JP4093259B2 (ja) * 2005-09-15 2008-06-04 沖電気工業株式会社 半導体装置
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343609A (ja) * 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
US6031279A (en) * 1996-09-02 2000-02-29 Siemens Aktiengesellschaft Power semiconductor component
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2003017653A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 電源回路装置
JP2004031607A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004031563A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004214645A (ja) * 2002-12-17 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005084935A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp メモリカード
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
WO2006039254A2 (en) * 2004-09-29 2006-04-13 Actel Corporation Face to face bonded i/o circuit die and functional logic circuit die system
JP2008515202A (ja) * 2004-09-29 2008-05-08 アクテル・コーポレイシヨン 対面ボンディングされるｉ／ｏ回路ダイ及び機能論理回路システム
JP2007019215A (ja) * 2005-07-07 2007-01-25 Sanken Electric Co Ltd 半導体装置及びその製法
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法
JP2010535404A (ja) * 2007-05-16 2010-11-18 クゥアルコム・インコーポレイテッド ダイ積層システムおよび方法

Also Published As

Publication number Publication date
TW200913176A (en) 2009-03-16
JP2010535404A (ja) 2010-11-18
US20080283993A1 (en) 2008-11-20
WO2008144573A2 (en) 2008-11-27
JP5823123B2 (ja) 2015-11-25
EP2272075A2 (en) 2011-01-12
CN103296015B (zh) 2017-04-26
WO2008144573A3 (en) 2011-04-28
CN102017138A (zh) 2011-04-13
JP2015159293A (ja) 2015-09-03
CN103296015A (zh) 2013-09-11
US9159694B2 (en) 2015-10-13
JP2017079332A (ja) 2017-04-27
CN102017138B (zh) 2013-07-31
KR101101499B1 (ko) 2012-01-03
US7872356B2 (en) 2011-01-18
US20110079905A1 (en) 2011-04-07
KR20100020966A (ko) 2010-02-23
EP2272075B1 (en) 2021-03-10

Similar Documents

Publication Publication Date Title
JP5823123B2 (ja) ダイ積層システムおよび方法
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
US6924551B2 (en) Through silicon via, folded flex microelectronic package
US7675157B2 (en) Thermal enhanced package
US8039316B2 (en) Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
TWI493632B (zh) 具有無彎曲晶片之積體電路封裝件系統
US20060216868A1 (en) Package structure and fabrication thereof
TW201232751A (en) Substrate with embedded stacked through-silicon via die
US20110180933A1 (en) Semiconductor module and semiconductor module manufacturing method
KR20100049283A (ko) 반도체 패키지 및 그 제조 방법
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US8004073B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
KR101959395B1 (ko) 반도체 장치 및 그 제조 방법
JP5431567B2 (ja) 半導体装置
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
US9543277B1 (en) Wafer level packages with mechanically decoupled fan-in and fan-out areas
JP2013093637A (ja) 半導体装置及びその製造方法
US9236337B2 (en) Semiconductor package including a substrate having a vent hole
JP2006093304A (ja) 半導体装置の製造方法及び半導体モジュール
KR20040006948A (ko) Ｌｏｃ 형 패키지를 갖는 반도체 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150326

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150417

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160509