JP2001135783A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001135783A JP2001135783A JP31408399A JP31408399A JP2001135783A JP 2001135783 A JP2001135783 A JP 2001135783A JP 31408399 A JP31408399 A JP 31408399A JP 31408399 A JP31408399 A JP 31408399A JP 2001135783 A JP2001135783 A JP 2001135783A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat
- semiconductor chip
- metal film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】放熱対策のされたチップ・オン・チップ構造の
半導体装置を提供する。 【解決手段】親チップ１と子チップ２とが活性表面を対
向させて接合されて、チップ・オン・チップ構造が形成
されている。子チップ２の熱源付近の表面に金属膜１２
が形成されている。この金属膜１２は、親チップ１の表
面に形成された金属膜１１に接触または接合されてい
る。この金属膜１１は、ボンディングワイヤＷにより、
ヒートシンクの接続部２０に接続されている。 【効果】子チップ２は、金属膜１１，１２を介して放熱
できるから、半導体装置全体の動作特性を良好に保持で
きる。
半導体装置を提供する。 【解決手段】親チップ１と子チップ２とが活性表面を対
向させて接合されて、チップ・オン・チップ構造が形成
されている。子チップ２の熱源付近の表面に金属膜１２
が形成されている。この金属膜１２は、親チップ１の表
面に形成された金属膜１１に接触または接合されてい
る。この金属膜１１は、ボンディングワイヤＷにより、
ヒートシンクの接続部２０に接続されている。 【効果】子チップ２は、金属膜１１，１２を介して放熱
できるから、半導体装置全体の動作特性を良好に保持で
きる。
Description
【０００１】
【発明の属する技術分野】この発明は、いわゆるチップ
・オン・チップ構造の半導体装置に関する。
・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】第１の半導体チップ（親チップ）上に、
第２の半導体チップ（子チップ）をたとえばフェースダ
ウンで接合することにより、チップ・オン・チップ構造
の半導体装置を構成することが提案されている。この場
合、第１および第２の半導体チップ相互間の電気接続
は、各チップの表面に設けられたバンプ同士を接合する
ことにより達成される。また、樹脂等のパッケージにチ
ップ・オン・チップ構造を収容した後の外部接続は、リ
ードフレームの端子部と上記第１の半導体チップの外部
接続用パッドとの間をワイヤボンディングなどで接続す
ることにより達成される。第１の半導体チップは、リー
ドフレームのアイランド部にダイボンディングされる。
第２の半導体チップ（子チップ）をたとえばフェースダ
ウンで接合することにより、チップ・オン・チップ構造
の半導体装置を構成することが提案されている。この場
合、第１および第２の半導体チップ相互間の電気接続
は、各チップの表面に設けられたバンプ同士を接合する
ことにより達成される。また、樹脂等のパッケージにチ
ップ・オン・チップ構造を収容した後の外部接続は、リ
ードフレームの端子部と上記第１の半導体チップの外部
接続用パッドとの間をワイヤボンディングなどで接続す
ることにより達成される。第１の半導体チップは、リー
ドフレームのアイランド部にダイボンディングされる。
【０００３】
【発明が解決しようとする課題】上述のような構成で
は、第２の半導体チップが、バイポーラトランジスタを
内蔵したドライバ回路の場合や、フラッシュメモリ回路
の場合のように、電力消費量が大きく、その発熱量の大
きいものである場合には、リードフレームを介する放熱
が不十分になる。そのため、第２の半導体チップの動作
特性が劣化したり、第２の半導体チップからの熱が第１
の半導体チップに悪影響を及ぼしたりするおそれがあ
り、半導体装置全体として良好な動作特性を実現できな
い場合がある。
は、第２の半導体チップが、バイポーラトランジスタを
内蔵したドライバ回路の場合や、フラッシュメモリ回路
の場合のように、電力消費量が大きく、その発熱量の大
きいものである場合には、リードフレームを介する放熱
が不十分になる。そのため、第２の半導体チップの動作
特性が劣化したり、第２の半導体チップからの熱が第１
の半導体チップに悪影響を及ぼしたりするおそれがあ
り、半導体装置全体として良好な動作特性を実現できな
い場合がある。
【０００４】そこで、この発明の目的は、上述の技術的
課題を解決し、放熱対策のされたチップ・オン・チップ
構造の半導体装置を提供することである。
課題を解決し、放熱対策のされたチップ・オン・チップ
構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、第１の半
導体チップと、この第１の半導体チップに重ね合わせて
接合された第２の半導体チップと、上記第１の半導体チ
ップと上記第２の半導体チップとの間に設けられ、上記
第２の半導体チップが発生する熱の放熱経路を形成する
熱伝導体と、この熱伝導体を放熱部に熱的に接続する接
続部材とを含むことを特徴とする半導体装置である。
目的を達成するための請求項１記載の発明は、第１の半
導体チップと、この第１の半導体チップに重ね合わせて
接合された第２の半導体チップと、上記第１の半導体チ
ップと上記第２の半導体チップとの間に設けられ、上記
第２の半導体チップが発生する熱の放熱経路を形成する
熱伝導体と、この熱伝導体を放熱部に熱的に接続する接
続部材とを含むことを特徴とする半導体装置である。
【０００６】この構成により、第２の半導体チップから
発生した熱は、第１および第２の半導体チップ間に設け
られた熱伝導体および接続部材を伝導して、放熱部へと
導かれる。このようにして、放熱対策のされたチップ・
オン・チップ構造の半導体装置が実現され、第２の半導
体チップの発熱量が大きい場合でも、装置全体として良
好な動作特性を実現できる。すなわち、第２の半導体チ
ップの放熱を良好に行うことができるから、その動作特
性を良好に保持できるうえ、第１の半導体チップに第２
の半導体チップから発生した熱が悪影響を与えるおそれ
がない。
発生した熱は、第１および第２の半導体チップ間に設け
られた熱伝導体および接続部材を伝導して、放熱部へと
導かれる。このようにして、放熱対策のされたチップ・
オン・チップ構造の半導体装置が実現され、第２の半導
体チップの発熱量が大きい場合でも、装置全体として良
好な動作特性を実現できる。すなわち、第２の半導体チ
ップの放熱を良好に行うことができるから、その動作特
性を良好に保持できるうえ、第１の半導体チップに第２
の半導体チップから発生した熱が悪影響を与えるおそれ
がない。
【０００７】なお、上記放熱部は、ヒートシンクであっ
てもよい。この場合に、前記接続部材は、ヒートシンク
と熱伝導体との間を接続するボンディングワイヤであっ
てもよい。前記熱伝導体は、熱伝導率の高い金属（たと
えば、金）で形成されることが好ましい。また、前記熱
伝導体は、第１の半導体チップおよび第２の半導体チッ
プの少なくともいずれか一方の表面保護膜上に形成され
た金属膜からなっていてもよい。第１の半導体チップと
第２の半導体チップの両方に金属膜が形成される場合
は、これらを接触または接合させるとともに、第１の半
導体チップに形成された金属膜と放熱部とをボンディン
グワイヤなどの接続部材で熱的に接続すればよい。
てもよい。この場合に、前記接続部材は、ヒートシンク
と熱伝導体との間を接続するボンディングワイヤであっ
てもよい。前記熱伝導体は、熱伝導率の高い金属（たと
えば、金）で形成されることが好ましい。また、前記熱
伝導体は、第１の半導体チップおよび第２の半導体チッ
プの少なくともいずれか一方の表面保護膜上に形成され
た金属膜からなっていてもよい。第１の半導体チップと
第２の半導体チップの両方に金属膜が形成される場合
は、これらを接触または接合させるとともに、第１の半
導体チップに形成された金属膜と放熱部とをボンディン
グワイヤなどの接続部材で熱的に接続すればよい。
【０００８】また、第１の半導体チップおよび／または
第２の半導体チップの表面の金属膜により上記熱伝導体
を構成する場合には、第１および／または第２の半導体
チップの表面に形成されるバンプと同じ材料（たとえ
ば、金）で当該金属膜を形成することが好ましい。この
ようにすれば、バンプの形成工程において、同時に熱伝
導体としての金属膜を表面保護膜上に形成することがで
きる。また、第１の半導体チップが第２の半導体チップ
よりも大きく形成されていて、金属膜が第２の半導体チ
ップの熱源付近から第１の半導体チップにおいて第２の
半導体チップにより覆われていない領域まで引き出され
ていることが好ましい。この場合、当該引き出し部分と
放熱部とをボンディングワイヤなどで熱的に接続すれば
よい。
第２の半導体チップの表面の金属膜により上記熱伝導体
を構成する場合には、第１および／または第２の半導体
チップの表面に形成されるバンプと同じ材料（たとえ
ば、金）で当該金属膜を形成することが好ましい。この
ようにすれば、バンプの形成工程において、同時に熱伝
導体としての金属膜を表面保護膜上に形成することがで
きる。また、第１の半導体チップが第２の半導体チップ
よりも大きく形成されていて、金属膜が第２の半導体チ
ップの熱源付近から第１の半導体チップにおいて第２の
半導体チップにより覆われていない領域まで引き出され
ていることが好ましい。この場合、当該引き出し部分と
放熱部とをボンディングワイヤなどで熱的に接続すれば
よい。
【０００９】第１の半導体チップと第２の半導体チップ
とは、各活性表面同士が対向して接合されていることが
好ましい。この構成を採用すれば、活性表面側に通常設
けられるバンプの形成工程において上述の金属膜を各チ
ップ表面に形成しておくことにより、第１および第２の
半導体チップ同士の接合の際に、各チップ上の金属膜同
士を接触または接合させることができる。また、第１の
半導体チップは、リードフレームにダイボンディングさ
れていることが好ましい。これにより、第１の半導体チ
ップの放熱は、リードフレームを介して良好に行える。
とは、各活性表面同士が対向して接合されていることが
好ましい。この構成を採用すれば、活性表面側に通常設
けられるバンプの形成工程において上述の金属膜を各チ
ップ表面に形成しておくことにより、第１および第２の
半導体チップ同士の接合の際に、各チップ上の金属膜同
士を接触または接合させることができる。また、第１の
半導体チップは、リードフレームにダイボンディングさ
れていることが好ましい。これにより、第１の半導体チ
ップの放熱は、リードフレームを介して良好に行える。
【００１０】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の図解的な断面図で
あり、図２は、この半導体装置の図解的な平面図であ
る。この半導体装置は、第１の半導体チップとしての親
チップ１と、第２の半導体チップとしての子チップ２
（図２では二点鎖線で示す。）とを、互いの活性表面を
対向させて接合したチップ・オン・チップ構造を有して
いる。この場合、活性表面とは、トランジスタなどの能
動素子や抵抗などの受動素子を含む機能素子が形成され
た活性表層領域側の表面を指す。親チップ１および子チ
ップ２は、いずれもシリコンチップであってもよいが、
ゲルマニウム半導体や化合物半導体（ガリウム砒素やガ
リウム燐など）などの他の種類の半導体チップであって
もよいし、親チップ１と子チップ２との半導体の種類が
一致している必要もない。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の図解的な断面図で
あり、図２は、この半導体装置の図解的な平面図であ
る。この半導体装置は、第１の半導体チップとしての親
チップ１と、第２の半導体チップとしての子チップ２
（図２では二点鎖線で示す。）とを、互いの活性表面を
対向させて接合したチップ・オン・チップ構造を有して
いる。この場合、活性表面とは、トランジスタなどの能
動素子や抵抗などの受動素子を含む機能素子が形成され
た活性表層領域側の表面を指す。親チップ１および子チ
ップ２は、いずれもシリコンチップであってもよいが、
ゲルマニウム半導体や化合物半導体（ガリウム砒素やガ
リウム燐など）などの他の種類の半導体チップであって
もよいし、親チップ１と子チップ２との半導体の種類が
一致している必要もない。
【００１１】親チップ１および子チップ２の各活性表面
には、相互接続のためのチップ間接続パッドＰＣ１，Ｐ
Ｃ２が形成されており、親チップ１の活性表面には、さ
らに外部接続パッドＰＥが形成されている。親チップ１
および子チップ２の活性表面の最表面には、窒化シリコ
ン膜などからなる表面保護膜（図示せず）が形成されて
いて、パッドＰＣ１，ＰＣ２，ＰＥは表面保護膜に形成
された開口から露出している。そして、親チップ１と子
チップ２との電気的接続および機械的接合は、親チップ
１および子チップ２のチップ間接続パッドＰＣ１，ＰＣ
２の両方または一方に配置されたバンプＢを用いて達成
されるようになっている。
には、相互接続のためのチップ間接続パッドＰＣ１，Ｐ
Ｃ２が形成されており、親チップ１の活性表面には、さ
らに外部接続パッドＰＥが形成されている。親チップ１
および子チップ２の活性表面の最表面には、窒化シリコ
ン膜などからなる表面保護膜（図示せず）が形成されて
いて、パッドＰＣ１，ＰＣ２，ＰＥは表面保護膜に形成
された開口から露出している。そして、親チップ１と子
チップ２との電気的接続および機械的接合は、親チップ
１および子チップ２のチップ間接続パッドＰＣ１，ＰＣ
２の両方または一方に配置されたバンプＢを用いて達成
されるようになっている。
【００１２】親チップ１の外部接続パッドＰＥは、ボン
ディングワイヤＷを介して、リードフレームＦの端子部
Ｆｔに接続される。リードフレームＦは、半導体チップ
をダイボンディングするためのアイランド部Ｆｉと、半
導体装置のパッケージ内外の接続のための端子部Ｆｔと
を有している。そして、親チップ１は、アイランド部Ｆ
ｉにダイボンディングされており、この親チップ１から
発生した熱は、リードフレームＦを通って外部に放出さ
れるようになっている。
ディングワイヤＷを介して、リードフレームＦの端子部
Ｆｔに接続される。リードフレームＦは、半導体チップ
をダイボンディングするためのアイランド部Ｆｉと、半
導体装置のパッケージ内外の接続のための端子部Ｆｔと
を有している。そして、親チップ１は、アイランド部Ｆ
ｉにダイボンディングされており、この親チップ１から
発生した熱は、リードフレームＦを通って外部に放出さ
れるようになっている。
【００１３】親チップ１および子チップ２の活性表面に
は、子チップ２から発生した熱を放熱するための放熱経
路を形成する金属膜１１，１２がそれぞれ形成されてい
る。具体的には、子チップ２内に形成されたバイボーラ
トランジスタなどの熱源ＨＳの近傍の子チップ２の最表
面を覆うように、たとえば、金などからなる金属膜１２
（図２では図示を省略した。）が形成されている。ま
た、親チップ１には、子チップ２の表面に形成された金
属膜１２に接触または接合するように、たとえば、金な
どからなる金属膜１１が最表面に形成されている。これ
らの金属膜１１，１２は、バンプＢと同じ材料で形成す
ることが好ましく、この場合には、バンプＢの形成工程
において、金属膜１１，１２を同時に形成することがで
きる。
は、子チップ２から発生した熱を放熱するための放熱経
路を形成する金属膜１１，１２がそれぞれ形成されてい
る。具体的には、子チップ２内に形成されたバイボーラ
トランジスタなどの熱源ＨＳの近傍の子チップ２の最表
面を覆うように、たとえば、金などからなる金属膜１２
（図２では図示を省略した。）が形成されている。ま
た、親チップ１には、子チップ２の表面に形成された金
属膜１２に接触または接合するように、たとえば、金な
どからなる金属膜１１が最表面に形成されている。これ
らの金属膜１１，１２は、バンプＢと同じ材料で形成す
ることが好ましく、この場合には、バンプＢの形成工程
において、金属膜１１，１２を同時に形成することがで
きる。
【００１４】親チップ１は、平面視において、子チップ
２よりも大きく、金属膜１１は、金属膜１２と接触また
は接合する位置から、子チップ２に覆われていない領域
まで引き出されて形成されている。そして、１本または
複数本のボンディングワイヤＷによって、ヒートシンク
の接続部２０（放熱部）に熱的に接続されている。組立
ての際には、親チップ１および子チップ２をバンプＢに
より互いに接合するとともに、金属膜１１，１２を互い
に接触させる。そして、親チップ１をアイランド部Ｆｉ
にダイボンディングし、さらに、親チップ１と端子部Ｆ
ｔとのワイヤボンディングおよび金属膜１１とヒートシ
ンクの接続部２０との間のワイヤボンディングを行う。
その後、親チップ１および子チップ２のチップ・オン・
チップ構造を適当な樹脂を用いてパッケージ５内に封止
する。このとき、同時に、アイランド部Ｆｉ、端子部Ｆ
ｔの一部、ヒートシンクの接続部２０、およびボンディ
ングワイヤＷも、パッケージ５内に封止されることにな
る。
２よりも大きく、金属膜１１は、金属膜１２と接触また
は接合する位置から、子チップ２に覆われていない領域
まで引き出されて形成されている。そして、１本または
複数本のボンディングワイヤＷによって、ヒートシンク
の接続部２０（放熱部）に熱的に接続されている。組立
ての際には、親チップ１および子チップ２をバンプＢに
より互いに接合するとともに、金属膜１１，１２を互い
に接触させる。そして、親チップ１をアイランド部Ｆｉ
にダイボンディングし、さらに、親チップ１と端子部Ｆ
ｔとのワイヤボンディングおよび金属膜１１とヒートシ
ンクの接続部２０との間のワイヤボンディングを行う。
その後、親チップ１および子チップ２のチップ・オン・
チップ構造を適当な樹脂を用いてパッケージ５内に封止
する。このとき、同時に、アイランド部Ｆｉ、端子部Ｆ
ｔの一部、ヒートシンクの接続部２０、およびボンディ
ングワイヤＷも、パッケージ５内に封止されることにな
る。
【００１５】上述のとおり、この実施形態では、子チッ
プ２の熱源ＨＳから発生した熱は、金属膜１１，１２お
よびボンディングワイヤＷを介してヒートシンクの接続
部２０に導かれ、パッケージ５外のヒートシンク本体か
ら放出される。したがって、とくに、子チップ２がバイ
ポーラトランジスタを内臓したドライバ回路やフラッシ
ュメモリ回路などのように発熱量が大きいものである場
合に、その放熱を良好に行うことができるから、子チッ
プ２の温度上昇およびこれに接合された親チップ１の温
度上昇を抑制できる。その結果、親チップ１および子チ
ップ２を良好に動作させることが可能になり、半導体装
置の信頼性を向上することができる。
プ２の熱源ＨＳから発生した熱は、金属膜１１，１２お
よびボンディングワイヤＷを介してヒートシンクの接続
部２０に導かれ、パッケージ５外のヒートシンク本体か
ら放出される。したがって、とくに、子チップ２がバイ
ポーラトランジスタを内臓したドライバ回路やフラッシ
ュメモリ回路などのように発熱量が大きいものである場
合に、その放熱を良好に行うことができるから、子チッ
プ２の温度上昇およびこれに接合された親チップ１の温
度上昇を抑制できる。その結果、親チップ１および子チ
ップ２を良好に動作させることが可能になり、半導体装
置の信頼性を向上することができる。
【００１６】以上、この発明の一実施形態について説明
したが、この発明は他の形態でも実施することができ
る。たとえば、上述の実施形態では、親チップ１および
子チップ２の両方の活性表面に金属膜１１，１２を形成
し、これらを接触または接合させる構成としているが、
たとえば、親チップ１側にのみ金属膜１１を形成し、こ
れを子チップ２の熱源近傍の表面に接触させるようにし
てもよい。その他、特許請求の範囲に記載された事項の
範囲で種々の設計変更を施すことが可能である。
したが、この発明は他の形態でも実施することができ
る。たとえば、上述の実施形態では、親チップ１および
子チップ２の両方の活性表面に金属膜１１，１２を形成
し、これらを接触または接合させる構成としているが、
たとえば、親チップ１側にのみ金属膜１１を形成し、こ
れを子チップ２の熱源近傍の表面に接触させるようにし
てもよい。その他、特許請求の範囲に記載された事項の
範囲で種々の設計変更を施すことが可能である。
【図１】この発明の一実施形態に係る半導体装置の図解
的な断面図である。
的な断面図である。
【図２】上記半導体装置の図解的な平面図である。
１ 親チップ（第１の半導体チップ） ２ 子チップ（第２の半導体チップ） １１ 金属膜 １２ 金属膜 ２０ ヒートシンクの接続部 Ｂ バンプ Ｆ リードフレーム Ｗ ボンディングワイヤ
Claims (1)
- 【請求項１】第１の半導体チップと、 この第１の半導体チップに重ね合わせて接合された第２
の半導体チップと、 上記第１の半導体チップと上記第２の半導体チップとの
間に設けられ、上記第２の半導体チップが発生する熱の
放熱経路を形成する熱伝導体と、 この熱伝導体を放熱部に熱的に接続する接続部材とを含
むことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408399A JP3570672B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
| US09/702,870 US6720662B1 (en) | 1999-11-04 | 2000-11-01 | Semiconductor device of chip-on-chip structure with a radiation noise shield |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408399A JP3570672B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003120448A Division JP2003282820A (ja) | 2003-04-24 | 2003-04-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135783A true JP2001135783A (ja) | 2001-05-18 |
| JP3570672B2 JP3570672B2 (ja) | 2004-09-29 |
Family
ID=18049039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31408399A Expired - Fee Related JP3570672B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570672B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415279B1 (ko) * | 2001-06-26 | 2004-01-16 | 삼성전자주식회사 | 칩 적층 패키지 및 그 제조 방법 |
| JP2009032822A (ja) * | 2007-07-25 | 2009-02-12 | Denso Corp | 半導体装置 |
| JP2009540587A (ja) * | 2006-06-16 | 2009-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法 |
| JP2011520286A (ja) * | 2008-05-05 | 2011-07-14 | クゥアルコム・インコーポレイテッド | ３−ｄ集積回路側方熱放散 |
| CN106169446A (zh) * | 2015-05-22 | 2016-11-30 | 大众汽车有限公司 | 用于汽车应用中的插入件和半导体模块 |
-
1999
- 1999-11-04 JP JP31408399A patent/JP3570672B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415279B1 (ko) * | 2001-06-26 | 2004-01-16 | 삼성전자주식회사 | 칩 적층 패키지 및 그 제조 방법 |
| JP2009540587A (ja) * | 2006-06-16 | 2009-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法 |
| US8322029B2 (en) | 2006-06-16 | 2012-12-04 | International Business Machines Corporation | Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof |
| JP2009032822A (ja) * | 2007-07-25 | 2009-02-12 | Denso Corp | 半導体装置 |
| JP2011520286A (ja) * | 2008-05-05 | 2011-07-14 | クゥアルコム・インコーポレイテッド | ３−ｄ集積回路側方熱放散 |
| JP2013077837A (ja) * | 2008-05-05 | 2013-04-25 | Qualcomm Inc | ３−ｄ集積回路側方熱放散 |
| US8502373B2 (en) | 2008-05-05 | 2013-08-06 | Qualcomm Incorporated | 3-D integrated circuit lateral heat dissipation |
| JP2015167259A (ja) * | 2008-05-05 | 2015-09-24 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ３−ｄ集積回路側方熱放散 |
| CN106169446A (zh) * | 2015-05-22 | 2016-11-30 | 大众汽车有限公司 | 用于汽车应用中的插入件和半导体模块 |
| CN106169446B (zh) * | 2015-05-22 | 2020-02-07 | 大众汽车有限公司 | 用于汽车应用中的插入件和半导体模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570672B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402906B2 (en) | Enhanced die-down ball grid array and method for making the same | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP5149178B2 (ja) | 熱放散が高められたパッケージ化集積回路 | |
| JP2006501675A (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| JPH1174425A (ja) | フリップチップパッケージ用高性能熱拡散装置 | |
| JPH05129516A (ja) | 半導体装置 | |
| US6720662B1 (en) | Semiconductor device of chip-on-chip structure with a radiation noise shield | |
| JP3570672B2 (ja) | 半導体装置 | |
| US9484320B2 (en) | Vertically packaged integrated circuit | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7808088B2 (en) | Semiconductor device with improved high current performance | |
| JP2003282820A (ja) | 半導体装置 | |
| JP3457593B2 (ja) | 半導体装置 | |
| JP3939056B2 (ja) | 半導体装置 | |
| JP3764321B2 (ja) | 半導体装置 | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| TWI643297B (zh) | 具有內置散熱片之半導體封裝構造 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| CN116759397A (zh) | 一种芯片封装结构及其制备方法 | |
| JPH098209A (ja) | 半導体装置およびモールド金型 | |
| JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05275570A (ja) | 半導体装置 | |
| JPH02189959A (ja) | 半導体装置 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |