JPS61147536A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61147536A
JPS61147536A JP26998084A JP26998084A JPS61147536A JP S61147536 A JPS61147536 A JP S61147536A JP 26998084 A JP26998084 A JP 26998084A JP 26998084 A JP26998084 A JP 26998084A JP S61147536 A JPS61147536 A JP S61147536A
Authority
JP
Japan
Prior art keywords
layer
encap
pellet
semiconductor pellet
encap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26998084A
Other languages
English (en)
Inventor
Kiyoshi Ooka
大岡 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26998084A priority Critical patent/JPS61147536A/ja
Publication of JPS61147536A publication Critical patent/JPS61147536A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置に関する。
〔発明の技術的背景〕
従来、樹脂封止された高耐圧・大電力型の半導体装置と
して第2図に示すような構造のものが使用されている。
図中1は、フレーム2の所定領域に半田層3を介して装
着された半導体ペレットである。半導体ペレット1の主
面には、所定パターンの酸化膜4が形成されている。酸
化膜4上には、コンタクトホールを介して半導体ペレッ
ト1内のガードリング層5に接続するガードリング配線
6及び半導体ペレット1内の高濃度領域7に接続する取
出配線8.半導体ペレット1上のゲート電極9に接続す
るゲート配線10等の配線層が形成されている。これら
の配線層、酸化膜4を含む半導体ペレット1の主面及び
半導体ペレット1の側面は、エンキャップ層11で覆わ
れている。フレーム2上にはエンキャップ層11を覆う
ようにして樹脂封止体12が被着されている。なお、同
図中13は、フレーム2に形成されたコイニング溝であ
る0〔技術的背景の問題点〕 ット1の側面領域や主面の周辺部の領域がエンキャップ
層1ノで覆われない製品ができ易い。
このように半導体ペレット1がエンキャップ層1ノで完
全に覆われていない場合には、熱疲労試験や熱is試験
を施すと、樹脂封止体12に加わる応力によって、露出
ガードリング配線6や取出配線8が移動して相互に接触
し、短絡による耐圧の劣化が起きる問題があった。この
問題を解消するためにエンキャップ層1ノを大きくする
と、コイニング溝13がエンキャップ層11によって塞
がれて外観不良を起こし、歩留を低下することKなる。
〔゛発明の目的〕
本発明拡、熱疲労特性及び熱衝撃特性を高めて耐圧の向
上を図った半導体装置を提供することをその目的とする
ものである。
〔発明の概要〕
本発明は、半導体ペレットの側面領域を覆う第1エンキ
ャップ層と半導体ペレットの側面及び主面領域を覆う第
2エンキャップ層とを設けて、熱疲労特性及び熱衝撃特
性を高め、耐圧の向上を達成した半導体装置である。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。第1図は、本発明の一実施例の概略構成を示す説明図
である。図中20は、フレーム21上に半田層22を介
して装着された半導体ペレットである。半導体ペレット
2oの側面領域の下部は、第1エンキャップ層23で覆
われている。半導体ペレット22の側面領域の上部及び
主面領域は第2エンキャップ層24で覆われている。第
1エンキャップ層23及び第2エンキャップ層24は、
フレーム21上に被着された樹脂封止体25によって一
体に封止されている。なお、同図中26は、フレーム2
1に形成されたコイニング溝である。
ここで、tXlエンキャップ層23及び第2エンキャッ
プ層24は、例えばJCR6106(東京応化社商品名
)からなる樹脂で形成されており、このエンキャップ樹
脂の被着後にエアー雰囲気下で150℃/6時間のキエ
ア処理を施すことにより硬化されている。
このように構成された半導体装置30にょれば、半導体
ペレット22が第1エンキャップ層23及び第2エンキ
ャップ層24で覆われているため、半導体ペレット22
が大型になっても半導体ペレット22の主面を第2エン
キャップ層24で常に完全に覆うことができる。この丸
め、熱疲労試験や熱衝撃試験によって半導体ペレット2
2に応力が加わってもその応力が半導体ペレット22の
主面の配着層等に作用するのを抑制することができる。
その結果、耐圧を向上させることができる。因みに、熱
衝撃試験後に発生する耐圧不良品の発生率は実施例の半
導体装置3−0では0.01%以下にできたが、従来の
半導体装置では約1%であることが確認された。
また、実施例の半導体装置3−0では、コイニング溝2
6がエンキャンプ層で塞がれるために発生する外観不良
の発生率を低下して、歩留を約3%向上できることが判
った。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置によれば、
熱疲労特性及び熱衝撃特性を高めて耐圧を向上させるこ
とができるものである。
【図面の簡単な説明】
第1図は本発明の一実施例の概略構成を示す説明図、第
2図は従来の半導体装置の断面図、第3図は従来の半導
体装置の問題点を示す説明図である。 20・・・半導体ベレット、2ノ・・・フレーム、22
°°・半田層、23・・・第1エンキャップ層、24・
・・第2エンキャップ層、25・・・樹脂封止体、26
・・・コイニング溝、υ・・・半導体装置。

Claims (1)

    【特許請求の範囲】
  1. フレームの所定領域に装着された半導体ペレットと、該
    半導体ペレットの側面領域を覆うようにして前記フレー
    ム上に被着された第1エンキャツプ層と、前記半導体ペ
    レットの側面領域及び主面領域を覆うようにして前記半
    導体ペレット及び前記第1エンキャツプ層上に被着され
    た第2エンキャツプ層とを具備することを特徴とする半
    導体装置。
JP26998084A 1984-12-21 1984-12-21 半導体装置 Pending JPS61147536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26998084A JPS61147536A (ja) 1984-12-21 1984-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26998084A JPS61147536A (ja) 1984-12-21 1984-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS61147536A true JPS61147536A (ja) 1986-07-05

Family

ID=17479894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26998084A Pending JPS61147536A (ja) 1984-12-21 1984-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS61147536A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169056A (en) * 1992-02-21 1992-12-08 Eastman Kodak Company Connecting of semiconductor chips to circuit substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169056A (en) * 1992-02-21 1992-12-08 Eastman Kodak Company Connecting of semiconductor chips to circuit substrates

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JP2915892B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS58207657A (ja) 半導体装置及びその製造方法
JPS5745259A (en) Resin sealing type semiconductor device
JPH0228894B2 (ja)
JPS61147536A (ja) 半導体装置
JP2844633B2 (ja) 接着増進剤を有するプラスチック封止用半導体ダイ
JPH03105950A (ja) 半導体集積回路のパッケージ
JP2533293B2 (ja) 樹脂封止型半導体装置の製造方法
JPS59161846A (ja) 半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPH06112398A (ja) 樹脂封止型半導体装置
JPH05136141A (ja) 半導体装置
JPH0365020B2 (ja)
JPS6025902B2 (ja) 樹脂封止型半導体装置
JPS6018845Y2 (ja) Dhdガラス封止ダイオ−ド
JPS6112682Y2 (ja)
JPH03227539A (ja) 半導体装置
JPH0669381A (ja) 半導体集積回路装置
JPS56105670A (en) Semiconductor device
JPS6386461A (ja) 樹脂封止半導体装置
JPS6232636A (ja) 半導体装置
JPS5850759A (ja) 樹脂封止形半導体装置
JPH02205056A (ja) 集積回路パッケージ
JPH0357252A (ja) 樹脂封止型半導体装置