JPH05136141A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05136141A JPH05136141A JP3282934A JP28293491A JPH05136141A JP H05136141 A JPH05136141 A JP H05136141A JP 3282934 A JP3282934 A JP 3282934A JP 28293491 A JP28293491 A JP 28293491A JP H05136141 A JPH05136141 A JP H05136141A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive layer
- potential
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の長期信頼性に係る特性の悪化、
あるいは、電極などの腐食の原因となるリークパスの形
成を防止し、耐久性および信頼性の高い半導体装置を実
現する。 【構成】 金属電極４と、半導体装置端部のスクライブ
面７との間に電位的障壁を形成する導電帯としてＡｌ配
線９を配置し、高電位に保持する。この電位的障壁によ
り電極４の外側に電位的な井戸３０が構成され、電極４
から溶出した金属イオンが井戸３０にトラップされるの
で、リークパスの形成を防止することができる。
あるいは、電極などの腐食の原因となるリークパスの形
成を防止し、耐久性および信頼性の高い半導体装置を実
現する。 【構成】 金属電極４と、半導体装置端部のスクライブ
面７との間に電位的障壁を形成する導電帯としてＡｌ配
線９を配置し、高電位に保持する。この電位的障壁によ
り電極４の外側に電位的な井戸３０が構成され、電極４
から溶出した金属イオンが井戸３０にトラップされるの
で、リークパスの形成を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の構成に関
するものであり、特に、金属電極等からのリークパスを
防止し、半導体装置の特性悪化、腐食などを抑制するた
めの構成に関するものである。
するものであり、特に、金属電極等からのリークパスを
防止し、半導体装置の特性悪化、腐食などを抑制するた
めの構成に関するものである。
【０００２】
【従来の技術】半導体デバイスの特性の向上と安定化を
図り、長時間にわたって変動を押さえ、高い信頼性を確
保するために、半導体基板表面にパッシベーション膜を
形成して外界からの汚染を防止するなど種々の技術が用
いられている。半導体基板に形成された金属電極、金属
配線等においても、外部から侵入する水分などに起因す
る金属の腐食等が予想される。従って、これらを防止す
るために、配線あるいは電極の形成後、リンガラス（Ｐ
ＳＧ）などによりパッシベーション膜を形成して水分の
侵入の防止を図っている。
図り、長時間にわたって変動を押さえ、高い信頼性を確
保するために、半導体基板表面にパッシベーション膜を
形成して外界からの汚染を防止するなど種々の技術が用
いられている。半導体基板に形成された金属電極、金属
配線等においても、外部から侵入する水分などに起因す
る金属の腐食等が予想される。従って、これらを防止す
るために、配線あるいは電極の形成後、リンガラス（Ｐ
ＳＧ）などによりパッシベーション膜を形成して水分の
侵入の防止を図っている。
【０００３】
【発明が解決しようとする課題】このような長期信頼性
に係る故障の原因、あるいは初期故障として、長期間の
使用に伴うチップ使用中の熱歪みや実装時の応力等によ
りパッシベーション膜とモールド樹脂の間に隙間が生じ
その間に浸透した水分により発生するリークパスの問題
がある。
に係る故障の原因、あるいは初期故障として、長期間の
使用に伴うチップ使用中の熱歪みや実装時の応力等によ
りパッシベーション膜とモールド樹脂の間に隙間が生じ
その間に浸透した水分により発生するリークパスの問題
がある。
【０００４】このようなリークパス１３は、半導体集積
装置（チップ）１０上に形成されたパッシベーション膜
（オーバーコート膜）３と、その上に積層されるモール
ド樹脂界面との隙間に付着した汚れに侵入した水分ある
いは可動イオンが含浸し形成されるものが多いと考えら
れる。上記の隙間は、僅かなものであり、チップの使用
中の熱歪みや実装時の応力などにより形成され易いもの
である。すなわち、このような場合においてはチップ端
７に対して高電位となっている電極プレート６、あるい
はバンプ５を構成している金属がイオン化し、低電位で
あるチップ端７に向かって移動する。そして、高電位の
電極４と低電位のチップ端７、あるいは高電位の電極４
と低電位の電極４の間にリークパス１３が形成されると
考えられる。このようなリークパス１３は、印加されて
いる電圧が高い電極、あるいは、電流密度の大きな電源
電極間などに発生し易い。そして、このリークパス１３
により、ＩＣチップ１０の特性の悪化、誤り動作、ま
た、リークパスを通じて流れる電流による電極４などの
腐食等の長期信頼性に係る幾つかの不具合が発生する。
特に、Ａｌ製の電極における腐食の進行については周知
の問題であり、この結果、ボンディングオープンを引き
起こすという問題もある。そこで、本発明においては、
上記の問題に鑑みて、半導体装置の特性の悪化、長期信
頼性の低下、さらには、ボンディングオープンと言った
故障の原因となるリークパスの形成を防止し、信頼性の
高い半導体装置を実現することを目的としている。
装置（チップ）１０上に形成されたパッシベーション膜
（オーバーコート膜）３と、その上に積層されるモール
ド樹脂界面との隙間に付着した汚れに侵入した水分ある
いは可動イオンが含浸し形成されるものが多いと考えら
れる。上記の隙間は、僅かなものであり、チップの使用
中の熱歪みや実装時の応力などにより形成され易いもの
である。すなわち、このような場合においてはチップ端
７に対して高電位となっている電極プレート６、あるい
はバンプ５を構成している金属がイオン化し、低電位で
あるチップ端７に向かって移動する。そして、高電位の
電極４と低電位のチップ端７、あるいは高電位の電極４
と低電位の電極４の間にリークパス１３が形成されると
考えられる。このようなリークパス１３は、印加されて
いる電圧が高い電極、あるいは、電流密度の大きな電源
電極間などに発生し易い。そして、このリークパス１３
により、ＩＣチップ１０の特性の悪化、誤り動作、ま
た、リークパスを通じて流れる電流による電極４などの
腐食等の長期信頼性に係る幾つかの不具合が発生する。
特に、Ａｌ製の電極における腐食の進行については周知
の問題であり、この結果、ボンディングオープンを引き
起こすという問題もある。そこで、本発明においては、
上記の問題に鑑みて、半導体装置の特性の悪化、長期信
頼性の低下、さらには、ボンディングオープンと言った
故障の原因となるリークパスの形成を防止し、信頼性の
高い半導体装置を実現することを目的としている。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては、リークパスの形成され易い回
路の外周部、特に金属電極の外側、あるいは金属電極間
にイオン化された金属の移動を阻害できる導電層を配置
するようにしている。すなわち、本発明に係る半導体集
積基板上に回路の構成された半導体装置においては、こ
の回路の外周部の少なくとも１部分に沿って、外周部と
半導体集積基板の端部との間に、半導体集積基板の電位
より高い電位に保持された電位的障壁を形成するための
導電層が配置されていることを特徴としている。
めに、本発明においては、リークパスの形成され易い回
路の外周部、特に金属電極の外側、あるいは金属電極間
にイオン化された金属の移動を阻害できる導電層を配置
するようにしている。すなわち、本発明に係る半導体集
積基板上に回路の構成された半導体装置においては、こ
の回路の外周部の少なくとも１部分に沿って、外周部と
半導体集積基板の端部との間に、半導体集積基板の電位
より高い電位に保持された電位的障壁を形成するための
導電層が配置されていることを特徴としている。
【０００６】また、半導体集積基板の端部に沿って形成
された金属電極を有する半導体装置においては、これら
の金属電極の少なくとも１部の金属電極の近傍に、半導
体集積基板の電位より高い電位に保持された電位的障壁
を形成するための導電層が配置されていることを特徴と
している。この導電層は、金属電極と半導体集積基板の
端部との間、または金属電極間に配置することが望まし
い。また、直流電圧の印加される金属電極を対象として
導電層を配置することが有効である。
された金属電極を有する半導体装置においては、これら
の金属電極の少なくとも１部の金属電極の近傍に、半導
体集積基板の電位より高い電位に保持された電位的障壁
を形成するための導電層が配置されていることを特徴と
している。この導電層は、金属電極と半導体集積基板の
端部との間、または金属電極間に配置することが望まし
い。また、直流電圧の印加される金属電極を対象として
導電層を配置することが有効である。
【０００７】この導電層は、半導体集積基板上に構成さ
れた回路の高電圧電源と接続手段を介して接続すること
が望ましく、接続手段としては、高電位電源と導電層を
接続する非金属製配線を具備するもの、および高電位電
源と導電層を接続する高抵抗手段を具備するものが有効
である。そして、このような接続手段としては、半導体
集積基板上に形成されたポリシリコン層、あるいは、不
純物拡散層を用いることができる。
れた回路の高電圧電源と接続手段を介して接続すること
が望ましく、接続手段としては、高電位電源と導電層を
接続する非金属製配線を具備するもの、および高電位電
源と導電層を接続する高抵抗手段を具備するものが有効
である。そして、このような接続手段としては、半導体
集積基板上に形成されたポリシリコン層、あるいは、不
純物拡散層を用いることができる。
【０００８】また、導電層は、帯状の導電帯であること
が望ましく、このような導電層は、半導体集積基板上に
形成されたＡｌ配線、ポリシリコン層、あるいは不純物
拡散層を用いて形成することができる。
が望ましく、このような導電層は、半導体集積基板上に
形成されたＡｌ配線、ポリシリコン層、あるいは不純物
拡散層を用いて形成することができる。
【０００９】
【作用】金属電極などから発生するリークパスにおい
て、電荷の移動は、金属イオンによるものと考えられて
おり、この金属イオンは陽イオンである。従って、低電
位となっている基板、あるいは他の電極との間に高電位
の導電層を形成することにより、電位的な障壁が形成さ
れ溶出した金属イオンの移動が阻害される。すなわち、
水分が金属電極表面に付着することにより、その表面か
ら基板に向かって低下する電圧勾配が形成される。しか
し、その勾配の途中に配置された高電位の導電層による
電位的な障壁のため、金属電極と導電層の間に電位的な
ポテンシャル井戸が形成され、この井戸に金属イオンが
トラップされるのである。
て、電荷の移動は、金属イオンによるものと考えられて
おり、この金属イオンは陽イオンである。従って、低電
位となっている基板、あるいは他の電極との間に高電位
の導電層を形成することにより、電位的な障壁が形成さ
れ溶出した金属イオンの移動が阻害される。すなわち、
水分が金属電極表面に付着することにより、その表面か
ら基板に向かって低下する電圧勾配が形成される。しか
し、その勾配の途中に配置された高電位の導電層による
電位的な障壁のため、金属電極と導電層の間に電位的な
ポテンシャル井戸が形成され、この井戸に金属イオンが
トラップされるのである。
【００１０】このため、半導体集積回路上に構成された
回路、特に、この回路の周辺部に構成されることの多い
金属電極に高電位が印加されており、この回路の金属配
線、または金属電極に何らかの原因により水分が到達
し、その金属がイオン化された場合であっても、その金
属イオンの移動は、上記の導電層により阻害できるの
で、リークパスの形成が阻止される。特に、直流電圧の
印加される電極においては、金属の溶出が起こりやす
く、このような電極の周囲に導電層により電位的な障壁
を形成することが有効である。
回路、特に、この回路の周辺部に構成されることの多い
金属電極に高電位が印加されており、この回路の金属配
線、または金属電極に何らかの原因により水分が到達
し、その金属がイオン化された場合であっても、その金
属イオンの移動は、上記の導電層により阻害できるの
で、リークパスの形成が阻止される。特に、直流電圧の
印加される電極においては、金属の溶出が起こりやす
く、このような電極の周囲に導電層により電位的な障壁
を形成することが有効である。
【００１１】また、リークパスを阻止するためには、導
電層をできる限り高電位に保持する必要があり、半導体
集積基板上に構成された回路の高電圧電源と接続するこ
とにより導電層の高電位が保持される。そして、高電圧
電源との接続においては、半導体集積基板との密着性の
高い非金属製配線を用いることにより、導電層に沿った
水分の侵入が防止される。このように、導電層を介して
の水分の侵入を阻止することにより、クラックなどが導
電層に達してこの導電層に腐食などが生じた場合であっ
ても、基板に構成された回路への水分の影響がなくな
る。従って、この導電層は、クラックなどの水分の侵入
に対する防護、また、腐食に対する犠牲電極と同等の作
用を有している。導電層に水分が侵入した場合において
は、導電層を高電圧電源と高抵抗を介して接続すること
により、導電層からのリークする電流を制限することが
可能である。
電層をできる限り高電位に保持する必要があり、半導体
集積基板上に構成された回路の高電圧電源と接続するこ
とにより導電層の高電位が保持される。そして、高電圧
電源との接続においては、半導体集積基板との密着性の
高い非金属製配線を用いることにより、導電層に沿った
水分の侵入が防止される。このように、導電層を介して
の水分の侵入を阻止することにより、クラックなどが導
電層に達してこの導電層に腐食などが生じた場合であっ
ても、基板に構成された回路への水分の影響がなくな
る。従って、この導電層は、クラックなどの水分の侵入
に対する防護、また、腐食に対する犠牲電極と同等の作
用を有している。導電層に水分が侵入した場合において
は、導電層を高電圧電源と高抵抗を介して接続すること
により、導電層からのリークする電流を制限することが
可能である。
【００１２】また、金属電極などから流出し、上記電位
的井戸にトラップされた金属イオンが、電位的井戸から
再度流出することを防止するため、導電層を帯状とする
ことにより、井戸を形成する電位的な障壁の幅を広くす
ることが有効である。
的井戸にトラップされた金属イオンが、電位的井戸から
再度流出することを防止するため、導電層を帯状とする
ことにより、井戸を形成する電位的な障壁の幅を広くす
ることが有効である。
【００１３】
【実施例】以下に図面を参照して、本発明の実施例を説
明する。
明する。
【００１４】図１および図２に導電層を形成した半導体
装置の一実施例を示してある。本例の集積回路装置（チ
ップ）１０においては、内部に構成された回路（不図
示）の周囲に電極４が配列されている。そして、この電
極４の配列された基板１の外部がスクライブ７され、略
長方形のチップ１０が形成されている。配列された電極
４の内側には、チップ内部に構成された不図示の回路に
高電圧Ｖｄｄを供給するＡｌ製の高電圧配線２０が配置
されており、この配線２０は電源電極４ａと接続されて
いる。これらの電極４の外側で、スクライブされたチッ
プ端７との間には、導電帯としてＡｌ配線９が、チップ
１０の周囲に沿って配置されている。そして、この配線
９は、電極４の内側に配置された電源配線２０と各コー
ナーにおいて接続されている。これらの接続部分には、
高抵抗のポリシリコン層２１が用いられており、このポ
リシリコン層２１を介してＡｌ配線９と電源配線２０が
接続されている。さらに、電極４の周囲に配置されたＡ
ｌ配線９から電極間に向かって支線２２が形成されてお
り、高電圧の電源電極４ａと低電圧の電源電極４ｂとの
間の導電帯が形成されている。他の電極においても、高
電圧と低電圧の電極が隣接する場合においては、それら
の電極の間に、Ａｌ配線９から延びた支線２２が配置さ
れている。
装置の一実施例を示してある。本例の集積回路装置（チ
ップ）１０においては、内部に構成された回路（不図
示）の周囲に電極４が配列されている。そして、この電
極４の配列された基板１の外部がスクライブ７され、略
長方形のチップ１０が形成されている。配列された電極
４の内側には、チップ内部に構成された不図示の回路に
高電圧Ｖｄｄを供給するＡｌ製の高電圧配線２０が配置
されており、この配線２０は電源電極４ａと接続されて
いる。これらの電極４の外側で、スクライブされたチッ
プ端７との間には、導電帯としてＡｌ配線９が、チップ
１０の周囲に沿って配置されている。そして、この配線
９は、電極４の内側に配置された電源配線２０と各コー
ナーにおいて接続されている。これらの接続部分には、
高抵抗のポリシリコン層２１が用いられており、このポ
リシリコン層２１を介してＡｌ配線９と電源配線２０が
接続されている。さらに、電極４の周囲に配置されたＡ
ｌ配線９から電極間に向かって支線２２が形成されてお
り、高電圧の電源電極４ａと低電圧の電源電極４ｂとの
間の導電帯が形成されている。他の電極においても、高
電圧と低電圧の電極が隣接する場合においては、それら
の電極の間に、Ａｌ配線９から延びた支線２２が配置さ
れている。
【００１５】図２に、上記のチップ１０の端部の断面を
示してある。このチップ１０の端部の構成は、先に説明
した従来のチップ１０と同様に、ｐ- 型のシリコン基板
１上に、シリコン酸化膜により形成された絶縁膜である
フィールド酸化膜２が積層されている。また、このフィ
ールド酸化膜２の上部にＡｌ製のパッド電極６と、この
パッド電極６とバリアメタルであるクロム（Ｃｒ）、亜
鉛（Ｚｎ）、チタン（Ｔｉ）などを介して積層された金
（Ａｕ）製のバンプ５により電極４が形成されている。
この電極４に外部から接続された金属リード（フィンガ
ー）８により、チップ１０内の回路との信号の入出力、
電源の供給が行われる。なお、電極４および金属リード
は、ワイヤボンディングされた金属リードであっても良
い。さらに、これらの電極４およびフィールド酸化膜２
を保護するために、オーバーコート膜３によりチップ１
０の表面が覆われている。
示してある。このチップ１０の端部の構成は、先に説明
した従来のチップ１０と同様に、ｐ- 型のシリコン基板
１上に、シリコン酸化膜により形成された絶縁膜である
フィールド酸化膜２が積層されている。また、このフィ
ールド酸化膜２の上部にＡｌ製のパッド電極６と、この
パッド電極６とバリアメタルであるクロム（Ｃｒ）、亜
鉛（Ｚｎ）、チタン（Ｔｉ）などを介して積層された金
（Ａｕ）製のバンプ５により電極４が形成されている。
この電極４に外部から接続された金属リード（フィンガ
ー）８により、チップ１０内の回路との信号の入出力、
電源の供給が行われる。なお、電極４および金属リード
は、ワイヤボンディングされた金属リードであっても良
い。さらに、これらの電極４およびフィールド酸化膜２
を保護するために、オーバーコート膜３によりチップ１
０の表面が覆われている。
【００１６】本例のチップ１０において着目すべき点
は、パッド電極６と同じ、フィールド酸化膜２とオーバ
ーコート膜３の間に、電位的な障壁を形成するための導
電帯である帯状のＡｌ配線９が設置されている点であ
る。図２の下部に、この断面における電位勾配を示して
いる。
は、パッド電極６と同じ、フィールド酸化膜２とオーバ
ーコート膜３の間に、電位的な障壁を形成するための導
電帯である帯状のＡｌ配線９が設置されている点であ
る。図２の下部に、この断面における電位勾配を示して
いる。
【００１７】図示した電極４が高電位が印加されている
場合、一般に基板１は低電位に保持されているので、従
来の半導体装置においては、電極４とチップ端７に渡っ
てチップ表面に水分が付着すると、電極４からチップ端
７に向かって電位が低くなる電位勾配が形成される。そ
して、これに沿って、電極４を構成するパッド電極６、
バリアメタル、バンプ５からイオン化した金属が移動
し、電流が流れるため、リークパスが形成され、腐食そ
の他のトラブルの原因となる。
場合、一般に基板１は低電位に保持されているので、従
来の半導体装置においては、電極４とチップ端７に渡っ
てチップ表面に水分が付着すると、電極４からチップ端
７に向かって電位が低くなる電位勾配が形成される。そ
して、これに沿って、電極４を構成するパッド電極６、
バリアメタル、バンプ５からイオン化した金属が移動
し、電流が流れるため、リークパスが形成され、腐食そ
の他のトラブルの原因となる。
【００１８】これに対し、本例においては、高電圧配線
２０に接続されたＡｌ配線９が電極４の周囲に配置され
ているため、Ａｌ配線９により電位的な井戸３０が形成
されている。すなわち、Ａｌ配線９の位置における電位
が高電位に保たれるので、電極４とチップ端７との間
に、高電位に保持された電位的障壁３１が形成され、こ
の電位的障壁３１により、電位的な井戸３０が電極４の
近傍に構成される。このため、電極４からチップ端７に
渡って水分が付着した場合であっても、電極４から溶出
した金属イオンは、電位的な井戸３０にトラップされ
る。従って、この溶出した金属イオンは、チップ端７に
到達せず、リークパスの形成が阻害されることとなる。
従って、本例のチップのように電位的障壁３１が形成さ
れたチップにおいては、水分が侵入するなどの、従来の
チップであれば長期的信頼性の低下に繋がる要因が発生
した場合であっても、それらの要因から引き起こされる
不具合、例えば、腐食、チップの特性悪化などの原因と
なるリークパスが形成されない。このように、半導体装
置の表面に付着した水分に係る不具合に対する耐久性を
向上でき、長期信頼性の高い半導体装置を実現すること
ができる。
２０に接続されたＡｌ配線９が電極４の周囲に配置され
ているため、Ａｌ配線９により電位的な井戸３０が形成
されている。すなわち、Ａｌ配線９の位置における電位
が高電位に保たれるので、電極４とチップ端７との間
に、高電位に保持された電位的障壁３１が形成され、こ
の電位的障壁３１により、電位的な井戸３０が電極４の
近傍に構成される。このため、電極４からチップ端７に
渡って水分が付着した場合であっても、電極４から溶出
した金属イオンは、電位的な井戸３０にトラップされ
る。従って、この溶出した金属イオンは、チップ端７に
到達せず、リークパスの形成が阻害されることとなる。
従って、本例のチップのように電位的障壁３１が形成さ
れたチップにおいては、水分が侵入するなどの、従来の
チップであれば長期的信頼性の低下に繋がる要因が発生
した場合であっても、それらの要因から引き起こされる
不具合、例えば、腐食、チップの特性悪化などの原因と
なるリークパスが形成されない。このように、半導体装
置の表面に付着した水分に係る不具合に対する耐久性を
向上でき、長期信頼性の高い半導体装置を実現すること
ができる。
【００１９】また、電極４とチップ端７との間に限ら
ず、高電位となっている電極４ａと、低電位となってい
る電極４ｂとの間にもＡｌ配線９からの支線２２が配置
されており、この支線２２により上記と同等の電位的障
壁３１が形成できる。従って、電極４ａ、ｂ間に水分が
付着した場合であっても、電位的障壁３１による井戸３
０に溶出した金属イオンがトラップされ、その間に形成
されるリークパスの形成は阻害される。このため、腐
食、チップの特性悪化を防止でき、長期信頼性の向上を
図ることができる。なお、電極に限らず、回路を構成す
る金属配線など、半導体装置を構成する高電圧の印加さ
れる部分に対しても、導電帯により同等の効果を得るこ
とができる。
ず、高電位となっている電極４ａと、低電位となってい
る電極４ｂとの間にもＡｌ配線９からの支線２２が配置
されており、この支線２２により上記と同等の電位的障
壁３１が形成できる。従って、電極４ａ、ｂ間に水分が
付着した場合であっても、電位的障壁３１による井戸３
０に溶出した金属イオンがトラップされ、その間に形成
されるリークパスの形成は阻害される。このため、腐
食、チップの特性悪化を防止でき、長期信頼性の向上を
図ることができる。なお、電極に限らず、回路を構成す
る金属配線など、半導体装置を構成する高電圧の印加さ
れる部分に対しても、導電帯により同等の効果を得るこ
とができる。
【００２０】さらに、本例においては、導電帯たるＡｌ
配線９として、帯状の断面を有する配線を用いている。
従って、このＡｌ配線９により生成された高電位の電位
的障壁３１の頂部３２は、導電帯の幅に対応した平坦な
形状となっている。このため、電位的な井戸３０にトラ
ップされた金属イオンがこの井戸３０から流出する際に
乗り越えるべきポテンシャル障壁の幅が広くなるので、
この井戸３０からの金属イオンの流出を防止することが
できる。従って、長期に渡って金属イオンが電極４から
溶出した場合、あるいは、急激に多量の金属イオンが溶
出した場合であっても、本例のような帯状のＡｌ配線９
による導電帯により電位的障壁３１を形成することによ
り、多量の金属イオンの移動を井戸３０により阻害する
ことが可能である。このため、本例の導電帯によるリー
クパスを阻止する効果は大きく、より信頼性の高い半導
体装置を実現することが可能である。
配線９として、帯状の断面を有する配線を用いている。
従って、このＡｌ配線９により生成された高電位の電位
的障壁３１の頂部３２は、導電帯の幅に対応した平坦な
形状となっている。このため、電位的な井戸３０にトラ
ップされた金属イオンがこの井戸３０から流出する際に
乗り越えるべきポテンシャル障壁の幅が広くなるので、
この井戸３０からの金属イオンの流出を防止することが
できる。従って、長期に渡って金属イオンが電極４から
溶出した場合、あるいは、急激に多量の金属イオンが溶
出した場合であっても、本例のような帯状のＡｌ配線９
による導電帯により電位的障壁３１を形成することによ
り、多量の金属イオンの移動を井戸３０により阻害する
ことが可能である。このため、本例の導電帯によるリー
クパスを阻止する効果は大きく、より信頼性の高い半導
体装置を実現することが可能である。
【００２１】このように、本例のチップ１０において
は、その周辺に配列された電極４から形成されるリーク
パスを、Ａｌ配線９を用いた導電帯により防止してい
る。このためには、Ａｌ配線９の電位をできる限り高い
電位に保持する必要があるが、本例の装置においては、
このＡｌ配線９を、ポリシリコン層２１を介して電源配
線２０に接続することにより、高電位を保持するように
している。そして、このポリシリコン層２１により、内
部のＡｌ配線の腐食防止、および、Ａｌ配線９を介した
リーク電流の低減を可能としている。すなわち、ポリシ
リコン層２１は、基板１、あるいはフィールド酸化膜２
と同質の素材であるため、密着性が良く、また、腐食に
対しても安定している。従って、クラックなどにより導
電帯たるＡｌ配線９に水分が侵入した場合に、このＡｌ
配線９に沿って水分が基板１の内部に形成された回路に
侵入することをポリシリコン層２１により防止すること
ができる。このため、Ａｌ配線９が水分により腐食して
も、基板内部に腐食が進行することは防止され、回路、
あるいは電極４に与える影響は少ない。さらに、このＡ
ｌ配線９から基板１に向かってリークパスが形成された
場合であっても、Ａｌ配線９を高抵抗であるポリシリコ
ン層２１を介して電源配線２０と接続してあるので、リ
ークパスを流れる電流値が制限できる。従って、このよ
うな場合であっても、リーク電流の低減を図ることがで
き、Ａｌ配線９の腐食量の低減を図ることもできる。ま
た、ポリシリコン層２１に限らず、不純物拡散層などに
よっても同様の効果を得ることが可能である。
は、その周辺に配列された電極４から形成されるリーク
パスを、Ａｌ配線９を用いた導電帯により防止してい
る。このためには、Ａｌ配線９の電位をできる限り高い
電位に保持する必要があるが、本例の装置においては、
このＡｌ配線９を、ポリシリコン層２１を介して電源配
線２０に接続することにより、高電位を保持するように
している。そして、このポリシリコン層２１により、内
部のＡｌ配線の腐食防止、および、Ａｌ配線９を介した
リーク電流の低減を可能としている。すなわち、ポリシ
リコン層２１は、基板１、あるいはフィールド酸化膜２
と同質の素材であるため、密着性が良く、また、腐食に
対しても安定している。従って、クラックなどにより導
電帯たるＡｌ配線９に水分が侵入した場合に、このＡｌ
配線９に沿って水分が基板１の内部に形成された回路に
侵入することをポリシリコン層２１により防止すること
ができる。このため、Ａｌ配線９が水分により腐食して
も、基板内部に腐食が進行することは防止され、回路、
あるいは電極４に与える影響は少ない。さらに、このＡ
ｌ配線９から基板１に向かってリークパスが形成された
場合であっても、Ａｌ配線９を高抵抗であるポリシリコ
ン層２１を介して電源配線２０と接続してあるので、リ
ークパスを流れる電流値が制限できる。従って、このよ
うな場合であっても、リーク電流の低減を図ることがで
き、Ａｌ配線９の腐食量の低減を図ることもできる。ま
た、ポリシリコン層２１に限らず、不純物拡散層などに
よっても同様の効果を得ることが可能である。
【００２２】そして、このようなＡｌ配線９は、チップ
１０の端部７から発生し易いクラックが、金属電極４な
どの回路内部に達することを防止する機能もある。従っ
て、Ａｌ配線９は、導電帯として配置されると同時に、
犠牲電極、また、クラックの侵入防止などの効果も備え
ている。
１０の端部７から発生し易いクラックが、金属電極４な
どの回路内部に達することを防止する機能もある。従っ
て、Ａｌ配線９は、導電帯として配置されると同時に、
犠牲電極、また、クラックの侵入防止などの効果も備え
ている。
【００２３】なお、本例においては、Ａｌ配線を用いた
導電帯の形成された半導体装置に基づき説明している
が、導電帯は、Ａｌ配線に限らず、ポリシリコン、不純
物拡散層など、半導体装置を構成するために通常用いら
れるものを用いて、特別な加工工程もなく、容易に形成
することができる。また、複数列の導電帯を用いること
により、複数の電位的井戸を形成し、回路のより一層の
保護を図ることも可能である。そして、この導電帯は、
電極に限らず、高電圧下において作動する半導体装置に
広く応用できる。
導電帯の形成された半導体装置に基づき説明している
が、導電帯は、Ａｌ配線に限らず、ポリシリコン、不純
物拡散層など、半導体装置を構成するために通常用いら
れるものを用いて、特別な加工工程もなく、容易に形成
することができる。また、複数列の導電帯を用いること
により、複数の電位的井戸を形成し、回路のより一層の
保護を図ることも可能である。そして、この導電帯は、
電極に限らず、高電圧下において作動する半導体装置に
広く応用できる。
【００２４】なお、電位障壁を形成するための導電層に
電位を与える他の方法として、専用パッドを設けて外部
から電位を与えることも可能であり、さらに前記専用パ
ッドから、または内部の昇圧回路電源等から前記導電層
に電源電圧より高い電位を与える方法も可能である。こ
れらの方法は本発明での導電層に電位を与える方法に関
するものであり、実施例で示した他の方法との組合せ、
例えば導電層からのリークする電流を制限する目的等の
ために導電層と電位供給源とを高抵抗を介して接続する
方法等とを組合わせて実施することも可能である。
電位を与える他の方法として、専用パッドを設けて外部
から電位を与えることも可能であり、さらに前記専用パ
ッドから、または内部の昇圧回路電源等から前記導電層
に電源電圧より高い電位を与える方法も可能である。こ
れらの方法は本発明での導電層に電位を与える方法に関
するものであり、実施例で示した他の方法との組合せ、
例えば導電層からのリークする電流を制限する目的等の
ために導電層と電位供給源とを高抵抗を介して接続する
方法等とを組合わせて実施することも可能である。
【００２５】
【発明の効果】以上において説明したように、本発明に
係る半導体装置は、その基板内に構成された回路、特
に、回路の外周に配置されることの多い電極の外側に、
電位的な障壁を形成するための導電層が形成されている
ことを特徴としており、この導電層により、イオン化さ
れた金属により発生するリークパスの阻止を可能として
いる。このため、リークパスに起因する半導体装置の特
性悪化、電極等の腐食など、半導体装置の長期信頼性に
係るトラブルを未然に防止することができる。そして、
耐久性が高く、また、信頼性、特に、長期信頼性の高い
半導体装置を実現することができる。
係る半導体装置は、その基板内に構成された回路、特
に、回路の外周に配置されることの多い電極の外側に、
電位的な障壁を形成するための導電層が形成されている
ことを特徴としており、この導電層により、イオン化さ
れた金属により発生するリークパスの阻止を可能として
いる。このため、リークパスに起因する半導体装置の特
性悪化、電極等の腐食など、半導体装置の長期信頼性に
係るトラブルを未然に防止することができる。そして、
耐久性が高く、また、信頼性、特に、長期信頼性の高い
半導体装置を実現することができる。
【００２６】また、このような導電層を形成することに
より、半導体装置のスクライブ面から発生し易いヘアー
クラックによる不具合を容易に防止することができる。
従って、従来の半導体装置においてクラックの侵入防止
と、高電圧の印加される電極と基板との電位勾配を緩和
するために確保されていた距離を短縮することが可能で
あり、スクライブ面と電極などの基板に構成される回路
との距離を短縮でき、半導体装置の小型化を図ることも
可能となる。さらに、この導電層により、高電圧の印加
される金属電極などの腐食を防止することができるの
で、金属電極に希金属以外の金属を用いることが可能と
なり、半導体装置の低価格化を図ることも可能となる。
より、半導体装置のスクライブ面から発生し易いヘアー
クラックによる不具合を容易に防止することができる。
従って、従来の半導体装置においてクラックの侵入防止
と、高電圧の印加される電極と基板との電位勾配を緩和
するために確保されていた距離を短縮することが可能で
あり、スクライブ面と電極などの基板に構成される回路
との距離を短縮でき、半導体装置の小型化を図ることも
可能となる。さらに、この導電層により、高電圧の印加
される金属電極などの腐食を防止することができるの
で、金属電極に希金属以外の金属を用いることが可能と
なり、半導体装置の低価格化を図ることも可能となる。
【図１】本発明の実施例に係る半導体装置を示す説明図
である。
である。
【図２】図１に示す半導体装置の電極近傍の断面を示す
断面図である。
断面図である。
【図３】従来の半導体装置を示す説明図である。
【図４】図３に示す半導体装置の電極近傍の断面を示す
断面図である。
断面図である。
１ ・・・ 半導体集積回路基板 ２ ・・・ フィールド酸化膜 ３ ・・・ オーバーコート膜 ４ ・・・ 電極 ５ ・・・ 電極プレート ６ ・・・ バンプ ７ ・・・ 基板端部のスクライブ面 ８ ・・・ フィンガー ９ ・・・ Ａｌ配線 １０・・・ 半導体装置（チップ） １３・・・ リークパス ２０・・・ 電源配線 ２１・・・ ポリシリコン層 ２２・・・ Ａｌ配線の支線 ３０・・・ 電位的な井戸 ３１・・・ 電位的障壁 ３２・・・ 頂部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｄ 8427−4Ｍ Ｈ 8427−4Ｍ
Claims (14)
- 【請求項１】 半導体集積基板上に回路の構成された半
導体装置において、この回路の外周部の少なくとも１部
分に沿って、この外周部と前記半導体集積基板の端部と
の間に、該半導体集積基板の電位より高い電位に保持さ
れた電位的障壁を形成するための導電層が配置されてい
ることを特徴とする半導体装置。 - 【請求項２】 半導体集積基板の端部に沿って形成され
た金属電極を有する半導体装置において、これらの金属
電極の少なくとも１部の金属電極の近傍に、該半導体集
積基板の電位より高い電位に保持された電位的障壁を形
成するための導電層が配置されていることを特徴とする
半導体装置。 - 【請求項３】 請求項２において、前記導電層が、前記
金属電極と前記半導体集積基板の端部との間に配置され
ていることを特徴とする半導体装置。 - 【請求項４】 請求項２または３において、前記導電層
が、前記金属電極間に配置されていることを特徴とする
半導体装置。 - 【請求項５】 請求項２ないし４のいずれかにおいて、
前記金属電極は、直流電圧の印加される電極であること
を特徴とする半導体装置。 - 【請求項６】 請求項１ないし５のいずれかにおいて、
前記導電層と、前記半導体集積基板上に構成された回路
の高電圧電源とを接続する接続手段が形成されているこ
とを特徴とする半導体装置。 - 【請求項７】 請求項６において、前記接続手段は、前
記高電位電源と前記導電層とを接続する非金属製配線を
具備していることを特徴とする半導体装置。 - 【請求項８】 請求項６または７において、前記接続手
段は、前記高電位電源と前記導電層とを接続する高抵抗
手段を具備していることを特徴とする半導体装置。 - 【請求項９】 請求項６ないし８のいずれかにおいて、
前記接続手段は、前記半導体集積基板上に形成されたポ
リシリコン層であることを特徴とする半導体装置。 - 【請求項１０】 請求項６ないし８のいずれかにおい
て、前記接続手段は前記半導体集積基板上に形成された
不純物拡散層であることを特徴とする半導体装置。 - 【請求項１１】 請求項１ないし１０のいずれかにおい
て、前記導電層は、帯状の導電帯であることを特徴とす
る半導体装置。 - 【請求項１２】 請求項１ないし１１のいずれかにおい
て、前記導電層は、前記半導体集積基板上に形成された
アルミニウム配線であることを特徴とする半導体装置。 - 【請求項１３】 請求項１ないし１１のいずれかにおい
て、前記導電層は、前記半導体集積基板上に形成された
ポリシリコン層であることを特徴とする半導体装置。 - 【請求項１４】 請求項１ないし１１のいずれかにおい
て、前記導電層は、前記半導体集積基板上に形成された
不純物拡散層であることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/784,190 US5262671A (en) | 1990-10-20 | 1991-10-29 | Semiconductor device in which a peripheral potential barrier is established |
| JP03282934A JP3077315B2 (ja) | 1990-10-29 | 1991-10-29 | 半導体装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29125390 | 1990-10-29 | ||
| JP3-240665 | 1991-09-20 | ||
| JP2-291253 | 1991-09-20 | ||
| JP24066591 | 1991-09-20 | ||
| JP03282934A JP3077315B2 (ja) | 1990-10-29 | 1991-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136141A true JPH05136141A (ja) | 1993-06-01 |
| JP3077315B2 JP3077315B2 (ja) | 2000-08-14 |
Family
ID=27332854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03282934A Expired - Fee Related JP3077315B2 (ja) | 1990-10-20 | 1991-10-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5262671A (ja) |
| JP (1) | JP3077315B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3879566A4 (en) * | 2018-11-26 | 2021-12-01 | Huawei Technologies Co., Ltd. | PACKAGING STRUCTURE AND COMMUNICATION DEVICE |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6752830B1 (en) * | 1999-07-20 | 2004-06-22 | Ethicon, Inc. | Apparatus and method for reconstructing a ligament |
| JP2004327910A (ja) * | 2003-04-28 | 2004-11-18 | Sharp Corp | 半導体装置およびその製造方法 |
| KR20090054817A (ko) * | 2007-11-27 | 2009-06-01 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4364078A (en) * | 1978-08-15 | 1982-12-14 | Synertek | Edge barrier of polysilicon and metal for integrated circuit chips |
| DE3137914A1 (de) * | 1981-09-23 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur kompensation von korrosionseffekten inintegrierten halbleiterschaltkreisen |
| US4835592A (en) * | 1986-03-05 | 1989-05-30 | Ixys Corporation | Semiconductor wafer with dice having briding metal structure and method of manufacturing same |
-
1991
- 1991-10-29 JP JP03282934A patent/JP3077315B2/ja not_active Expired - Fee Related
- 1991-10-29 US US07/784,190 patent/US5262671A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3879566A4 (en) * | 2018-11-26 | 2021-12-01 | Huawei Technologies Co., Ltd. | PACKAGING STRUCTURE AND COMMUNICATION DEVICE |
| US11984407B2 (en) | 2018-11-26 | 2024-05-14 | Huawei Technologies Co., Ltd. | Package structure and communications device with suppressed ion migration in bonding material |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3077315B2 (ja) | 2000-08-14 |
| US5262671A (en) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4625227A (en) | Resin molded type semiconductor device having a conductor film | |
| US5583381A (en) | Resin molded type-semiconductor device having a conductor film | |
| JP2718854B2 (ja) | 半導体装置 | |
| JP3077315B2 (ja) | 半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| US5552639A (en) | Resin molded type semiconductor device having a conductor film | |
| US7592672B2 (en) | Grounding structure of semiconductor device including a conductive paste | |
| US6724093B2 (en) | Semiconductor devices and their manufacture | |
| JP2844633B2 (ja) | 接着増進剤を有するプラスチック封止用半導体ダイ | |
| JP2933554B2 (ja) | 半導体装置およびその製造方法 | |
| CN211788920U (zh) | 半导体装置 | |
| JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS615562A (ja) | 半導体装置 | |
| US6037652A (en) | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same | |
| JPH07135203A (ja) | 半導体装置 | |
| JPH03227539A (ja) | 半導体装置 | |
| JPS60144955A (ja) | 半導体装置 | |
| JPS58192337A (ja) | 半導体装置 | |
| JPS61113272A (ja) | 紫外線消去型半導体記憶装置 | |
| JPH027447A (ja) | 樹脂封止型半導体装置 | |
| JPH01214126A (ja) | 半導体装置 | |
| JPS63111651A (ja) | 半導体装置 | |
| JPH01143237A (ja) | 半導体装置 | |
| JPS5823451A (ja) | 半導体装置 | |
| JPS6232636A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |