KR20090054817A - 인쇄회로기판 - Google Patents
인쇄회로기판 Download PDFInfo
- Publication number
- KR20090054817A KR20090054817A KR1020070121700A KR20070121700A KR20090054817A KR 20090054817 A KR20090054817 A KR 20090054817A KR 1020070121700 A KR1020070121700 A KR 1020070121700A KR 20070121700 A KR20070121700 A KR 20070121700A KR 20090054817 A KR20090054817 A KR 20090054817A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- osp
- printed circuit
- circuit board
- sacrificial electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
인쇄회로기판이 개시된다. 절연층과, 절연층에 형성되는 제1 금속패드(pad)와, 제1 금속패드 보다 이온화 경향이 작으며 제1 금속패드와 전기적으로 결합되는 제2 금속패드 및 제1 금속패드의 부식을 방지하도록 제2 금속패드와 전기적으로 결합되는 희생전극을 포함하는 인쇄회로기판은, 이온화 경향이 상이한 금속패드 간에 갈바닉 부식(galvanic corrosion)으로 인한 과 에칭을 방지할 수 있다.
OSP, 갈바닉 부식, 희생전극, 인쇄회로기판
Description
본 발명은 인쇄회로기판에 관한 것이다.
반도체 패키지 기판은 그 표면에 전자소자가 장착되거나, BGA(ball grid array)기판과 같은 경우 다른 패키지 기판과 전기적 연결을 제공하기도 한다. 이 때, 전자소자 또는 다른 패키지 기판과의 전기적 연결의 제공을 위해 와이어 본딩 패드(wire bonding pad) 또는 솔더 볼 패드(solder ball pad) 등이 사용된다.
도 1은 종래기술에 따른 기판 스트립을 나타낸 평면도이고, 도 2는 종래기술에 따른 단위기판을 나타낸 평면도이다. 도 1에 도시된 바와 같이, 기판 스트립(100)은 단위기판(130)이 형성되는 유닛 영역(120)과, 유닛(unit) 영역(120) 이외의 몰드 게이트(mold gate, 112)가 형성되는 더미(dummy)영역(110)을 포함한다. 또한, 기판 스트립(100)은 최종적으로 단위기판(130)의 제품 영역(140)으로 절단되어 완제품이 된다.
도 2에 도시된 바와 같이, 반도체 패키지 기판의 경우, 외부와 전기적 연결 을 제공하기 위해, 솔더 볼 패드, 와이어 본딩 패드 등이 형성되어 있다. 솔더 볼 패드는 구리(Cu)의 산화방지하고 솔더 볼의 결합력을 향상시키기 위해 구리층의 표면에 OSP(organic solderability preservative)처리가 수행되고, 와이어 본딩 패드의 표면에는 금(Au)과 니켈(Ni)을 포함하는 금도금 처리가 수행된다. 금도금을 위해 도금 인입선(136)이 금도금 패드(132)와 연결되어 있다.
솔더 볼 패드와 같이 OSP 패드(134)의 경우 금도금 패드(132)인 와이어 본딩 패드 등과 전기적으로 연결되어 있다. 이 경우, OSP 패드(134)와 금도금 패드(132) 간에 구리와 금의 이온화 경향의 차이에 따라 산성 화합물 내에서 갈바닉 부식(galvanic corrosion)이 발생하고, 결국 OSP 패드(134)가 과도하게 에칭되어, 그 두께나 폭이 현저하게 감소하게 되는 문제가 있었다.
특히, 이러한 문제는 OSP 패드(134)와 금도금 패드(132) 간에 면적차이가 클수록 현저하게 발생하게 된다. 또한 이러한 문제를 해결하기 위해 OSP 패드(134)를 과도하게 크게 형성하는 경우, 배선 밀도를 높일 수 없는 어려움이 있었다.
본 발명은 OSP(organic solderability preservative) 전처리 시, 이온화 경향이 상이한 금속패드 간에 갈바닉 부식(galvanic corrosion)으로 인해 발생하는 과 에칭을 방지할 수 있는 인쇄회로기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층과, 절연층에 형성되는 제1 금속패드(pad)와, 제1 금속패드 보다 이온화 경향이 작으며 제1 금속패드와 전기적으로 결합되는 제2 금속패드 및 제1 금속패드의 부식을 방지하도록 제2 금속패드와 전기적으로 결합되는 희생전극을 포함하는 인쇄회로기판이 제공된다.
여기서, 절연층은 복수의 단위기판이 형성되는 유닛(unit) 영역과, 더미(dummy) 영역으로 구획될 수 있으며, 희생전극은 더미 영역 또는 단위기판에 형성될 수 있다. 또한, 희생전극은 제1 금속패드와 동일한 금속을 포함하여 이루어질 수 있다.
한편, 제1 금속패드는 구리(Cu)를 포함하여 이루어질 수 있고, 제2 금속패드는 금(Au)을 포함하여 이루어질 수 있다.
상술한 바와 같이 본 발명에 따르면, 이온화 경향이 상이한 금속패드 간에 갈바닉 부식(galvanic corrosion)으로 인한 과 에칭을 방지할 수 있다.
본 발명의 실시예를 설명하기 앞서, OPS(organic solderability preservative)처리에 대해 설명하면 다음과 같다. 예를 들어, 솔더 볼 패드의 경우, 구리의 산화를 방지하고 솔더 볼과의 결합력을 향상시키지 위해 OSP 처리를 하 게 된다. OSP 처리는 imidazole계, benzotriazole계, benzimidazole계 등의 유기물을 패드나 홀(hole)의 구리와 치환 반응시켜 보호 피막을 형성하는 방법이다. 대표적으로 수용성 pre-flux 공법이 있다.
OSP 처리를 하는 경우, 그 전처리 과정에서 산성 화합물에 구리를 포함하여 형성되는 패드와 금을 포함하는 패드가 노출되어 갈바닉 부식이 발생하게 된다.
갈바닉 부식은 두 이종금속(dissimilar metal)이 전해질 용액 속에서 전위차가 존재하게 되고, 이들 사이에 전자의 이동이 일어난다. 그리하여 이온화 경향이 작은 금속의 부식속도는 감소되고 이온화 경향이 큰 금속의 부식속도는 촉진된다. 이러한 형태의 부식을 갈바닉 부식 또는 이종금속접촉부식이라 한다.
갈바닉 부식에 영향을 미치는 하나의 중요한 인자는 양극과 음극의 면적 비이다. 갈바닉 부식에 있어서 가장 위험한 조건은 소양극-대음극이다. 양극 면적에서의 전류밀도가 높을수록 부식속도는 커지게 된다. 반대로 소음극-대양극은 갈바닉 부식을 줄일 수 있는 좋은 조건이 된다. 예를 들어, 구리판에 박힌 철못과 철판에 박힌 구리못을 생각해보면, 전자는 소양극-대음극이고 후자는 소음극-대양극이다. 따라서 후자에 있어서 보다 전자에 있어서의 갈바닉 부식이 훨씬 심하게 되고 철못은 큰 손상을 입게 된다.
상술한 바와 같이, 본 발명의 제1 실시예에 따른 인쇄회로기판은 이러한 문제를 해결하기 위해, 절연층과, 절연층에 형성되는 제1 금속패드(pad)와, 제1 금속패드 보다 이온화 경향이 작으며 제1 금속패드와 전기적으로 결합되는 제2 금속패드 및 제1 금속패드의 부식을 방지하도록 제2 금속패드와 전기적으로 결합되는 희 생전극을 포함함으로써, 에칭성 화합물 내에서 이온화 경향이 상이한 금속패드 간에 갈바닉 부식(galvanic corrosion)으로 인한 과 에칭을 방지할 수 있다.
본 발명의 특징, 이점이 이하의 도면과 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 인쇄회로기판의 제1 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 기판 스트립의 일부를 나타낸 평면도이다. 도 3을 참고하면, 기판 스트립(100), 절연층(102), 더미 영역(110), 몰드 게이트(112), 유닛 영역(120), 단위기판(130), 금도금 패드(132), OSP 패드(134), 도금 인입선(136), 제품 영역(140), 희생전극(300) 등이 도시되어 있다.
인쇄회로기판은 절연층(102)과, 그 절연층(102)에 도전층이 일정한 패턴을 가지고 형성되는 것을 말한다. 인쇄회로기판은, 제조 공정 상에서 중간 단계로 기판 스트립(100)으로 지칭될 수 있고, 최종 생산물로서 기판 스트립(100)에 구획되며 최종적으로는 절단되는 단위기판(130)으로 지칭될 수도 있다. 기판 스트립(100)과 단위기판(130)은 모두 제조 공정 상에 그 형태에 따른 호칭으로 모두 인쇄회로기판으로 볼 수 있음을 밝힌다. 또한, 최종적으로 제품 영역(140)으로 절단되는 부분도 인쇄회로기판임은 자명하다.
인쇄회로기판이 기판 스트립(100)의 형태인 경우, 절연층(102)은 복수의 단 위기판(130)이 형성되는 유닛 영역(120)과, 유닛 영역(120) 이외의 영역인 더미 영역(110)으로 구획될 수 있다. 더미 영역(110)은 기판 스트립(100)을 정렬시키는 가이드홀 또는 몰드 게이트(mold gate, 112) 등을 포함할 수 있다.
본 발명의 제1 실시예는 본 발명이 인쇄회로기판의 한 형태인 단위기판(130) 상에서 구현되는 경우를 예로 들어 설명한다.
도 3에 도시된 바와 같이, 인쇄회로기판은 절연층(102)에 회로패턴(미도시)과 회로패턴에 외부와 전기적 연결을 제공하는 패드 등을 포함한다. 패드는 금도금층이 형성되는 금도금 패드(132)와 OSP처리가 수행되는 OSP 패드(134)로 나눌 수 있다. 금도금 패드(132)는 금 도금을 수행하기 위해 전원을 공급하는 도금 인입선(136)이 결합된다.
금도금 패드(132)는 OSP 패드(134)와 회로패턴을 통해 전기적으로 결합된다. OSP 패드(134)는 회로패턴의 일부에 형성될 수 있고, 예를 들면 구리(Cu)를 포함할 수 있다. 금(Au)은 구리 보다 이온화 경향이 작은 금속이다. 결국, 이온화 경향의 차이가 있는 구리와 금이 전기적으로 결합되어 있어, OSP 전 처리과정에서 산성 화합물에 두 금속을 포함하는 패드가 노출되면 OSP 패드(134)에서 갈바닉 부식이 발생하게 된다.
따라서, OSP 패드(134)의 갈바닉 부식을 방지하기 위해, 금도금 패드(132)에 희생전극(300)을 전기적으로 결합시킨다. 희생전극(300)은 예를 들면 구리를 포함하여 이루어질 수 있다. OSP 패드(134)를 이루는 금속과 동종의 희생전극(300)을 금도금 패드(132)에 결합시킴으로써, 갈바닉 부식이 발생하는 OSP 패드(134)와 금 도금 패드(132) 간의 면적 비의 차이를 줄일 수 있게 된다. 희생전극(300)은 회로패턴을 형성하는 단계에서, 회로패턴과 같이 형성할 수 있다.
한편, 본 실시예에서는 OSP 패드(134)의 갈바닉 부식을 방지하기 위해, OSP 패드(134)와 동종의 금속(구리)을 포함하는 희생전극(300)을 사용하여, 그 면적 비의 차이를 개선하는 방법을 사용하였으나, OSP 패드(134)를 이루는 금속 보다 이온화 경향이 큰 금속을 희생전극(300)으로 사용하여 갈바닉 부식의 발생을 줄일 수도 있을 것이다.
도 4는 본 발명의 제2 실시예에 따른 기판 스트립(100)의 일부를 나타낸 평면도이다. 본 발명의 제2 실시예에 따른 인쇄회로기판은 기판 스트립(100)의 형태를 가지고, 더미 영역(110)에 희생전극(300)이 형성된 경우를 예를 들어 설명한다.
도 4에 도시된 바와 같이, 희생전극(300)은 금도금 패드(132)와 도금 인입선(136)을 이용하여 전기적으로 결합되며 더미 영역(110)에 형성될 수 있다. 도금 인입선(136)과 몰드 게이트(112)는 금도금층이 형성되어 있다. OSP 패드(134)는 구리를 포함하여 이루어지며, 희생전극(300) 또한 구리를 포함하여 이루어진다. OSP 패드(134)와 동일한 금속으로 이루어지는 희생전극(300)을 더미 영역(110)에 형성하여, OSP 패드(134)와 금도금 패드(132) 간에 면적 비의 차이를 줄여, OSP 전처리 시 발생할 수 있는 이들 간의 갈바닉 부식의 발생을 줄일 수 있다.
결국, 희생전극(300)을 최종 생산물이 되는 단위기판(130)이 아닌 더미 영역(110)에 형성하여, 배선밀도를 높일 수 있으면서도, 갈바닉 부식으로 인한 문제 를 해결할 수 있게 된다.
도 5는 본 발명의 제3 실시예에 따른 기판 스트립(100)의 일부를 나타낸 평면도이다. 본 발명의 제3 실시예에 따른 인쇄회로기판은, 인쇄회로기판이 기판 스트립(100)의 형태를 가지고, 더미 영역(110)에 형성되는 몰드 게이트를 금도금하지 않음으로써, 이를 희생전극(300)으로 사용하는 경우를 예로 들어 설명한다.
몰드 게이트는 기판 스트립(100)의 일측에 형성되며, 에폭시 몰딩 수지의 유입을 용이하게 하고, 이 후 단계에서 그 분리를 용이하도록 하기 위해 금 도금이 수행될 수 있다. 그러나, 최근 에폭시 몰딩 수지의 개선으로 몰드 게이트의 금도금은 생략될 수 있다. 따라서, 몰드 게이트의 표면이 구리를 포함하여 이루어질 수 있고, 이를 희생전극(300)으로 이용하여 별도의 희생전극(300)을 형성하지 않을 수 있다.
본 실시예 역시 구리를 포함하는 몰드 게이트가 희생전극(300)이 되어, 금도금 패드(132)와 면적 비의 차이를 줄여 OSP 전 처리시에 발생하는 갈바닉 부식을 줄일 수 있다. 또한, 더미 영역(110)에 희생전극(300)을 형성하여, OSP 패드(134)의 크기를 과도하게 크게 하지 않으면서도 갈바닉 부식을 막을 수 있어 단위기판(130)의 배선밀도를 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발 명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 기판 스트립을 나타낸 평면도.
도 2는 종래기술에 따른 단위기판을 나타낸 평면도.
도 3은 본 발명의 제1 실시예에 따른 기판 스트립의 일부를 나타낸 평면도.
도 4는 본 발명의 제2 실시예에 따른 기판 스트립의 일부를 나타낸 평면도.
도 5는 본 발명의 제3 실시예에 따른 기판 스트립의 일부를 나타낸 평면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 스트립 102 : 절연층
110 : 더미 영역 112 : 몰드 게이트
120 : 유닛 영역 130 : 단위기판
132 : 금도금 패드 134 : OSP 패드
136 : 도금 인입선 140 : 제품 영역
300 : 희생전극
Claims (7)
- 절연층과;상기 절연층에 형성되는 제1 금속패드(pad)와;상기 제1 금속패드 보다 이온화 경향이 작으며, 상기 제1 금속패드와 전기적으로 결합되는 제2 금속패드; 및상기 제1 금속패드의 부식을 방지하도록 상기 제2 금속패드와 전기적으로 결합되는 희생전극을 포함하는 인쇄회로기판.
- 제1항에 있어서,상기 절연층은복수의 단위기판이 형성되는 유닛(unit) 영역과, 더미(dummy) 영역으로 구획되는 것을 특징으로 하는 인쇄회로기판.
- 제2항에 있어서,상기 희생전극은 상기 더미 영역에 형성되는 것을 특징으로 하는 인쇄회로기판.
- 제2항에 있어서,상기 희생전극은 상기 단위기판에 형성되는 것을 특징으로 하는 것을 특징으로 하는 인쇄회로기판.
- 제1항에 있어서,상기 희생전극은상기 제1 금속패드와 동일한 금속을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
- 제1항에 있어서,상기 제1 금속패드는 구리(Cu)를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
- 제6항에 있어서,상기 제2 금속패드는금(Au)을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121700A KR20090054817A (ko) | 2007-11-27 | 2007-11-27 | 인쇄회로기판 |
US12/292,853 US20090133902A1 (en) | 2007-11-27 | 2008-11-26 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121700A KR20090054817A (ko) | 2007-11-27 | 2007-11-27 | 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090054817A true KR20090054817A (ko) | 2009-06-01 |
Family
ID=40668746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070121700A KR20090054817A (ko) | 2007-11-27 | 2007-11-27 | 인쇄회로기판 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090133902A1 (ko) |
KR (1) | KR20090054817A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101066642B1 (ko) * | 2009-08-31 | 2011-09-22 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
US11852930B2 (en) | 2019-06-21 | 2023-12-26 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI416687B (zh) * | 2010-12-28 | 2013-11-21 | Powertech Technology Inc | 薄化注澆口表面電鍍層之基板條結構 |
US9107302B2 (en) * | 2013-02-12 | 2015-08-11 | Raytheon Company | Dummy structure for visual aid in printed wiring board etch inspection |
JP6193622B2 (ja) * | 2013-05-28 | 2017-09-06 | 日本特殊陶業株式会社 | 配線基板ユニットおよびリード付き配線基板の製造方法 |
US9504152B2 (en) | 2014-07-02 | 2016-11-22 | Samsung Electronics Co., Ltd. | Printed circuit board for semiconductor package |
CN104066270A (zh) * | 2014-07-02 | 2014-09-24 | 三星半导体(中国)研究开发有限公司 | 用于电路板的表面镀层、焊盘和电路板 |
US10192840B2 (en) * | 2015-09-25 | 2019-01-29 | Intel Corporation | Ball pad with a plurality of lobes |
JP7003012B2 (ja) * | 2018-08-10 | 2022-02-04 | 日東電工株式会社 | 配線回路基板集合体シートおよびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3077315B2 (ja) * | 1990-10-29 | 2000-08-14 | セイコーエプソン株式会社 | 半導体装置 |
US6962834B2 (en) * | 2002-03-22 | 2005-11-08 | Stark David H | Wafer-level hermetic micro-device packages |
JP2003311539A (ja) * | 2002-04-30 | 2003-11-05 | Sony Corp | 研磨方法および研磨装置、並びに半導体装置の製造方法 |
TWI246375B (en) * | 2004-05-06 | 2005-12-21 | Siliconware Precision Industries Co Ltd | Circuit board with quality-identified mark and method for identifying the quality of circuit board |
KR100688833B1 (ko) * | 2005-10-25 | 2007-03-02 | 삼성전기주식회사 | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 |
-
2007
- 2007-11-27 KR KR1020070121700A patent/KR20090054817A/ko not_active Application Discontinuation
-
2008
- 2008-11-26 US US12/292,853 patent/US20090133902A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101066642B1 (ko) * | 2009-08-31 | 2011-09-22 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
US8253032B2 (en) | 2009-08-31 | 2012-08-28 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board strip and panel |
US11852930B2 (en) | 2019-06-21 | 2023-12-26 | Samsung Display Co., Ltd. | Display device |
Also Published As
Publication number | Publication date |
---|---|
US20090133902A1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090054817A (ko) | 인쇄회로기판 | |
CN101286457B (zh) | 布线板及其制造方法 | |
JP5532570B2 (ja) | リードフレーム型基板とその製造方法ならびに半導体装置 | |
US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
US8461675B2 (en) | Substrate panel with plating bar structured to allow minimum kerf width | |
JP5588035B2 (ja) | 印刷回路基板のパネル | |
CN103906370B (zh) | 芯片封装结构、具有内埋元件的电路板及其制作方法 | |
US8637972B2 (en) | Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel | |
KR20170016823A (ko) | 시안계 전해 금 도금욕 및 이것을 사용하는 범프 형성 방법 | |
US20070269929A1 (en) | Method of reducing stress on a semiconductor die with a distributed plating pattern | |
US20070267759A1 (en) | Semiconductor device with a distributed plating pattern | |
JP2002231871A (ja) | リードフレームの製造方法及びリードフレーム | |
US20220007502A1 (en) | Electronic Module | |
US20210375729A1 (en) | Multi-pitch leads | |
JP2006294670A (ja) | 半導体装置の製造方法 | |
US7611927B2 (en) | Method of minimizing kerf width on a semiconductor substrate panel | |
US7709745B2 (en) | Circuit board with plating bar | |
JP2005191131A (ja) | 配線基板の製造方法 | |
KR100648970B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20090126602A (ko) | 인쇄회로기판 조립체 | |
KR101118720B1 (ko) | 반도체 기판 패널 상에서의 커프 폭을 최소화하기 위한 2측면을 갖는 기판 리드 접속 | |
US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 | |
JP2013258352A (ja) | 配線基板の製造方法、および配線基板 | |
JP2009246066A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |