JP5499986B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP5499986B2
JP5499986B2 JP2010180028A JP2010180028A JP5499986B2 JP 5499986 B2 JP5499986 B2 JP 5499986B2 JP 2010180028 A JP2010180028 A JP 2010180028A JP 2010180028 A JP2010180028 A JP 2010180028A JP 5499986 B2 JP5499986 B2 JP 5499986B2
Authority
JP
Japan
Prior art keywords
sealing
resin
substrate
lower mold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010180028A
Other languages
English (en)
Other versions
JP2012039024A (ja
Inventor
秀夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010180028A priority Critical patent/JP5499986B2/ja
Publication of JP2012039024A publication Critical patent/JP2012039024A/ja
Application granted granted Critical
Publication of JP5499986B2 publication Critical patent/JP5499986B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法及び半導体製造装置に関するものであり、例えば、樹脂封止型半導体装置のワイヤーフローを防止し、外形寸法を均一にするための半導体装置の製造方法及び半導体製造装置に関するものである。
従来のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｌｌａｙ）などの半導体装置は、基板へ半導体素子を搭載し、半導体素子の電極と基板のボンディング端子とをボンディングワイヤで接続し、その周囲を樹脂封止する。次いで、外部端子となるはんだボールを搭載し、任意の外形サイズにダイシングし個片化して製造している。
この場合の樹脂封止法として、エポキシ系の固形樹脂を使用したトランスファー封止方法が行われているが、最近では粒状樹脂を使用した圧縮成形封止方法も行われている。ここで、図２２乃至図３８を参照して従来の樹脂封止方法を説明する。
まず、初めに、図２２乃至図３１を参照して、従来のトランスファー封止方法による半導体装置の製造方法を説明する。図２２乃至図２４は封止前基板の構成説明図であり、図２２は封止前基板の概略的上面図であり、図２３は封止前基板の概略的背面図であり、図２４は封止前基板の概略断面図である。
図２２乃至図２４に示すように、基板２１上の半導体素子搭載部に半導体素子２２をペースト状またはテープ状などの接着剤２３により固着搭載し、半導体素子２２の電極２４と基板２１のボンディング端子２５とをボンディングワイヤ２６で接続する。
基板２１のボンディング端子２５と裏面に設けたランド２７は基板２１内のスルーホール（図示せず）部も含めた配線パターン（図示せず）でつながっている。ランド２７はマトリクス状に配列されている。なお、説明の便宜上、ワイヤボンディング済の基板を、樹脂で封止成形される前の基板なので封止前基板２０とする。
次に、図２５及び図２６を参照して、従来のトランスファー封止による封止装置を説明する。図２５は、従来のトランスファー封止による封止装置の上金型ユニット１１０を示す平面透視図であり、上金型１１１、カル１１２、ランナ１１３、ゲート１１４、キャビティー１１５、ベント１１６、上金型エジェクターピン１１７を備えている。
図２６は、従来のトランスファー封止による封止装置の下金型ユニット１２０を示す平面透視図であり、下金型１２１、ポット１２２、プランジャー１２３、基板配置領域１２４、下金型エジェクターピン１２５を備えている。
次に、図２７乃至図３１を参照して、従来のトランスファー封止による封止工程を説明する。なお、以下の各図は、図２４と同じ方向の概略的断面図である。まず、図２７（ａ）に示すように、封止装置のローダー（図示せず）から搬送装置（図示せず）によって下金型１２１の基板配置領域１２４へ封止前基板２０をセットする。この時、下金型１２１のガイドピン（図示せず）と封止前基板２０の基板２１に設けたガイドホール（図示せず）で所定の位置に正確にセットされる。また、上金型ユニット１１０および、下金型ユニット１２０は例えば、１５０℃〜１８０℃の高温に保たれている。
次いで、図２７（ｂ）に示すように、樹脂ストッカ（図示無し）から樹脂搬送機構（図示無し）によって吸着搬送されてポット１２２に封止樹脂６４をセットする。封止樹脂６４の大きさは、カル１１２、ランナ１１３、ゲート１１４、キャビティー１１５、ポット１２２のサイズを考慮しあらかじめ決めておく必要がある。封止樹脂６４がセットされた後は、樹脂搬送機構は金型の外側へ退避する機構となっている。
次いで、図２８（ｃ）に示すように、下金型ユニット１２０を上昇させ、上金型１１１と下金型１２１で封止中基板２８の基板２１をクランプする。次いで、図２８（ｄ）に示すように、封止樹脂６４を下金型ユニット１２０の熱により溶融させた後、プランジャー１２３を上昇させて溶融した封止樹脂６４をカル１１２、ランナ１１３、ゲート１１４、キャビティー１１５の順で流し込む。
なお、封止樹脂６４が流れ込む前にキャビティー１１５内にある空気は、ベント１１６から金型の外へ排出している。また、封止樹脂６４は、高温のもとで硬化するまで一定時間キュアされる。なお、説明の便宜上、封止樹脂６４で成形された後の基板を封止後基板２９とする。
次いで、図２９（ｅ）に示すように、下金型ユニット１２０を下降させると同時に上金型エジェクターピン１１７を下降させて、上金型１１１を封止後基板２９の基板２１からエジェクトする。次いで、図２９（ｆ）に示すように、下金型ユニット１２０をさらに下降させて型開きにする。この時、プランジャー１２３も下降させる。
次いで、図３０（ｇ）に示すように、下金型エジェクターピン１２５を上昇させて、下金型１２１から封止後基板２９の封止樹脂６４をエジェクトする。
次いで、図３０（ｈ）に示すように、封止後基板２９を搬送装置（図示せず）の搬送アームで支持した状態で下金型エジュクターピン１２５を下降させ、封止後基板２９は、搬送装置により封止装置のアンローダー（図示せず）へ搬送される。
図３１（ｉ）は、封止装置から取り出された封止後基板２９を示している。次いで、図３１（ｊ）に示すように、封止後基板２９からその後の工程で不要となる部分の封止樹脂６４をゲートブレイクする。ゲートブレイクは、封止装置の中で実施する場合もある。
次いで、図３１（ｋ）に示すように、封止後基板２９のランド２７に、はんだボール７１を形成する。はんだボール７１の形成工程は、一般的には、封止後基板２９裏面のランド２７に相対する位置が開口した印刷マスクを使用してクリーム状のはんだを印刷した後、はんだボール７１を仮搭載し、リフローにてランド２７へ固着している。なお、クリーム状はんだを印刷する前にフラックスを印刷する場合もある。
次いで、図３１（ｌ）に示すように、封止後基板２９をダイシングテープ７２上に貼り付けた後、封止後基板２９の所定のラインに沿って高速回転のブレード７３で切断する。この時、ダイシングテープ７２の一部も切断し、ダイシング後は個片化された半導体装置７０をダイシングテープ７２から剥離することで半導体装置７０が完成する。
図３１（ｍ）は、完成後の半導体装置７０の概念的断面図である。なお、製造工程の中で、封止後の樹脂表面に社名や半導体素子の名称などを、インクやレーザーなどで刻印する捺印工程があるが説明の便宜上省略している。
次に、図３２乃至図３８を参照して、従来の圧縮成形封止方法による半導体装置の製造方法を説明する。なお、封止前基板は図２２乃至図２４に示した封止前基板と全く同様であるとする。まず、図３２及び図３３を参照して、従来の圧縮成形封止方法による封止装置を説明する。
図３２は、従来の圧縮成形封止方法による封止装置の上金型ユニット１３０を示す平面透視図であり、上金型１３１、上金型エジェクターピン１３２、基板配置領域１３３、吸着孔１３４、真空吸着機構１３５を備えている。
図３３は、従来の圧縮成形封止方法による封止装置の下金型ユニット１４０を示す平面透視図であり、キャビティー１４１、ベント１４２、外側下金型１４３、内側下金型１４４、下金型エジェクターピン１４５、圧力制御部１４６を備えている。
次に、図３４乃至図４５を参照して、従来の圧縮成形封止方法による封止工程を説明する。なお、以下の各図は、図２４と同じ方向の概略的断面図である。まず、図３４（ａ）に示すように、封止装置のローダー（図示せず）から搬送装置（図示せず）によって上金型１３１の基板配置領域１３３へ封止前基板２０をセットする。この時、上金型１３１のガイドピン（図示せず）と封止前基板２０の基板２１に設けたガイドホール（図示せず）で所定の位置に正確にセットされる。
また、封止前基板２０は、上金型１３１に設置してある真空吸着機構１３７でコントロールされ、吸着孔１３６より真空吸着している。また、上金型ユニット１３０および、下金型ユニット１４０は例えば、１５０℃〜１８０℃の高温に保たれている。
次いで、図３４（ｂ）に示すように、封止樹脂６５を樹脂格納部６０からノズル６１内を通り内側下金型１４４のキャビティー１４１へ塗布される。封止樹脂６５の塗布量は、キャビティー１４１のサイズを考慮してあらかじめ決めておく必要がある。また、封止樹脂６５の塗布後にはノズル６１は、金型の外側へ退避する機構となっている。
次いで、図３５（ｃ）に示すように、下金型ユニット１４０を上昇させ、上金型１３１と外側下金型１４３とにより封止前基板２０の基板２１をクランプする。次いで、図３５（ｄ）に示すように、封止樹脂６５を下金型ユニット１４０の熱により溶融させた後に、内側下金型１４４及び下金型エジェクターピン１４５を同時に上昇させ、圧力制御部１４６により内側下金型１４４に圧力をかける。
この時、封止樹脂６５が流れ込む前にキャビティー１４１内にある空気は、ベント１４２から金型の外へ排出する。また、封止樹脂６５は、高温のもとで硬化するまで一定時間キュアされる。なお、説明の便宜上、樹脂封止後の基板を封止後基板２９とする。
次いで、図３６（ｅ）に示すように、下金型ユニット１４０を下降させると同時に上金型エジェクターピン１３２を下降させて、内側下金型１４４から封止後基板２９をエジェクトする。この時、真空吸着機構３７はオフとなり吸着孔３６からは真空引きされていない。次いで、図３６（ｆ）に示すように、下金型ユニット１４０をさらに下降させて型開きする。
次いで、図３７（ｇ）に示すように、下金型エジェクターピン１４５を上昇させて、内側下金型１４４から封止後基板２９をエジェクトする。次いで、図３７（ｈ）に示すように、封止後基板２９を搬送装置（図示せず）の搬送アームで支持した状態で下金型エジュクターピン１４５を下降させ、封止後基板２９は、搬送装置により封止装置のアンローダー（図示せず）へ搬送される。
図３８（ｉ）は、封止装置から取り出された封止後基板２９を示している。
次いで、図３８（ｊ）に示すように、封止後基板２９のランド２７に、はんだボール７１を形成する。はんだボール７１の形成工程は、一般的には、封止後基板２９裏面のランド２７に相対する位置が開口した印刷マスクを使用してクリーム状のはんだを印刷した後、はんだボール７１を仮搭載し、リフローにてランド２７へ固着している。なお、クリーム状はんだを印刷する前にフラックスを印刷する場合もある。
次いで、図３８（ｋ）に示すように、封止後基板２９をダイシングテープ７２上に貼り付けた後、封止後基板２９の所定のラインに沿って高速回転のブレード７３で切断する。この時、ダイシングテープ７２の一部も切断し、ダイシング後は個片化された半導体装置７０をダイシングテープ７２から剥離することで半導体装置７０が完成する。
図３８（ｌ）は、完成後の半導体装置７０の概念的断面図であり、封止樹脂６５に僅かな段差が生じるが、段差の位置はダイシング位置よりも外側にあるため、半導体装置７０の外形サイズには影響が無い。なお、製造工程の中で、封止後の樹脂表面に社名や半導体素子の名称などを、インクやレーザーなどで刻印する捺印工程があるが説明の便宜上省略している。
その他に、二重封止構造も提案されており、例えば、内側に低溶融粘度の樹脂を使用して二重封止構造としたり、或いは、外周の樹脂の表面に絶縁性無機材料により被覆された導電性粒子または、磁性粒子を使用したりすることが提案されている。或いは、内側に低応力化樹脂を使用し、外側に高強度および低吸湿化樹脂を使用したりすることも提案されている。また、ＴＡＢ方式での製造方法や、第一の封止樹脂よりも第二の封止樹脂の線膨張率を小さく設定して二重封止構造にすることも提案されている。
特開２０００−０１２７４６号公報 特開２００２−３６３３８３号公報 特開平１０−０２２４２２号公報 特開平０７−３２１２４８号公報 特開平０４−０９２４５９号公報
しかしながら、従来のトランスファー封止方法では、封止樹脂によるワイヤーフローが問題となるので、この事情を図３９を参照して説明する。図３９は、トランスファー封止方法で封止した半導体装置の要部透視平面図であり、封止樹脂６４の流出方向にボンディングワイヤ２６が撓むワイヤーフローが発生する。
ワイヤーフローのフロー量が大きいと、電極２４やボンディング端子２５のピッチが狭くなった場合、ボンディングワイヤ２６同士のショートが発生し、半導体装置７０は電気的不良となるという問題がある。
また、従来の圧縮成形封止方法では、粒状樹脂の供給精度がパッケージ外形精度となっているため、粒状樹脂の投入量がばらつくと樹脂封止後の樹脂厚がばらつき、半導体装置の外形寸法に影響し、特に半導体装置の高さが均一にならないという問題がある。図４０は、樹脂の投入量と半導体装置の高さのばらつきの関係の説明図であり、樹脂の投入量が多いと半導体装置の高さが高くなり、樹脂の投入量が少ないと半導体装置の高さは低くなる。
さらに、粒状樹脂の投入量を安定させようとすると、樹脂秤量向上のため粒状樹脂の大粒度／小粒度をカットする必要があり、その結果、樹脂価格が高価となるという問題がある。
また、内側の樹脂に低溶融粘度の樹脂を使用する方法の場合には、樹脂価格が高価となるという問題があり、また、外周の樹脂として表面を絶縁性無機材料により被覆された導電性粒子または、磁性粒子を使用する場合にも、樹脂価格が高価となるという問題がある。また、内側に低応力化樹脂を使用し、外側に高強度および低吸湿化樹脂を使用した場合にも樹脂価格が高価となるという問題がある。
さらに、二重封止構造の場合には、樹脂価格の問題以外に、半導体素子の周りを樹脂封止した後に、別の封止装置または、別の封止金型を使用して二度目の樹脂封止することになる。その際、基板と樹脂の膨張収縮率の差に起因する反りが大きいと、半導体装置の外形サイズに影響するばかりか、膨張収縮率や残留応力の影響で半導体装置にクラックが発生する。さらには、半導体素子にクラックが発生してしまうという問題があるので、この事情を図４１を参照して説明する。
図４１（ａ）は、封止中基板の概念的断面図であり、半導体素子の周りを樹脂封止した後に封止中基板２８を封止装置または高温の封止金型から取り出すと、封止中基板２８は、冷却され、基板２１と樹脂６２の膨張収縮率の差により反りが発生する。
その後、図４１（ｂ）に示すように、二度目の樹脂封止を行うと、封止後基板２９の反りはさらに大きくなる。反りが大きいと、半導体装置の外形サイズに影響するばかりか、膨張収縮率や残留応力の影響で半導体装置にクラックが発生することになる。
したがって、本発明は、ワイヤーフローを防止するとともに、半導体装置の外形サイズを均一にすることを目的とする。
開示する一観点からは、半導体素子を搭載し、前記半導体素子の電極と基板の配線パターンとをボンディングワイヤで接続し、前記基板の裏面に設けた基板電極に外部端子を接続した封止前基板を樹脂封止する半導体装置の製造方法であって、封止装置を用いて圧縮成形封止方法により前記封止前基板を樹脂封止して封止中基板とする第１の樹脂封止工程と、前記封止装置と同じ封止装置を用いてトランスファー封止方法により前記封止中基板を樹脂封止する第２の樹脂封止工程とを備えたことを特徴とする半導体装置の製造方法が提供される。
開示する別の観点からは、真空吸着機構を備えるとともに、半導体素子を搭載し、前記半導体素子の電極と基板の配線パターンとをボンディングワイヤで接続し、前記基板の裏面に設けた基板電極に外部端子を接続した封止前基板を収容する基板配置領域を備えた上金型ユニットと封止樹脂を押し出すポットを備えるとともに、外側下金型と内側下金型と、前記外側下金型と内側下金型との間に設けた金型弁とを備えた下金型ユニットとを有し、少なくとも前記内側下金型の高さ位置制御により、圧縮成形封止用の樹脂収容空間とトランスファー封止用の樹脂収容空間とを形成する位置制御機構と前記上金型ユニットと前記下金型ユニットとの当接部に前記ポットに収容した封止樹脂を前記トランスファー封止用の樹脂収容空間に流入させる流入通路とを備えたことを特徴とする半導体製造装置が提供される。
開示の半導体装置の製造方法及び半導体製造装置によれば、ワイヤーフローを防止するとともに、半導体装置の外形サイズを均一にすることができる。
本発明の実施の形態の半導体装置の製造工程の説明図である。 本発明の実施例１の半導体装置の製造工程に用いる封止装置の上金型ユニットの平面透視図である。 本発明の実施例１の半導体装置の製造工程に用いる封止装置の下金型ユニットの平面透視図である。 本発明の実施例１の半導体装置の製造工程の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図４以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図５以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図６以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図７以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図８以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図９以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図１０以降の説明図である。 本発明の実施例２の半導体装置の製造工程に用いる封止装置の上金型ユニットの平面透視図である。 本発明の実施例２の半導体装置の製造工程に用いる封止装置の下金型ユニットの平面透視図である。 本発明の実施例２の半導体装置の製造工程の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図１４以降の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図１５以降の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図１６以降の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図１７以降の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図１８以降の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図１９以降の途中までの説明図である。 本発明の実施例２の半導体装置の製造工程の図２０以降の途中までの説明図である。 封止前基板の概略的上面図である。 封止前基板の概略的背面図である。 封止前基板の概略的断面図である。 従来のトランスファー封止法による封止装置の上金型ユニットを示す平面透視図である。 従来のトランスファー封止法による封止装置の下金型ユニットを示す平面透視図である。 従来のトランスファー封止法による封止工程の途中までの説明図である。 従来のトランスファー封止法による封止工程の図２７以降の途中までの説明図である。 従来のトランスファー封止法による封止工程の図２８以降の途中までの説明図である。 従来のトランスファー封止法による封止工程の図２９以降の途中までの説明図である。 従来のトランスファー封止法による封止工程の図３０以降の説明図である。 従来の圧縮成形封止方法による封止装置の上金型ユニットを示す平面透視図である。 従来の圧縮成形封止方法による封止装置の下金型ユニットを示す平面透視図である。 従来の圧縮成形封止方法による封止工程の途中までの説明図である。 従来の圧縮成形封止方法による封止工程の図３４以降の途中までの説明図である。 従来の圧縮成形封止方法による封止工程の図３５以降の途中までの説明図である。 従来の圧縮成形封止方法による封止工程の図３６以降の途中までの説明図である。 従来の圧縮成形封止方法による封止工程の図３７以降の説明図である。 従来のトランスファー封止方法で封止した半導体装置の要部透視平面図である。 樹脂の投入量と半導体装置の高さのばらつきの関係の説明図である。 二重樹脂封止工程の問題点の説明図である。
ここで、図１を参照して本発明の実施の形態の半導体装置の製造工程を説明する。まず、図１（ａ）に示すように、圧縮成形封止方法を用いて封止前基板１を封止樹脂２を用いて樹脂封止する。この時、まず、真空吸着機構４を備えた上金型ユニット３に設けた基板配置領域５に封止前基板１を収容する。一方、下金型ユニット７を構成する内側下金型１０の高さを位置制御部１４で制御して圧縮成形封止のための樹脂収容空間を形成し、封止樹脂を充填する。次いで、図に示すように、上金型ユニット３と下金型ユニット7とを当接させて樹脂封止する。なお、この場合の封止前基板１とは、基板へ半導体素子を搭載し、半導体素子の端子と基板の配線パターンとをボンディングワイヤで接続したもので、封止装置にて樹脂封止を行い、外部端子として例えば、半田ボールを搭載し、ダイシングされる前の基板である。
引き続いて、図１（ｂ）に示すように、同じ封止装置において、圧縮成形封止により樹脂封止した封止中基板１５をトランスファー封止法によって樹脂封止する。この時、再び、内側下金型１０の高さを位置制御部１４で制御してトランスファー成形封止のための樹脂収容空間を形成し、プランジャー１３を押し上げて、ポット１２に収容した封止樹脂１７を流入通路１１を介して、樹脂収容空間に流入させて、樹脂封止する。なお、図における符号６，８，９，１６は夫々上金型エジェクターピン、外側下金型、金型弁及び下金型エジェクターピンである。
この場合の、封止樹脂２及び封止樹脂１７は、同じ組成の樹脂でも良いし、異なった組成の樹脂でも良く、同じ組成の樹脂を用いた場合には、樹脂価格を低減することができる。また、樹脂秤量向上のため粒状樹脂の大粒度／小粒度をカットしなくても良いので、この点からも樹脂価格を安価にすることができる。
また、金型弁９は、その断面形状を内側下金型１０に向かってＬ字状にしても良く、この場合には、下金型エジェクターピン１６を省略することで金型を簡略化でき、コストダウンが可能になる。
このように、本発明の実施の形態においては、第一段階の封止工程を圧縮成形封止より行うので、ワイヤーフローを抑えることができる。第二段階の封止工程をトランスファー封止にて実施するため、樹脂厚のばらつきを少なくすることができ、それによって、半導体装置の外形寸法を均一にすることが可能である。特に、半導体装置の高さを均一にすることが可能である。また、第一段階の圧縮成形封止と第二段階のトランスファー封止は、同一の封止装置及び金型にて連続して実施するため、生産性が向上し、さらに、封止装置の省スペース化も可能になる。
以上を前提として、次に、図３乃至図１２を参照して、本発明の実施例１の半導体装置の製造工程を説明する。なお、封止前基板２０については、従来例で説明した図２２乃至図２４と全く同様であるので、説明は省略する。
まず、図２及び図３を参照して、本発明の実施例１の半導体装置の製造工程に用いる封止装置を説明する。図２は、本発明の実施例１の半導体装置の製造工程に用いる封止装置の上金型ユニット３０の平面透視図であり、上金型３１、カル３２、ランナ３３、上金型エジェクターピン３４、基板配置領域３５、吸着孔３６、真空吸着機構３７を備えている。
図３は、本発明の実施例１の半導体装置の製造工程に用いる封止装置の下金型ユニット４０の平面透視図であり、ランナ４１、ゲート４２、キャビティー４３、ベント４４、外側下金型４５、内側下金型４６、ポット４７、プランジャー４８、下金型エジェクターピン４９、圧力制御部５０、金型弁５１、位置制御部５２を備えている。
次に、図４乃至図１０を参照して、本発明の実施例１の半導体装置の製造工程を説明するが、以下の各図は、図２及び図３のＸ−Ｘ′を結ぶ一点鎖線に沿った概略的断面図である。まず、図４（ａ）に示すように、封止装置のローダー（図示せず）から搬送装置（図示せず）によって上金型３１の基板配置領域３５へ封止前基板２０をセットする。この時、上金型３１のガイドピン（図示せず）と封止前基板２０の基板２１に設けたガイドホール（図示せず）で所定の位置に正確にセットされる。
また、封止前基板２０は、上金型３１に設置してある真空吸着機構３７でコントロールされ、吸着孔３６より真空吸着している。また、上金型ユニット３０および、下金型ユニット４０は例えば、１５０℃〜１８０℃の高温に保たれている。
次いで、図４（ｂ）に示すように、封止樹脂６２を樹脂格納部６０からノズル６１内を通り内側下金型４６のキャビティー４３へ塗布される。封止樹脂６２の塗布量は、キャビティー４３のサイズを考慮してあらかじめ決めておく必要がある。この場合は、塗布量のばらつきが大きくても良く、封止前基板２０上のボンディングワイヤ２６を覆う程度であれば良い。また、封止樹脂６２の塗布後にはノズル６１は、金型の外側へ退避する機構となっている。
次いで、図５（ｃ）に示すように、下金型ユニット４０を上昇させ、上金型３１と外側下金型４５とにより封止前基板２０の基板２１をクランプする。次いで、図５（ｄ）に示すように、封止樹脂６２を下金型ユニット４０の熱により溶融させた後に、内側下金型４６及び下金型エジェクターピン４９を同時に上昇させ、圧力制御部５０により内側下金型４６に圧力をかける。この時、封止樹脂６２が流れ込む前にキャビティー４３内にある空気は、ベント４４から金型の外へ排出する。
また、封止樹脂６２は、高温のもとで硬化するまで一定時間キュアされる。キュア時間は、後に第二段階の封止を行うので、封止樹脂６２が完全に硬化するまで行わなくても良く、半硬化な状態でも良い。また、金型弁５１は、キャビティー４３内の封止樹脂６２がゲート４２からランナ３３，４１、カル３２へ流出しない構造となっている。なお、説明の便宜上、第一段階の樹脂封止後の基板を、樹脂封止される途中の基板なので封止中基板 ２８とする。
次いで、図６（ｅ）に示すように、下金型ユニット４０を下降させると同時に下金型エジェクターピン４９を上昇させて、内側下金型４６から封止中基板２８をエジェクトする。次いで、図６（ｆ）に示すように、下金型ユニット４０をさらに下降させて型開きする。この時、同時に、内側下金型４６、下金型エジェクターピン４９及び金型弁５１も下降させて、三者をキャビティー４３で同一の面とする。
次いで、図７（ｇ）に示すように、樹脂ストッカ（図示無し）から樹脂搬送機構（図示無し）によって吸着搬送されてポット４７に封止樹脂６３をセットする。封止樹脂６３の大きさは、カル３２、ランナ３３，４１、ゲート４２、キャビティー４３、ポット４７のサイズを考慮しあらかじめ決めておく必要がある。封止樹脂６３がセットされた後は、樹脂搬送機構は金型の外側へ退避する機構となっている。
次いで、図７（ｈ）に示すように、下金型ユニット４０を上昇させ、上金型３１と外側下金型４５が封止中基板２８の基板２１をクランプする。この時、内側下金型４６と金型弁５１は位置制御部５２で制御され、半導体装置の高さの位置に位置決めされている。
次いで、図８（ｉ）に示すように、封止樹脂６３を下金型ユニット４０の熱により溶融させた後、プランジャー４８を上昇させて溶融した封止樹脂６３をカル３２、ランナ３３，４１、ゲート４２、キャビティー４３の順で流し込む。
なお、封止樹脂６３が流れ込む前にキャビティー４３内にある空気は、ベント４４から金型の外へ排出している。また、封止樹脂６３は、高温のもとで硬化するまで一定時間キュアされる。また、封止樹脂６２が半硬化の場合は、封止樹脂６３が硬化するキュア時間で封止樹脂６２も硬化するものである。なお、説明の便宜上、封止樹脂６３で成形された後の基板を封止後基板２９とする。
次いで、図８（ｊ）に示すように、下金型ユニット４０を下降させると同時に上金型エジェクターピン３４を下降させて、上金型３１を封止後基板２９の基板２１からエジェクトする。この時、真空吸着機構３７はオフとなり吸着孔３６からは真空引きされていない。
次いで、図９（ｋ）に示すように、下金型ユニット４０をさらに下降させて型開きにする。この時、プランジャー４８も下降させる。次いで、図９（ｌ）に示すように、下金型エジェクターピン４９を上昇させて、内側下金型４６から封止後基板２９の封止樹脂６３をエジェクトする。
次いで、図１０（ｍ）に示すように、封止後基板２９を搬送装置（図示せず）の搬送アームで支持した状態で下金型エジュクターピン４９を下降させ、封止後基板２９は、搬送装置により封止装置のアンローダー（図示せず）へ搬送される。
図１０（ｎ）は、封止装置から取り出された封止後基板２９を示している。トランスファー封止の際に、内側下金型４６と下金型エジェクターピン４９と金型弁５１の位置で僅かな段差が発生し、封止後の封止樹脂６３に僅かな段差が生じる。
次いで、図１０（ｏ）に示すように、封止後基板２９からその後の工程で不要となる部分の封止樹脂６３をゲートブレイクする。ゲートブレイクは、封止装置の中で実施する場合もある。
次いで、図１１（ｐ）に示すように、封止後基板２９のランド２７に、はんだボール７１を形成する。はんだボール７１の形成工程は、一般的には、封止後基板２９裏面のランド２７に相対する位置が開口した印刷マスクを使用してクリーム状のはんだを印刷した後、はんだボール７１を仮搭載し、リフローにてランド２７へ固着している。なお、クリーム状はんだを印刷する前にフラックスを印刷する場合もある。
次いで、図１１（ｑ）に示すように、封止後基板２９をダイシングテープ７２上に貼り付けた後、封止後基板２９の所定のラインに沿って高速回転のブレード７３で切断する。この時、ダイシングテープ７２の一部も切断し、ダイシング後は個片化された半導体装置７０をダイシングテープ７２から剥離することで半導体装置７０が完成する。
図１１（ｒ）は、完成後の半導体装置７０の概念的断面図であり、後の封止樹脂６３に僅かな段差が生じるが、段差の位置はダイシング位置よりも外側にあるため、半導体装置７０の外形サイズには影響が無い。なお、製造工程の中で、封止後の樹脂表面に社名や半導体素子の名称などを、インクやレーザーなどで刻印する捺印工程があるが説明の便宜上省略している。
本発明の実施例１においては、樹脂封止を第一段階の圧縮成形封止と、第二段階のトランスファー封止の二段階で行っているので、ワイヤーフローを抑制することができるとともに、樹脂厚のばらつきを少なくし、半導体装置の外形寸法を均一にすることができる。特に、半導体装置の高さを均一にすることができる。
なお、使用する樹脂は、圧縮成形封止用とトランスファー封止用では同じ組成の樹脂で良く、さらに、樹脂秤量向上のため粒状樹脂の大粒度／小粒度をカットしなくても良いので、樹脂価格が安価となりコストダウンとなる。また、異なる樹脂を使用すれば、封止後基板の反りを抑制できるほか、実装信頼性を向上させた高品質の半導体装置を提供できる。
次に、図１２乃至図２１を参照して、本発明の実施例２の半導体装置の製造工程を説明する。なお、封止前基板２０については、従来例で説明した図２２乃至図２４図と全く同様であるので、説明は省略する。
まず、図１２及び図１３を参照して、本発明の実施例２の半導体装置の製造工程に用いる封止装置を説明する。図１２は、本発明の実施例１の半導体装置の製造工程に用いる封止装置の上金型ユニット８０の平面透視図であり、上金型８１、カル８２、ランナ８３、上金型エジェクターピン８４、基板配置領域８５、吸着孔８６、真空吸着機構８７を備えている。
図１３は、本発明の実施例２の半導体装置の製造工程に用いる封止装置の下金型ユニット９０の平面透視図であり、ランナ９１、ゲート９２、キャビティー９３、ベント９４、外側下金型９５、内側下金型９６、ポット９７、プランジャー９８、圧力制御部９９、金型弁１００、位置制御部１０１を備えている。なお、金型弁１００のキャビティー９３側の断面はＬ字型になっている。
次に、図１４乃至図２１を参照して、本発明の実施例２の半導体装置の製造工程を説明するが、以下の各図は、図１２及び図１３のＸ−Ｘ′を結ぶ一点鎖線に沿った概略的断面図である。まず、図１４（ａ）に示すように、封止装置のローダー（図示せず）から搬送装置（図示せず）によって上金型８１の基板配置領域８５へ封止前基板２０をセットする。この時、上金型８１のガイドピン（図示せず）と封止前基板２０の基板２１に設けたガイドホール（図示せず）で所定の位置に正確にセットされる。
また、封止前基板２０は、上金型８１に設置してある真空吸着機構８７でコントロールされ、吸着孔８６より真空吸着している。また、上金型ユニット８０および、下金型ユニット９０は例えば、１５０℃〜１８０℃の高温に保たれている。
次いで、図１４（ｂ）に示すように、封止樹脂６２を樹脂格納部６０からノズル６１内を通り内側下金型９６のキャビティー９３へ塗布される。封止樹脂６２の塗布量は、キャビティー９３のサイズを考慮してあらかじめ決めておく必要がある。この場合は、塗布量のばらつきが大きくても良く、封止前基板２０上のボンディングワイヤ２６を覆う程度であれば良い。また、封止樹脂６２の塗布後にはノズル６１は、金型の外側へ退避する機構となっている。
次いで、図１５（ｃ）に示すように、下金型ユニット９０を上昇させ、上金型８１と外側下金型９５とにより封止前基板２０の基板２１をクランプする。次いで、図１５（ｄ）に示すように、封止樹脂６２を下金型ユニット９０の熱により溶融させた後に、内側下金型９６を上昇させ、圧力制御部９９により内側下金型９６に圧力をかける。この時、封止樹脂６０が流れ込む前にキャビティー９３内にある空気は、ベント９４から金型の外へ排出する。
また、封止樹脂６２は、高温のもとで硬化するまで一定時間キュアされる。キュア時間は、後に第二段階の封止を行うので、封止樹脂６２が完全に硬化するまで行わなくても良く、半硬化な状態でも良い。また、金型弁１００は、キャビティー９３内の封止樹脂６２がゲート９２からランナ８３，９１、カル８２へ流出しない構造となっている。なお、説明の便宜上、第一段階の樹脂封止後の基板を、樹脂封止される途中の基板なので封止中基板２８とする。
次いで、図１６（ｅ）に示すように、下金型ユニット９０を下降させると同時に金型弁１００を上昇させて、内側下金型９６から封止中基板２８をエジェクトする。次いで、図１６（ｆ）に示すように、下金型ユニット９０をさらに下降させて型開きする。この時、同時に、内側下金型９６及び金型弁１００も下降させて、内側下金型９６及び金型弁１００の上段の頂部をキャビティー９３で同一の面とする。
次いで、図１７（ｇ）に示すように、樹脂ストッカ（図示無し）から樹脂搬送機構（図示無し）によって吸着搬送されてポット９７に封止樹脂６３をセットする。封止樹脂６３の大きさは、カル８２、ランナ８３，９１、ゲート９２、キャビティー９３、ポット９７のサイズを考慮しあらかじめ決めておく必要がある。封止樹脂６３がセットされた後は、樹脂搬送機構は金型の外側へ退避する機構となっている。
次いで、図１７（ｈ）に示すように、下金型ユニット９０を上昇させ、上金型８１と外側下金型９５が封止中基板２８の基板２１をクランプする。この時、内側下金型９６と金型弁１００は位置制御部１０１で制御され、半導体装置の高さの位置に位置決めされている。
次いで、図１８（ｉ）に示すように、封止樹脂６３を下金型ユニット９０の熱により溶融させた後、プランジャー９８を上昇させて溶融した封止樹脂６３をカル８２、ランナ８３，９１、ゲート９２、キャビティー９３の順で流し込む。
なお、封止樹脂６３が流れ込む前にキャビティー９３内にある空気は、ベント９４から金型の外へ排出している。また、封止樹脂６３は、高温のもとで硬化するまで一定時間キュアされる。また、封止樹脂６２が半硬化の場合は、封止樹脂６３が硬化するキュア時間で封止樹脂６２も硬化するものである。なお、説明の便宜上、封止樹脂６３で成形された後の基板を封止後基板２９とする。
次いで、図１８（ｊ）に示すように、下金型ユニット９０を下降させると同時に上金型エジェクターピン８４を下降させて、上金型８１を封止後基板２９の基板２１からエジェクトする。この時、真空吸着機構８７はオフとなり吸着孔８６からは真空引きされていない。
次いで、図１９（ｋ）に示すように、下金型ユニット９０をさらに下降させて型開きにする。この時、プランジャー９８も下降させる。次いで、図１９（ｌ）に示すように、金型弁１００を上昇させて、内側下金型９６から封止後基板２９の封止樹脂６３をエジェクトする。
次いで、図２０（ｍ）に示すように、封止後基板２９を搬送装置（図示せず）の搬送アームで支持した状態で金型弁１００を下降させ、封止後基板２９は、搬送装置により封止装置のアンローダー（図示せず）へ搬送される。
図２０（ｎ）は、封止装置から取り出された封止後基板２９を示している。トランスファー封止の際に、内側下金型９６と金型弁１００の位置で僅かな段差や凸部が発生し、封止後の封止樹脂６３に僅かな段差や凸部が生じる。
次いで、図２０（ｏ）に示すように、封止後基板２９からその後の工程で不要となる部分の封止樹脂６３をゲートブレイクする。ゲートブレイクは、封止装置の中で実施する場合もある。
次いで、図２１（ｐ）に示すように、封止後基板２９のランド２７に、はんだボール７１を形成する。はんだボール７１の形成工程は、一般的には、封止後基板２９裏面のランド２７に相対する位置が開口した印刷マスクを使用してクリーム状のはんだを印刷した後、はんだボール７１を仮搭載し、リフローにてランド２７へ固着している。なお、クリーム状はんだを印刷する前にフラックスを印刷する場合もある。
次いで、図２１（ｑ）に示すように、封止後基板２９をダイシングテープ７２上に貼り付けた後、封止後基板２９の所定のラインに沿って高速回転のブレード７３で切断する。この時、ダイシングテープ７２の一部も切断し、ダイシング後は個片化された半導体装置７０をダイシングテープ７２から剥離することで半導体装置７０が完成する。
図２１（ｒ）は、完成後の半導体装置７０の概念的断面図であり、後の封止樹脂６３に僅かな段差や凸部が生じるが、段差の位置はダイシング位置よりも外側にあるため、半導体装置７０の外形サイズには影響が無い。なお、製造工程の中で、封止後の樹脂表面に社名や半導体素子の名称などを、インクやレーザーなどで刻印する捺印工程があるが説明の便宜上省略している。
本発明の実施例２においても、樹脂封止を第一段階の圧縮成形封止と、第二段階のトランスファー封止の二段階で行っているので、ワイヤーフローを抑制することができるとともに、樹脂厚のばらつきを少なくし、半導体装置の外形寸法を均一にすることができる。特に、半導体装置の高さを均一にすることができる。
また、第一段階の圧縮成形封止と第二段階のトランスファー封止は、同一の封止装置及び金型にて連続して実施するため、生産性が向上し、さらに、封止装置の省スペース化に寄与するところがおおきい。
なお、使用する樹脂は、圧縮成形封止用とトランスファー封止用では同じ組成の樹脂で良く、さらに、樹脂秤量向上のため粒状樹脂の大粒度／小粒度をカットしなくても良いので、樹脂価格が安価となりコストダウンとなる。また、異なる樹脂を使用すれば、封止後基板の反りを抑制できるほか、実装信頼性を向上させた高品質の半導体装置を提供できる。
さらに、本発明の実施例２においては、金型弁をＬ字型にしているので、下金型のエジェクターピンを省略することで金型を簡略化でき、コストダウンとなる。
１ 封止前基板
２ 封止樹脂
３ 上金型ユニット
４ 真空吸着機構
５ 基板配置領域
６ 上金型エジェクターピン
７ 下金型ユニット
８ 外側下金型
９ 金型弁
１０ 内側下金型
１１ 流入通路
１２ ポット
１３ プランジャー
１４ 位置制御部
１５ 封止中基板
１６ 下金型エジェクターピン
１７ 封止樹脂
２０ 封止前基板
２１ 基板
２２ 半導体素子
２３ 接着剤
２４ 電極
２５ ボンディング端子
２６ ボンディングワイヤ
２７ ランド
２８ 封止中基板
２９ 封止後基板
３０，８０，１１０，１３０ 上金型ユニット
３１，８１，１１１，１３１ 上金型
３２，８２，１１２ カル
３３，８３，１１３ ランナ
３４，８４，１１７，１３２ 上金型エジェクターピン
３５，８５，１２４，１３３ 基板配置領域
３６，８６，１３４ 吸着孔
３７，８７，１３５ 真空吸着機構
４０，９０，１２０，１４０ 下金型ユニット
４１，９１ ランナ
４２，９２，１１４ ゲート
４３，９３，１１５，１４１ キャビティー
４４，９４，１１６，１４２ ベント
４５，９５，１４３ 外側下金型
４６，９６，１４４ 内側下金型
４７，９７，１２２ ポット
４８，９８，１２３ プランジャー
４９，１２５，１４５ 下金型エジェクターピン
５０，９９，１４６ 圧力制御部
５１，１００ 金型弁
５２，１０１ 位置制御部
６０ 樹脂格納部
６１ ノズル
６２，６３，６４，６５ 封止樹脂
７０ 半導体装置
７１ はんだボール
７２ ダイシングテープ
７３ ブレード
１２１ 下金型

Claims (5)

  1. 半導体素子を搭載し、前記半導体素子の電極と基板の配線パターンとをボンディングワイヤで接続し、前記基板の裏面に設けた基板電極に外部端子を接続した封止前基板を樹脂封止する半導体装置の製造方法であって、
    封止装置を用いて圧縮成形封止方法により前記封止前基板を樹脂封止して封止中基板とする第１の樹脂封止工程と、
    前記封止装置と同じ封止装置を用いてトランスファー封止方法により前記封止中基板を連続して樹脂封止する第２の樹脂封止工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第１の樹脂封止工程の後に、前記封止装置を構成する内側下金型と、前記内側下金型の外周に接する枠状の金型弁を位置制御部により位置決めして、前記第２の樹脂封止工程における樹脂収容空間を構成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金型弁の断面形状が、前記内側下金型に向かってＬ字状であり、前記第１の樹脂封止工程と前記第２の樹脂封止工程において、前記金属弁を上昇させて前記封止後の樹脂を前記内側下金型から取り外すことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第１の樹脂封止工程と前記第２の樹脂封止工程とに用いる封止樹脂が、同じ組成の樹脂であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 真空吸着機構を備えるとともに、半導体素子を搭載し、前記半導体素子の電極と基板の配線パターンとをボンディングワイヤで接続し、前記基板の裏面に設けた基板電極に外部端子を接続した封止前基板を収容する基板配置領域を備えた上金型ユニットと
    封止樹脂を押し出すポットを備えるとともに、外側下金型と内側下金型と、前記外側下金型と内側下金型との間に設けた金型弁とを備えた下金型ユニットと
    を有し、
    少なくとも前記内側下金型の高さ位置制御により、圧縮成形封止用の樹脂収容空間とトランスファー封止用の樹脂収容空間とを形成する位置制御機構と
    前記上金型ユニットと前記下金型ユニットとの当接部に前記ポットに収容した封止樹脂を前記トランスファー封止用の樹脂収容空間に流入させる流入通路と
    を備えたことを特徴とする半導体製造装置。
JP2010180028A 2010-08-11 2010-08-11 半導体装置の製造方法及び半導体製造装置 Expired - Fee Related JP5499986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010180028A JP5499986B2 (ja) 2010-08-11 2010-08-11 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010180028A JP5499986B2 (ja) 2010-08-11 2010-08-11 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2012039024A JP2012039024A (ja) 2012-02-23
JP5499986B2 true JP5499986B2 (ja) 2014-05-21

Family

ID=45850658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010180028A Expired - Fee Related JP5499986B2 (ja) 2010-08-11 2010-08-11 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP5499986B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6058431B2 (ja) * 2013-03-08 2017-01-11 アピックヤマダ株式会社 樹脂モールド装置、および樹脂モールド方法
JP6137679B2 (ja) * 2013-05-13 2017-05-31 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
JP6499941B2 (ja) * 2015-07-23 2019-04-10 アピックヤマダ株式会社 樹脂成形方法および樹脂成形装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194634A (ja) * 1989-01-24 1990-08-01 Hitachi Chem Co Ltd 半導体装置の製造方法
JPH0825860A (ja) * 1994-07-11 1996-01-30 Sharp Corp 回路基板の一体成形方法
JP2003249605A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体装置、その製造方法、及びその金型
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP2011243801A (ja) * 2010-05-19 2011-12-01 Elpida Memory Inc 半導体パッケージの製造装置及び製造方法

Also Published As

Publication number Publication date
JP2012039024A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
JP4243177B2 (ja) 半導体装置の製造方法
JP4094515B2 (ja) 半導体装置の製造方法
US11450535B2 (en) Manufacturing method for semiconductor package including filling member and membrane member
JP5073756B2 (ja) 回路ダイの熱的性能の高いパッケージング
US20070065653A1 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP3194917B2 (ja) 樹脂封止方法
JP2006269486A (ja) 半導体装置の製造方法
CN104584209A (zh) 薄型衬底PoP结构
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
KR20200106001A (ko) 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어
WO1998044547A1 (fr) Procede de production d'un dispositif a semiconducteur
US20170294389A1 (en) Semiconductor package structure, package on package structure and packaging method
JP2012195330A (ja) 半導体装置の製造方法
WO2006100765A1 (ja) 半導体装置の製造方法及び圧縮成形装置
US6830954B2 (en) Transfer molding and underfilling method and apparatus
JP5499986B2 (ja) 半導体装置の製造方法及び半導体製造装置
TWI582867B (zh) 晶片封裝製程
JP2007036273A (ja) 半導体集積回路装置の製造方法
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
JP2002110721A (ja) 半導体装置の製造方法
JP2014204082A (ja) 半導体装置の製造方法
US7605018B2 (en) Method for forming a die-attach layer during semiconductor packaging processes
JP2005150350A (ja) 半導体装置の製造方法
JP2010141261A (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2003124401A (ja) モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5499986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees