CN102315178A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102315178A
CN102315178A CN2011101924855A CN201110192485A CN102315178A CN 102315178 A CN102315178 A CN 102315178A CN 2011101924855 A CN2011101924855 A CN 2011101924855A CN 201110192485 A CN201110192485 A CN 201110192485A CN 102315178 A CN102315178 A CN 102315178A
Authority
CN
China
Prior art keywords
adhesive
groove
semiconductor device
resin enclosure
receiving channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101924855A
Other languages
English (en)
Other versions
CN102315178B (zh
Inventor
征矢野伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102315178A publication Critical patent/CN102315178A/zh
Application granted granted Critical
Publication of CN102315178B publication Critical patent/CN102315178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

本发明涉及半导体装置。根据本发明的半导体装置包括：金属基底；树脂外壳，该树脂外壳具有面对金属基底的接合面；涂敷槽，该涂敷槽形成在接合面中且保持用于将树脂外壳与金属基底在预定位置接合的粘合剂，形成涂敷槽的壁的顶面与包含接合面的面相隔开，使得在金属基底和树脂外壳之间形成逃逸空间；逃逸空间，该逃逸空间接纳从涂敷槽流出的多余的粘合剂；接纳槽，该接纳槽与逃逸空间连通且可靠地接纳逃逸空间未能接纳的多余的粘合剂。即使涂敷了对于接纳槽的接纳而言过多的多余粘合剂，也可在止挡槽中接纳多余的粘合剂并防止进一步流出。根据本发明的半导体装置便于确保树脂外壳和金属基底之间的足够的接合强度并实质上防止粘合剂从接合区域流出。

Description

半导体装置
技术领域
本发明涉及半导体装置。具体而言，本发明涉及具有包括基底和利用粘合剂与基底接合的外壳的封装结构的半导体装置。在基底上，经由绝缘基底板安装功率半导体芯片。外壳包括插入其中且与外壳形成为一体的外部端子。
背景技术
图3(A)是示出封装结构的示例的常规半导体装置的俯视图。图3(B)是沿图3(A)的a-a的剖视图。图3(C)是图3(B)中部分b的放大图。
在图3(A)～图3(C)所示的半导体装置中，在用于散热的金属基底10上安装绝缘基底板11。在绝缘基底板11上安装半导体芯片12、13、14、和15。绝缘基底板11经由形成在绝缘基底板11的一个表面上的金属箔，利用焊料与金属基底10接合。半导体芯片12、13、14、和15利用焊料与形成在绝缘基底板11的另一表面上的另一金属箔接合。半导体芯片12、13、14、和15可包括绝缘栅双极晶体管(IGBT)和续流二极管。
框形树脂外壳16放置在绝缘基底板11上使得树脂外壳16包围绝缘基底板11。树脂外壳16利用粘合剂17与基底板11接合。外部端子被插入树脂外壳16中以使树脂外壳和外部端子形成为一体。作为外部端子，对半导体芯片12和14设置外部主电路端子18、19、20、和21以及外部控制端子22、23、24、和25。半导体芯片12和14以及外部主电路端子18、19、20和21通过接合线26彼此电连接。半导体芯片12和14以及外部控制端子22、23、24和25通过接合线27彼此电连接。
树脂外壳16填充有硅胶以对其中通过引线接合连接的电路进行密封。树脂外壳16利用盖子封闭(未示出)。虽然未示出，但用于将半导体装置固定于散热翼片的螺钉被插入钻穿树脂外壳16外侧的金属基底10的孔28。
为了将树脂外壳16接合至金属基底10，在面对金属基底10的树脂外壳16表面的边缘上形成突起，因树脂外壳16和金属基底10之间的突起所产生的间隙填充有粘合剂17，且该粘合剂17被热固化。该接合方法由于接合面积较大，因此便于获得足够的接合强度。然而，其需要涂敷大量的粘合剂17。
为了消除该问题，以下的专利文献1和2提出了下述的技术方案。所提出的技术在面对金属基底的树脂外壳表面中形成槽，并利用粘合剂填充槽，以抑制粘合剂的涂敷量。该槽沿着树脂外壳表面的整个外周侧连续延伸。这里，需要在树脂外壳的插入有外部主电路端子的部分附近、以及在树脂外壳的插入有外部控制端子的部分附近提升接合强度。在树脂外壳的上述部分中(下文中称作为“端子插入部分”)，通过超声波焊接对接合线进行接合。由于超声波振动力被施加于端子插入部分，因此要求端子插入部分展现出特别高的接合强度。因此，在端子插入部分中形成多个槽以提高其接合强度。
利用可控制粘合剂涂敷量的给料器将粘合剂涂敷于槽。若涂敷量不够，则无法确保足够的接合强度。若在粘合剂中产生剥离或裂纹，则填充于树脂外壳中的硅胶会漏到外侧。因此，给料器对槽涂敷比所需量要多的粘合剂。
若粘合剂对槽的涂敷量过大，则在将树脂外壳置于金属基底上时，多余的粘合剂会从槽流出到树脂外壳的外侧或内侧。若粘合剂流到树脂外壳的外侧，则树脂外壳的外观会变差。而且，若流出的粘合剂粘到金属基底和散热翼片的接触面并在那里固化，则金属基底的表面高度会变得不均匀，且冷却效率会变差。若流到树脂外壳的内侧的粘合剂污染接合线的接合面，则通过超声波焊接形成的接合部分的强度会变低。下面的专利文献3描述了如下方法，该方法提供具有粘合剂逃逸槽的树脂外壳以防止多余的粘合剂流出。
[专利文献1]日本未审查专利申请公开No.2003-51560
[专利文献2]日本未审查专利申请公开No.2004-103846
[专利文献3]日本未审查专利申请公开No.平7(1995)-30006
然而，在将树脂外壳按压至金属基底并对粘合剂进行加热和固化的状态下，除了槽以外的树脂外壳面和金属基底面之间的间隙较窄。即使粘合剂的涂敷量稍微过多，流出的粘合剂也会通过窄间隙大范围地扩展，并流到树脂外壳的外侧和内侧。即使在形成较多槽的区域形成粘合剂逃逸槽，粘合剂逃逸槽也难以防止粘合剂流出。而且难以精确控制粘合剂的涂敷量以使得流出的粘合剂的量可尽量地较少。
发明内容
鉴于以上的内容，期望消除如上所述的问题。还期望提供一种具有如下接合结构的半导体装置，其便于确保树脂外壳和金属基底之间的足够接合强度，并显著减少流出的粘合剂的量。
根据本发明，提供一种半导体装置，包括：
金属基底；
框形树脂外壳，该框形树脂外壳与金属基底接合以形成容纳半导体芯片的空间；
粘合剂涂敷槽，该粘合剂涂敷槽在预定位置保持有粘合剂，以将树脂外壳与金属基底接合，粘合剂涂敷槽在树脂外壳的面对金属基底的接合面中形成，以使粘合剂涂敷槽沿着接合面的整个外周侧连续延伸；
以及
粘合剂逃逸空间，该粘合剂逃逸空间在粘合剂涂敷槽的侧壁的顶面和金属基底之间形成，顶面与包含接合面的平面相隔开，以将涂敷至粘合剂涂敷槽的多余的粘合剂引入并接纳在该粘合剂逃逸空间中。
从粘合剂涂敷槽流出的多余的粘合剂被引入粘合剂逃逸空间并在其中固化。粘合剂涂敷槽中的粘合剂确保树脂外壳和金属外壳之间的足够的接合强度，且从粘合剂涂敷槽流出的粘合剂被接纳在粘合剂逃逸空间中，不再进一步扩展。
由于具有上述结构的半导体装置包括用于接纳从粘合剂涂敷槽流出的多余的粘合剂的粘合剂逃逸空间，因此根据本发明的半导体装置便于确保树脂外壳和金属外壳之间的足够的接合强度。因此，即使涂敷多余的粘合剂，多余粘合剂也不会如流到树脂外壳的外侧和内侧那样大范围地扩展。因此，根据本发明的半导体装置可靠地防止粘合剂流出。
从根本上，在树脂外壳的接合面中形成粘合剂涂敷槽和粘合剂逃逸空间，使得粘合剂涂敷槽和粘合剂逃逸空间沿接合面的整个外周侧连续延伸。可选地，粘合剂涂敷槽和粘合剂逃逸空间可局部分叉，使得多个粘合剂涂敷槽和多个粘合剂逃逸空间可根据需要局部设置以改变接合强度。
附图简述
图1是示出根据本发明的第一实施方式的槽组合的半导体装置的一部分的放大剖视图。
图2(A)是示出根据本发明的第二实施方式的槽组合的树脂外壳的放大剖视图。
图2(B)是示出根据本发明的第三实施方式的槽组合的树脂外壳的放大剖视图。
图2(C)是示出根据本发明的第四实施方式的槽组合的树脂外壳的放大剖视图。
图2(D)是示出根据本发明的第五实施方式的槽组合的树脂外壳的放大剖视图。
图2(E)是示出根据本发明的第六实施方式的槽组合的树脂外壳的放大剖视图。
图3(A)是示出封装结构的示例的常规半导体装置的俯视图。
图3(B)是沿图3(A)的a-a的剖视图。
图3(C)是图3(B)中部分b的放大图。
具体实施方式
现参考示出本发明的优选实施方式的附图，在下文中具体描述本发明。在示出本发明的优选实施方式的附图中，使用图3(A)～图3(C)中使用的相同附图标记来指示相同的构成要素和等价要素，且为简化目的不再进行其重复的描述。
图1是示出根据本发明的第一实施方式的槽组合的半导体装置的一部分的放大剖视图。
现参考图1，保持有用于将框形树脂外壳16与金属基底10在预定位置接合的粘合剂17的粘合剂涂敷槽30(下文中简称为“涂敷槽30”)在树脂外壳16的面对金属基底10的接合面29中形成。在涂敷槽30的两侧，与涂敷槽30相邻地形成有用于接纳流出的粘合剂的流出粘合剂接纳槽31(下文中简称为“接纳槽31”)。在涂敷槽30和接纳槽31之间的壁的面对金属基底10的顶面与包含接合面29的面相隔开，从而形成使粘合剂逃逸的粘合剂逃逸空间(下文中简称为“逃逸空间”)32。
根据本发明的第一实施方式，在最外侧接纳槽31的外侧，以及在最内侧接纳槽31的内侧，形成防止粘合剂17进一步流出的粘合剂流出防止槽33(下文中简称为“止挡槽33”)。在最外侧接纳槽31的外侧形成的止挡槽33防止粘合剂17流出到树脂外壳16的外侧。在最内侧接纳槽31的内侧形成的止挡槽33防止粘合剂17流出到树脂外壳16的内侧。虽然根据本发明的第一实施方式，止挡槽33形成在接纳槽31的外侧和内侧，但止挡槽33也可形成在接纳槽31的外侧或内侧。
涂敷槽30、接纳槽31、和止挡槽33沿着树脂外壳16的面对金属基底10的环形接合面29的整个外周侧连续形成。
金属基底10由铜、铝、或这些金属的复合材料构成。树脂外壳16由聚苯硫醚(PPS)或聚对苯二甲酸丁二醇酯(PBT)构成。对粘合剂17使用硅树脂粘合剂或环氧树脂粘合剂。
涂敷槽30、接纳槽31、和止挡槽33形成为从树脂外壳16的接合面29起算为0.5～1mm的深度。形成涂敷槽30、接纳槽31、和止挡槽33，使得其槽宽与其间的间距的比率为1比1。特别是，作为考虑所采用的粘合剂17的厚度和接合强度之间的关系的基准，根据获得高接合强度的粘合剂17的厚度，来选择涂敷槽30的深度。涂敷槽30两侧的壁和接合面29之间的距离、即逃逸空间32的厚度被设定成从0.2mm到0.25mm。
下面描述树脂外壳16与金属基底10接合的工艺的示例。
首先，将树脂外壳16反转以使得接合面29面朝上，并通过给料器将粘合剂17涂敷于涂敷槽30。给料器喷射被控制成多少过量的粘合剂17，以填充涂敷槽30。给料器沿着涂敷槽30移动的同时，持续喷射固定量的粘合剂17。当给料器沿着整个涂敷槽30喷射粘合剂17完成时，将金属基底10安装在树脂外壳16的接合面29上，且在将金属基底10按压于树脂外壳16的同时加热金属基底10以固化粘合剂17，并使树脂外壳16和金属基底10彼此接合。
在将金属基底10按压于树脂外壳16时从涂敷槽30流出的多余粘合剂17流到与涂敷槽30相邻的逃逸空间32，被接纳在逃逸空间32中，并在其中固化。
在对涂敷槽30涂敷的粘合剂17因量过大而不能被接纳在逃逸空间32中时，从逃逸空间32流出的粘合剂17到达与逃逸空间连通且位于逃逸空间32外侧的接纳槽31，且可靠地被接纳在接纳槽31中。因此，流出到接纳槽31的粘合剂17不会再进一步扩展。更具体而言，流出到接纳槽31的粘合剂17不会再扩展到树脂外壳16的外侧(附图的左手侧)、也不会再扩展到容纳有绝缘基底板的树脂外壳16的内侧。
若给料器由于其故障过量地喷射多余粘合剂17而不能被接纳在涂敷槽30、逃逸空间32、和接纳槽31中，则止挡槽33防止粘合剂17流到树脂外壳16的外侧或内侧。
图2(A)是示出根据本发明的第二实施方式的槽组合的树脂外壳的放大剖视图。图2(B)是示出根据本发明的第三实施方式的槽组合的树脂外壳的放大剖视图。图2(C)是示出根据本发明的第四实施方式的槽组合的树脂外壳的放大剖视图。图2(D)是示出根据本发明的第五实施方式的槽组合的树脂外壳的放大剖视图。图2(E)是示出根据本发明的第六实施方式的槽组合的树脂外壳的放大剖视图。
在图2(A)所示的根据本发明的第二实施方式的槽组合中，在树脂外壳16的接合面29中形成两个涂敷槽30，并在槽30之间形成逃逸空间32。通过设置两个涂敷槽30使得涂敷槽30比其槽宽度更宽地彼此相隔开，逃逸空间32的空间被扩展以使得逃逸空间32起到接纳槽31的作用。在涂敷槽30的外侧和内侧，形成止挡槽33。
通过增加涂敷槽30的数量，来提高树脂外壳16和金属基底10之间的接合强度。虽然为了获得大接合强度逃逸空间32并不是太厚，但由于逃逸空间32的接合面积大，因此预期接合强度进一步提高。
在图2(B)所示的根据第三实施方式的槽组合中，在树脂外壳16的接合面29中形成四个涂敷槽30，并在涂敷槽30之间形成逃逸空间32。在涂敷槽30的外侧，即仅在树脂外壳16的边缘区域中，形成止挡槽33。
通过增加涂敷槽30的数量，来大幅提高树脂外壳16和金属基底10之间的接合强度。根据第三实施方式的槽组合例如可应用于树脂外壳16的插入有外部主端子19的部分。对于树脂外壳16的插入有外部主端子19的部分，施加因超声波焊接许多接合线26而引起的超声波振动的较大振动力。虽然根据第三实施方式的止挡槽33形成在树脂外壳16的外周侧，但止挡槽33可根据需要形成在最内侧涂敷槽30的内侧。
在图2(C)所示的第四实施方式的槽组合中，在树脂外壳6的接合面29中形成两个由涂敷槽30和接纳槽31组成的对，并在涂敷槽30和接纳槽31之间形成逃逸空间32。止挡槽33形成在由涂敷槽30和接纳槽31组成的外侧对的外侧。
根据第四实施方式的槽组合便于在树脂外壳16和金属基底10之间获得与通过根据第二实施方式的槽组合获得的接合强度相同的接合强度。根据第四实施方式的槽组合便于获得与根据第三实施方式的槽组合展现出的效果相同的防止粘合剂流出的效果。可选地，可根据需要形成三个或多个由涂敷槽30和接纳槽31组成的对。
在图2(D)所示的根据第五实施方式的槽组合中，在树脂外壳16的接合面29中形成两个由涂敷槽30和接纳槽31组成的对，并在相邻涂敷槽30之间形成逃逸空间32。根据第五实施方式的槽组合便于使逃逸空间32扩展成比根据第四实施方式的槽组合更大。根据第五实施方式的槽组合在树脂外壳16的接合面29中不包括任何止挡槽33。
图2(E)所示的根据第六实施方式的槽组合从根据图2(C)所示的根据第四实施方式的槽组合中除去止挡槽33。详细而言，在树脂外壳16的接合面29中仅形成两个由涂敷槽30和接纳槽31组成的对。在涂敷槽30和接纳槽31之间形成逃逸空间32。因此，根据第六实施方式的槽组合展现出与根据第四实施方式的槽组合展现出的接合强度相同的接合强度。
虽然至此是结合这里的优选实施方式来描述本发明，但一些改变和修改对于本领域的技术人员而言是显而易见的，其不背离本发明的真实精神。因此，本发明并非通过这里的具体描述来进行理解，而是通过所附权利要求来进行理解的。
例如，涂敷槽30和接纳槽31沿着树脂外壳16的接合面29的整个外周侧连续形成。可选地，涂敷槽30和接纳槽31可分叉并结合，以局部增加或减少其数量。

Claims (6)

1.一种半导体装置，包括：
金属基底；
框形树脂外壳，该框形树脂外壳与所述金属基底接合以形成容纳半导体芯片的空间；
粘合剂涂敷槽，该粘合剂涂敷槽在预定位置保持有粘合剂，以将所述树脂外壳与所述金属基底接合，所述粘合剂涂敷槽在所述树脂外壳的面对所述金属基底的接合面中形成，所述粘合剂涂敷槽沿着所述接合面的整个外周侧连续延伸；以及
粘合剂逃逸空间，该粘合剂逃逸空间在所述粘合剂涂敷槽的侧壁的顶面和所述金属基底之间形成，所述顶面与包含所述接合面的平面相隔开，以将涂敷至所述粘合剂涂敷槽的多余的粘合剂引入并接纳在该粘合剂逃逸空间中。
2.如权利要求1所述的半导体装置，所述半导体装置还包括：
流出粘合剂接纳槽，该流出粘合剂接纳槽在所述接合面中形成，所述流出粘合剂接纳槽与所述粘合剂涂敷槽相邻并与所述粘合剂逃逸空间连通。
3.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置包括在所述接合面中形成的多个由所述粘合剂涂敷槽和所述粘合剂逃逸空间组成的对。
4.如权利要求2所述的半导体装置，其特征在于，
所述半导体装置包括在所述接合面中的多个由所述粘合剂涂敷槽、所述流出粘合剂接纳槽、和所述粘合剂逃逸空间组成的组。
5.如权利要求4所述的半导体装置，所述半导体装置还包括：
粘合剂流出防止槽，该粘合剂流出防止槽在最外侧粘合剂涂敷槽或最外侧流出粘合剂接纳槽的外侧形成，所述粘合剂流出防止槽防止从所述最外侧粘合剂涂敷槽或从所述最外侧流出粘合剂接纳槽流出的粘合剂进一步流出。
6.如权利要求5所述的半导体装置，所述半导体装置还包括：
粘合剂流出防止槽，该粘合剂流出防止槽在最内侧粘合剂涂敷槽或最内侧流出粘合剂接纳槽的内侧形成，所述粘合剂流出防止槽防止从所述最内侧粘合剂涂敷槽或从所述最内侧流出粘合剂接纳槽流出的粘合剂进一步流出。
CN201110192485.5A 2010-07-01 2011-06-28 半导体装置 Active CN102315178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-150931 2010-07-01
JP2010150931A JP5310660B2 (ja) 2010-07-01 2010-07-01 半導体装置

Publications (2)

Publication Number Publication Date
CN102315178A true CN102315178A (zh) 2012-01-11
CN102315178B CN102315178B (zh) 2015-10-07

Family

ID=45399085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110192485.5A Active CN102315178B (zh) 2010-07-01 2011-06-28 半导体装置

Country Status (3)

Country Link
US (1) US8546933B2 (zh)
JP (1) JP5310660B2 (zh)
CN (1) CN102315178B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092468A (ja) * 2015-11-10 2017-05-25 昭和電工株式会社 パワーモジュール用ベース
JP2018190894A (ja) * 2017-05-10 2018-11-29 株式会社豊田自動織機 半導体モジュール
CN111554650A (zh) * 2019-02-12 2020-08-18 住友电工光电子器件创新株式会社 半导体模块及半导体器件收容体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6039311B2 (ja) * 2012-08-29 2016-12-07 京セラ株式会社 配線基板、電子装置および電子モジュール
KR102047378B1 (ko) 2012-11-30 2019-11-21 엘지이노텍 주식회사 카메라 모듈
EP2797111A1 (en) 2013-04-24 2014-10-29 Nxp B.V. Electrical component packaging
WO2015008563A1 (ja) * 2013-07-17 2015-01-22 カルソニックカンセイ株式会社 組電池
JP6288254B2 (ja) 2014-04-30 2018-03-07 富士電機株式会社 半導体モジュールおよびその製造方法
JP6645134B2 (ja) * 2015-11-16 2020-02-12 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017098593A1 (ja) * 2015-12-09 2017-06-15 三菱電機株式会社 パワーモジュール
JP6556656B2 (ja) * 2016-03-31 2019-08-07 京セラ株式会社 接続構造、サーマルヘッドおよびサーマルプリンタ
FR3060937B1 (fr) * 2016-12-19 2020-11-06 Valeo Systemes De Controle Moteur Ceinture de protection pour module electronique, et module electronique comprenant une telle ceinture de protection
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7173375B2 (ja) * 2019-11-27 2022-11-16 三菱電機株式会社 半導体モジュール
JP7482833B2 (ja) 2021-05-27 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102600993B1 (ko) * 2021-07-19 2023-11-10 (주) 세명유리 유리패널의 장착구조

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941091B1 (zh) * 1970-10-09 1974-11-07
CN1070934A (zh) * 1991-09-13 1993-04-14 旭光学工业株式会社 粘结结构
JPH0741734A (ja) * 1993-07-26 1995-02-10 Yamaha Corp 接着方法
CN1129172C (zh) * 1997-09-03 2003-11-26 恩益禧电子股份有限公司 用于光刻法的孔装置及其制造方法
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177949A (ja) 1983-03-29 1984-10-08 Toshiba Corp 民生用素子
JPS59177949U (ja) * 1983-05-17 1984-11-28 日本電気株式会社 半導体装置
JPS61139048A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
JPH079381Y2 (ja) * 1990-10-18 1995-03-06 株式会社三社電機製作所 半導体装置
JPH0521646A (ja) * 1991-07-15 1993-01-29 Matsushita Electric Works Ltd 半導体装置
JPH0730006A (ja) 1993-05-10 1995-01-31 Fuji Electric Co Ltd 半導体装置のパッケージ構造
JP3545019B2 (ja) * 1993-11-04 2004-07-21 株式会社豊田自動織機 電子製品の封止ケース
JP3196540B2 (ja) 1994-12-09 2001-08-06 富士電機株式会社 半導体装置
JPH0958162A (ja) * 1995-08-18 1997-03-04 Mitsubishi Electric Corp Ｉｃカードとその製造法
JP4219448B2 (ja) 1998-08-28 2009-02-04 富士電機デバイステクノロジー株式会社 半導体装置
JP4450965B2 (ja) * 2000-09-29 2010-04-14 日本碍子株式会社 光学部品の接着構造
JP4710194B2 (ja) 2001-08-03 2011-06-29 富士電機システムズ株式会社 半導体装置のパッケージ
TWI229928B (en) * 2003-08-19 2005-03-21 Advanced Semiconductor Eng Semiconductor package structure
JP4224822B2 (ja) * 2004-05-07 2009-02-18 ブラザー工業株式会社 インクジェットプリンタヘッド
TWI246756B (en) * 2004-06-28 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package having exposed heat sink and heat sink therein
JP4605499B2 (ja) * 2004-10-28 2011-01-05 富士電機ホールディングス株式会社 有機ｅｌディスプレイの封止構造
JP2006226756A (ja) * 2005-02-16 2006-08-31 Denso Corp 圧力センサ
JP5050521B2 (ja) * 2006-01-19 2012-10-17 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
JP5146899B2 (ja) * 2006-10-24 2013-02-20 トヨタ自動車株式会社 燃料電池
JP4687756B2 (ja) * 2008-07-07 2011-05-25 株式会社村田製作所 プローブアレイおよびその製造方法
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941091B1 (zh) * 1970-10-09 1974-11-07
CN1070934A (zh) * 1991-09-13 1993-04-14 旭光学工业株式会社 粘结结构
JPH0741734A (ja) * 1993-07-26 1995-02-10 Yamaha Corp 接着方法
CN1129172C (zh) * 1997-09-03 2003-11-26 恩益禧电子股份有限公司 用于光刻法的孔装置及其制造方法
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092468A (ja) * 2015-11-10 2017-05-25 昭和電工株式会社 パワーモジュール用ベース
JP2018190894A (ja) * 2017-05-10 2018-11-29 株式会社豊田自動織機 半導体モジュール
CN111554650A (zh) * 2019-02-12 2020-08-18 住友电工光电子器件创新株式会社 半导体模块及半导体器件收容体
CN111554650B (zh) * 2019-02-12 2023-09-29 住友电工光电子器件创新株式会社 半导体模块及半导体器件收容体

Also Published As

Publication number Publication date
US20120001309A1 (en) 2012-01-05
CN102315178B (zh) 2015-10-07
JP5310660B2 (ja) 2013-10-09
JP2012015349A (ja) 2012-01-19
US8546933B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
CN102315178A (zh) 半导体装置
US10462921B2 (en) Method for producing an electronic module assembly and electronic module assembly
JP2013219267A (ja) パワーモジュール
CN104094387A (zh) 电气元件和/或电子元件的连接装置
JP4464806B2 (ja) 電力変換装置
JP6323942B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法
CN106847781B (zh) 功率模块封装及其制造方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP5120032B2 (ja) 電子装置
EP2228843B1 (en) Light emitting device package
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
CN113454774A (zh) 封装芯片及封装芯片的制作方法
CN115377270A (zh) 一种led封装结构
WO2017057093A1 (ja) 半導体装置とその製造方法
JP2006318980A (ja) 半導体装置および半導体装置の製造方法
JP6972622B2 (ja) 半導体装置および半導体装置の製造方法
CN105144373A (zh) 半导体装置
CN101877318B (zh) 框架式陶瓷覆铜板及其制造方法
CN105990275A (zh) 功率模块封装件及其制作方法
CN108292642A (zh) 电力用半导体装置
JP2008235859A (ja) 半導体装置とその製造方法
JP2002329828A (ja) 半導体装置
JPH0582686A (ja) 半導体放熱構造
JP2020047763A (ja) 半導体装置及び半導体装置の製造方法
CN101499444B (zh) 散热型多穿孔半导体封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant