JP4710194B2 - 半導体装置のパッケージ - Google Patents
半導体装置のパッケージ Download PDFInfo
- Publication number
- JP4710194B2 JP4710194B2 JP2001235731A JP2001235731A JP4710194B2 JP 4710194 B2 JP4710194 B2 JP 4710194B2 JP 2001235731 A JP2001235731 A JP 2001235731A JP 2001235731 A JP2001235731 A JP 2001235731A JP 4710194 B2 JP4710194 B2 JP 4710194B2
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- groove
- adhesive
- case
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータ装置などに適用するインテリジェントパワーモジュール（ＩＰＭ：Intelligent Power Module) を対象とした半導体装置のパッケージ構造に関する。
【０００２】
【従来の技術】
まず、頭記したインバータ装置に適用するＩＰＭを例に、そのモジュールの組立構造を図２(a),(b) ないし図４に、またその等価回路を図５に示す。
図において、１は放熱用の金属ベース（銅ベース）、２は樹脂成形品になる端子一体形の外囲ケース、３は外囲ケース２の上面に被着した上蓋、４は外囲ケース２と一体にインサート成形したパワー回路に対する入，出力用の主回路端子（銅フレーム端子）、５は制御回路に対する外部端子ブロック、６は金属ベース１にセラミック基板等の絶縁回路基板を介してはんだマウントしたパワー回路（インバータ回路）、７は二階建て方式でパワー回路６の上方に配置した制御回路、８はパワー回路６と制御回路７の間を接続するよう外囲ケース２の内周側に一体成形した中継端子ブロック、９は内部配線用のボンディングワイヤであり、ボンディングワイヤ９はパワー回路６の各半導体素子とその回路基板の導体パターンとの間、および回路基板と主回路端子４，中継端子８の間に配線されている。
【０００３】
ここで、図示例のパワー回路６は、図５に示すインバータ回路の上アーム回路，下アーム回路およびブレーキ回路に対応する７個組のパワー半導体素子（ＩＧＢＴ）６ａ，およびフリーホイーリングダイオード６ｂが、２枚に分けて左右に並置した回路基板（セラミック基板）６ｃ-1，６ｃ-2に振り分けて実装されており、各回路基板６ｃ-1，６ｃ-2の導体パターンと対応するように主回路端子４が後記のように左右一列に配列して外囲ケース２にインサート成形されている。一方、制御回路７はプリント基板に前記パワー半導体素子６ｂの駆動用ＩＣを含む各種回路部品を実装した構成になり、図２(b) で示すように制御回路の外部端子ブロック５からケース内側方に突き出たリードと中継端子ブロック８から上方に起立するリードとの間に跨がって架設されている。
【０００４】
また、図２(a) でケース上蓋３にマーキングした端子記号について、Ｐ，Ｎは直流の入力端子、Ｕ，Ｖ，Ｗは三相の交流出力端子、Ｂはブレーキ部の端子、No１〜１９は制御端子の端子番号を表している。そして、端子記号Ｐ，Ｎ，Ｕ，Ｖ，Ｗに対応する各主回路端子（銅フレーム端子）４は図４(a) 〜(c) で表すようなレイアウトに配列しており、特にＵ，Ｖ，Ｗ相の交流出力端子については、そのインナーリードが前記した左右２枚の回路基板６ｃ-1，６ｃ-2に形成したＵ，Ｖ，Ｗ相に対応する導体パターンに跨がるよう二股状に延在し、かつ図２(b) で示すようにＬ字状に屈曲したインナーリード４ａを外囲ケース２の内周側に引出し、後記のようにインナーリード４ａの先端部とパワー回路６との間でワイヤボンディングを施して接続するようにしている。また、この端子配列においては、図示のようにＶ，Ｗ相端子のインナーリードとＮおよびＵ相端子のインナーリードとが上下に重なって並ぶように配置されている。
【０００５】
前記構成のＩＰＭは次記の手順で組み立てられる。まず、パワー回路６の回路基板６ｃを金属ベース板１にはんだマウントし、続いて金属ベース板１の上に端子一体形の外囲ケース２を接着剤で接合し、この状態でパワー回路基板６ｃの導体パターンと外囲ケース２から内方に突き出した主回路端子４のインナーリード４ａとの間，および中継端子ブロック８のリードとの間を超音波圧着法によりワイヤボンディングを施して内部配線する。次に外囲ケース２の上面中央寄りに制御回路の外部端子ブロック５を組付けたうえで、該端子ブロック５からケース内方に突き出した端子リードの先端部と中継端子ブロック８から上向きに突き出したリードの間に跨がって制御回路７のプリント基板を二階建て式に架け渡してはんだ付けする。次に、この組立状態でパッケージ内にゲル状充填材（例えばシリコーンゲル）を注入して主回路６，制御回路７を封止し、最後に外囲ケース２に上蓋３を被せて接着剤で固着する。
【０００６】
ここで、金属ベース１と外囲ケース２を接着剤で接合するには、あらかじめ金属ベース１の外周縁と対向する外囲ケース２の底面周域に沿って接着剤を塗布する等幅の浅い凹溝２ａ（図２(b) 参照）を形成しておき、この凹溝２ａのルートに沿って移動する接着剤ディスペンサ（図示せず）から供給した流動性の接着剤を均一に塗布し、続いて金属ベース１の上に外囲ケース２を重ね合わせ、加圧力を加えた状態で接着剤を硬化させて接合するようにしている。
【０００７】
また、主回路端子４のインナーリード４ａとパワー回路６の回路基板６ｃとの間を接続する超音波ボンディング工程では、周知のように金属ベース１を下にしてモジュール組立体を超音波ボンダのワークホルダに載せ、主回路端子４のインナーリード４ａの上に重ねたボンディングワイヤ（Alワイヤ）をボンダのホーンに取付けたウエッジで押圧しながら超音波振動を加える。これにより、超音波振動の摩擦によって接合面の不純物（酸化物）を除去し、同時に生じる接合面の発熱によりワイヤが塑性変形を生じて電極部とワイヤとが固相接合される。
【０００８】
【発明が解決しようとする課題】
ところで、前記構成になるＩＰＭは、その組立工程で次記のような解決すべき問題点のあることが判明した。すなわち、
(1) 金属ベース１に外囲ケース２を接着剤により接合した状態で、外囲ケース２と一体にインサート成形した主回路端子４のインナーリード４ａの先端部にボンディングワイヤ８を超音波圧着法によりボンディングする際に、外囲ケース２の内周側に引出した前記インナーリード４ａの下面域（図２(b) 参照）を覆っているケース部分が金属ベース１に完全に接着されていないと、ボンダからボンディングワイヤ９に加えた超音波振動の加振力が逃げてしまってボンディング部分に有効作用せず、このためにボンディング不良を引き起こす。
【０００９】
かかる点、従来構造では外囲ケース２の底面周域に沿って形成した接着剤塗布面となる凹溝２ａは金属ベース１の外周縁に沿うように形成するとともに、凹溝２ａの溝幅は必要な接着強度を確保するのに要する最小限の幅に設定して接着剤の塗布量（消費量）をできるだけ抑えてコスト低減を図るようにしているのに対し、図４で述べたように主回路端子４のＬ字状インナーリード４ａが上下に重なって外囲ケース２の内周側に突き出した部分では、上側のインナーリードが下側のインナーリードよりも内側に位置しているために、上側のインナーリードが前記した接着剤塗布面となる凹溝２ａよりも内周側に突き出すようになる。このために、インナーリードの先端側下面領域が金属ベース１に完全接着されず、その結果としてワイヤボンディング工程で前記インナーリード４ａにボンディングワイヤ９を超音波ボンディングする際に、前記のようなボンディング不良が発生し易くなる。
【００１０】
なお、このようなボンディング不良の発生を防ぐために、前記した凹溝２ａの溝幅をあらかじめその全域で広く設定しておくことが考えられるが、凹溝２ａの溝幅を必要以上に広げることは、接着剤の塗布量（消費量）が増えて製品コストが高まるので実用的でない。
(2) また、外囲ケース２の底面周域に形成した凹溝２ａに接着剤を塗布する工程では、先記のように接着剤ディスペンサを用い、凹溝２ａのルート上に定めたスタート地点にディスペンサのノズルを位置合わせして接着剤の供給を開始し、ここから凹溝２ａのルートに沿ってディスペンサノズルを移動させながら接着剤を塗布し、凹溝ルートのエンド点まで移動したところでディスペンサの接着剤供給を停止するように行っているが、そのスタート地点では接着剤の供給開始とディスペンサの移動開始とのタイミングのずれ、またエンド地点ではディスペンサノズルからの接着剤の後垂れなどが原因で、接着剤の塗布量が他の範囲に比べて多少過剰になることが避けられない。
【００１１】
このために、続く組立工程で外囲ケース２を金属ベース１の上に重ね合わせて加圧力を加えると、前記のスタート／エンド地点では凹溝２ａから溢れ出た余剰の接着剤が外囲ケース２の内周側にはみ出してパワー回路６の回路基板に付着して導体パターンのボンディング面を汚損する不具合を引き起こすことがある。
本発明は上記の点に鑑みなされたものであり、その目的は前記した組立工程での問題点を解消して製品の品質向上が図れるように改良した半導体装置のパッケージを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、パワー回路を搭載した金属ベースに端子一体形の外囲ケース, および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージで、その外囲ケースにはパワー回路に対する入, 出力用の主回路端子を左右に配列してインサート成形するとともに、金属ベースの外周縁に対向して外囲ケースの底面周域に接着剤塗布面となる凹溝を形成し、該凹溝に接着剤を塗布して金属ベースと接合した状態で、Ｌ字状に屈曲して外囲ケースの内周側に引出した主回路端子のインナーリードとパワー回路との間に超音波圧着法によるワイヤボンディングを施して配線したものにおいて、
外囲ケースにインサート成形した前記の主回路端子のうち、少なくともインナーリードが別な端子のインナーリードと上下に重なる端子に対応して、ケース底面に形成した前記凹溝の溝幅をインナーリードの下面領域に向けて部分的に拡大するようにする（請求項１）。
【００１３】
そして、外囲ケースの底面に形成した凹溝に接着剤を塗布する際に、前記の溝幅拡大部分にも接着剤を塗布しておくことにより、接着剤の塗布量を必要以上に増加させることなしに、しかも金属ベースに外囲ケースを重ね合わせて接合した状態では、前記した主回路端子のインナーリードの下面域が金属ベースに対して完全に接着されるようになる。これにより、続く超音波圧着法によるワイヤボンディング工程では、主回路端子のインナーリードとボンディングワイヤとが確実に接合してボンディング不良の発生を防ぐことができる。
【００１４】
また、本発明によれば、パワー回路を搭載した金属ベースに端子一体形の外囲ケース, および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージであり、金属ベースの周縁に対向して外囲ケースの底面周域には接着剤塗布面となる凹溝を形成し、該凹溝に沿い接着剤ディスペンサより供給した接着剤を塗布したうえで、金属ベースに外囲ケースを重ね合わせて加圧接着するようにしたものにおいて、前記凹溝のルート上に定めた接着剤の塗布スタートまたはエンド地点に対応する箇所で、凹溝の溝幅を溝の外周側に向けて部分的に拡大するように設定する（請求項２）。
【００１５】
上記により、凹溝のルートに沿って接着剤ディスペンサから供給した接着剤を塗布した後、外囲ケースを金属ベース上に重ねて加圧力を加えた際に、その接着剤の塗布スタート，エンド地点では定量より多少多めに塗布された接着剤が前記の溝幅拡大部に逃げるようになり、その結果として余剰な接着剤が外囲ケースの内側にはみ出してパワー回路基板に付着するのを回避できる。これにより、接着剤塗布量のコントロール管理が容易となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図１(a) 〜(c) に示す実施例に基づいて説明する。なお、実施例の図中で図２〜図４に対応する部材には同じ符号を付してその説明は省略する。
図示例のＩＰＭのパッケージは基本的に先記した図２〜図４の構造と同様であり、外囲ケース２にはパワー回路に対する入，出力用の主回路端子４（各端子に付した端子記号Ｐ，Ｎ，Ｕ，Ｖ，ＷおよびＢは図３に付した端子記号に対応する）が左右一列に並んでインサート形成されており、各端子ごとにＬ字状に屈曲したインナーリード４ａの先端部が外囲ケース２の内周側に突き出しているのに対して、この実施例では図１(c) で示すように外囲ケース２の底面周囲に沿って形成した接着剤塗布面となる凹溝２ａ（図中に斜線で表した部分）が次のようなパターンに形成されている。
【００１７】
すなわち、前記凹溝２ａは、基本的には外囲ケース２に接合する金属ベース１の周縁に対応するルートに沿って等幅に形成されているが、特に左右に並んで主回路端子４が配列している範囲では、少なくとも主回路端子４のインナーリード４ａが別な端子のインナーリード４ａと上下に重なる部分に対応して図中にａ〜ｄで表した各部位では、凹溝２ａの溝幅がインナーリード先端部の下面領域に向けて部分的に拡大するように溝幅拡大部２ｂを形成し、該溝幅拡大部２ｂを含めてこの範囲では凹溝２ａが波形を呈するようなパターンに形成している。
【００１８】
さらに、接着剤ディスペンサを用いて前記凹溝２ａに接着剤を塗布する工程で、その接着剤塗布ルート上のスタート／エンド地点に対応する箇所（通常は外郭が長方形になる外囲ケース２の短辺側に定めている）に対しては、凹溝２ａの溝幅を溝の外周側に向けて部分的に拡大した溝幅拡大部２ｃを形成し、この溝幅拡大部２ｃで余分な接着剤を逃がすダム機能を持たせるようにしている。
【００１９】
上記の構成により、外囲ケース２の底面に形成した凹溝２ａに接着剤を塗布する際に、前記の溝幅拡大部２ｂにも接着剤を塗布しておくことにより、金属ベース１に外囲ケース２を重ね合わせて接合した状態では、前記した主回路端子４のインナーリード４ａの下面領域が金属ベース１に対して完全に接着されるようになる。これにより、続く超音波ボンディング工程では、主回路端子４のインナーリード４ａとボンディングワイヤ９（図２，図３参照）とをボンディング不良の発生なしに確実にボンディングできる。
【００２０】
また、凹溝２ａのルートに沿って接着剤ディスペンサから供給した接着剤を塗布した後、外囲ケースを金属ベース上に重ねて加圧力を加えた際には、その接着剤の塗布スタート，エンド地点に定量より多少多めに塗布された接着剤が溝幅拡大部２ｃに逃げるようになる。その結果、接着剤の余剰分が外囲ケース２の内側にはみ出してパワー回路６（図２，図３参照）の回路基板に付着し、続くワイヤボンディング工程での障害となるのを未然に防げる。これにより、接着剤ディスペンサを使って凹溝２ａに接着剤を塗布する工程での接着剤塗布量のコントロール管理が容易となる。
【００２１】
なお、図示実施例では、溝幅拡大部２ｂを特定した主回路端子４のインナーリード４ａと対応する部位に限定して形成しているが、主回路端子４の全てのインナーリードに対応した部位に形成して実施することもできる。
【００２２】
【発明の効果】
以上述べたように、本発明の構成によれば、次記の効果を奏する。
(1) パワー回路を搭載した金属ベースに端子一体形の外囲ケース, および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージで、その外囲ケースにはパワー回路に対する入, 出力用の主回路端子を左右に配列してインサート成形するとともに、金属ベースの外周縁に対向して外囲ケースの底面周域に接着剤塗布面となる凹溝を形成し、該凹溝に接着剤を塗布して金属ベースと接合した状態で、Ｌ字状に屈曲して外囲ケースの内周側に引出した主回路端子のインナーリードとパワー回路との間に超音波圧着法によるワイヤボンディングを施して内部配線したものにおいて、
前記主回路端子のうち、少なくともインナーリードが別な端子のインナーリードと上下に重なる端子に対応して、ケース底面に形成した前記凹溝の溝幅をインナーリードの下面領域に向けて部分的に拡大したことにより、接着剤の塗布量を必要以上に増量することなしに、金属ベースに外囲ケースを重ね合わせて接着した状態では、前記した主回路端子のインナーリードの下面域が金属ベースに対して完全に接着されるようになるので、これにより続く超音波圧着法によるワイヤボンディング工程では、主回路端子のインナーリードとボンディングワイヤとが確実に接合してボンディング不良の発生を効果的に防ぐことができる。
【００２３】
(2) また、前記凹溝のルート上に定めた接着剤の塗布スタート／エンド地点に対応する箇所で、凹溝の溝幅を溝の外周側に向けて部分的に拡大した請求項２の構成によれば、凹溝のルートに沿って接着剤ディスペンサから供給した接着剤を塗布した後、外囲ケースを金属ベース上に重ねて加圧力を加えた際に、前記のスタート，エンド地点で定量より多少多めに塗布された接着剤が前記の溝幅拡大部に逃げるようになり、その結果として余剰な接着剤が外囲ケースの内側にはみ出してパワー回路基板に付着するのを回避できるとともに、接着剤塗布量のコントロール管理も容易となる。
【図面の簡単な説明】
【図１】本発明の実施例によるＩＰＭのパッケージの構成図で、(a),(b) および(c) は、それぞれ外囲ケースの平面図、主回路端子の配列を表した側面図、および外囲ケースの底面図
【図２】本発明の実施対象となるＩＰＭの全体図で、(a) は外観平面図、(b) は(a) の側視断面図
【図３】図２のＩＰＭで、パワー回路を搭載した金属ベースに外囲ケースを接合してワイヤボンディングを施した組立状態を表す平面図
【図４】図３における主回路端子の配列を表す図で、(a) 〜(c) はそれぞれＵ，Ｖ，Ｗ相の交流出力端子に分けて表した端子配列図
【図５】図３の等価回路図
【符号の説明】
１ 金属ベース
２ 外囲ケース
２ａ 接着剤を塗布する底面側の凹溝
２ｂ 主回路端子のインナーリードに対応する溝幅拡大部
２ｃ 接着剤塗布のスタート／エンド地点に対応する溝幅拡大部
４ 主回路端子
４ａ インナーリード
６ パワー回路
６ａ パワー半導体素子
６ｃ-1，６ｃ-2 回路基板
９ ボンディングワイヤ
【発明の属する技術分野】
本発明は、インバータ装置などに適用するインテリジェントパワーモジュール（ＩＰＭ：Intelligent Power Module) を対象とした半導体装置のパッケージ構造に関する。
【０００２】
【従来の技術】
まず、頭記したインバータ装置に適用するＩＰＭを例に、そのモジュールの組立構造を図２(a),(b) ないし図４に、またその等価回路を図５に示す。
図において、１は放熱用の金属ベース（銅ベース）、２は樹脂成形品になる端子一体形の外囲ケース、３は外囲ケース２の上面に被着した上蓋、４は外囲ケース２と一体にインサート成形したパワー回路に対する入，出力用の主回路端子（銅フレーム端子）、５は制御回路に対する外部端子ブロック、６は金属ベース１にセラミック基板等の絶縁回路基板を介してはんだマウントしたパワー回路（インバータ回路）、７は二階建て方式でパワー回路６の上方に配置した制御回路、８はパワー回路６と制御回路７の間を接続するよう外囲ケース２の内周側に一体成形した中継端子ブロック、９は内部配線用のボンディングワイヤであり、ボンディングワイヤ９はパワー回路６の各半導体素子とその回路基板の導体パターンとの間、および回路基板と主回路端子４，中継端子８の間に配線されている。
【０００３】
ここで、図示例のパワー回路６は、図５に示すインバータ回路の上アーム回路，下アーム回路およびブレーキ回路に対応する７個組のパワー半導体素子（ＩＧＢＴ）６ａ，およびフリーホイーリングダイオード６ｂが、２枚に分けて左右に並置した回路基板（セラミック基板）６ｃ-1，６ｃ-2に振り分けて実装されており、各回路基板６ｃ-1，６ｃ-2の導体パターンと対応するように主回路端子４が後記のように左右一列に配列して外囲ケース２にインサート成形されている。一方、制御回路７はプリント基板に前記パワー半導体素子６ｂの駆動用ＩＣを含む各種回路部品を実装した構成になり、図２(b) で示すように制御回路の外部端子ブロック５からケース内側方に突き出たリードと中継端子ブロック８から上方に起立するリードとの間に跨がって架設されている。
【０００４】
また、図２(a) でケース上蓋３にマーキングした端子記号について、Ｐ，Ｎは直流の入力端子、Ｕ，Ｖ，Ｗは三相の交流出力端子、Ｂはブレーキ部の端子、No１〜１９は制御端子の端子番号を表している。そして、端子記号Ｐ，Ｎ，Ｕ，Ｖ，Ｗに対応する各主回路端子（銅フレーム端子）４は図４(a) 〜(c) で表すようなレイアウトに配列しており、特にＵ，Ｖ，Ｗ相の交流出力端子については、そのインナーリードが前記した左右２枚の回路基板６ｃ-1，６ｃ-2に形成したＵ，Ｖ，Ｗ相に対応する導体パターンに跨がるよう二股状に延在し、かつ図２(b) で示すようにＬ字状に屈曲したインナーリード４ａを外囲ケース２の内周側に引出し、後記のようにインナーリード４ａの先端部とパワー回路６との間でワイヤボンディングを施して接続するようにしている。また、この端子配列においては、図示のようにＶ，Ｗ相端子のインナーリードとＮおよびＵ相端子のインナーリードとが上下に重なって並ぶように配置されている。
【０００５】
前記構成のＩＰＭは次記の手順で組み立てられる。まず、パワー回路６の回路基板６ｃを金属ベース板１にはんだマウントし、続いて金属ベース板１の上に端子一体形の外囲ケース２を接着剤で接合し、この状態でパワー回路基板６ｃの導体パターンと外囲ケース２から内方に突き出した主回路端子４のインナーリード４ａとの間，および中継端子ブロック８のリードとの間を超音波圧着法によりワイヤボンディングを施して内部配線する。次に外囲ケース２の上面中央寄りに制御回路の外部端子ブロック５を組付けたうえで、該端子ブロック５からケース内方に突き出した端子リードの先端部と中継端子ブロック８から上向きに突き出したリードの間に跨がって制御回路７のプリント基板を二階建て式に架け渡してはんだ付けする。次に、この組立状態でパッケージ内にゲル状充填材（例えばシリコーンゲル）を注入して主回路６，制御回路７を封止し、最後に外囲ケース２に上蓋３を被せて接着剤で固着する。
【０００６】
ここで、金属ベース１と外囲ケース２を接着剤で接合するには、あらかじめ金属ベース１の外周縁と対向する外囲ケース２の底面周域に沿って接着剤を塗布する等幅の浅い凹溝２ａ（図２(b) 参照）を形成しておき、この凹溝２ａのルートに沿って移動する接着剤ディスペンサ（図示せず）から供給した流動性の接着剤を均一に塗布し、続いて金属ベース１の上に外囲ケース２を重ね合わせ、加圧力を加えた状態で接着剤を硬化させて接合するようにしている。
【０００７】
また、主回路端子４のインナーリード４ａとパワー回路６の回路基板６ｃとの間を接続する超音波ボンディング工程では、周知のように金属ベース１を下にしてモジュール組立体を超音波ボンダのワークホルダに載せ、主回路端子４のインナーリード４ａの上に重ねたボンディングワイヤ（Alワイヤ）をボンダのホーンに取付けたウエッジで押圧しながら超音波振動を加える。これにより、超音波振動の摩擦によって接合面の不純物（酸化物）を除去し、同時に生じる接合面の発熱によりワイヤが塑性変形を生じて電極部とワイヤとが固相接合される。
【０００８】
【発明が解決しようとする課題】
ところで、前記構成になるＩＰＭは、その組立工程で次記のような解決すべき問題点のあることが判明した。すなわち、
(1) 金属ベース１に外囲ケース２を接着剤により接合した状態で、外囲ケース２と一体にインサート成形した主回路端子４のインナーリード４ａの先端部にボンディングワイヤ８を超音波圧着法によりボンディングする際に、外囲ケース２の内周側に引出した前記インナーリード４ａの下面域（図２(b) 参照）を覆っているケース部分が金属ベース１に完全に接着されていないと、ボンダからボンディングワイヤ９に加えた超音波振動の加振力が逃げてしまってボンディング部分に有効作用せず、このためにボンディング不良を引き起こす。
【０００９】
かかる点、従来構造では外囲ケース２の底面周域に沿って形成した接着剤塗布面となる凹溝２ａは金属ベース１の外周縁に沿うように形成するとともに、凹溝２ａの溝幅は必要な接着強度を確保するのに要する最小限の幅に設定して接着剤の塗布量（消費量）をできるだけ抑えてコスト低減を図るようにしているのに対し、図４で述べたように主回路端子４のＬ字状インナーリード４ａが上下に重なって外囲ケース２の内周側に突き出した部分では、上側のインナーリードが下側のインナーリードよりも内側に位置しているために、上側のインナーリードが前記した接着剤塗布面となる凹溝２ａよりも内周側に突き出すようになる。このために、インナーリードの先端側下面領域が金属ベース１に完全接着されず、その結果としてワイヤボンディング工程で前記インナーリード４ａにボンディングワイヤ９を超音波ボンディングする際に、前記のようなボンディング不良が発生し易くなる。
【００１０】
なお、このようなボンディング不良の発生を防ぐために、前記した凹溝２ａの溝幅をあらかじめその全域で広く設定しておくことが考えられるが、凹溝２ａの溝幅を必要以上に広げることは、接着剤の塗布量（消費量）が増えて製品コストが高まるので実用的でない。
(2) また、外囲ケース２の底面周域に形成した凹溝２ａに接着剤を塗布する工程では、先記のように接着剤ディスペンサを用い、凹溝２ａのルート上に定めたスタート地点にディスペンサのノズルを位置合わせして接着剤の供給を開始し、ここから凹溝２ａのルートに沿ってディスペンサノズルを移動させながら接着剤を塗布し、凹溝ルートのエンド点まで移動したところでディスペンサの接着剤供給を停止するように行っているが、そのスタート地点では接着剤の供給開始とディスペンサの移動開始とのタイミングのずれ、またエンド地点ではディスペンサノズルからの接着剤の後垂れなどが原因で、接着剤の塗布量が他の範囲に比べて多少過剰になることが避けられない。
【００１１】
このために、続く組立工程で外囲ケース２を金属ベース１の上に重ね合わせて加圧力を加えると、前記のスタート／エンド地点では凹溝２ａから溢れ出た余剰の接着剤が外囲ケース２の内周側にはみ出してパワー回路６の回路基板に付着して導体パターンのボンディング面を汚損する不具合を引き起こすことがある。
本発明は上記の点に鑑みなされたものであり、その目的は前記した組立工程での問題点を解消して製品の品質向上が図れるように改良した半導体装置のパッケージを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、パワー回路を搭載した金属ベースに端子一体形の外囲ケース, および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージで、その外囲ケースにはパワー回路に対する入, 出力用の主回路端子を左右に配列してインサート成形するとともに、金属ベースの外周縁に対向して外囲ケースの底面周域に接着剤塗布面となる凹溝を形成し、該凹溝に接着剤を塗布して金属ベースと接合した状態で、Ｌ字状に屈曲して外囲ケースの内周側に引出した主回路端子のインナーリードとパワー回路との間に超音波圧着法によるワイヤボンディングを施して配線したものにおいて、
外囲ケースにインサート成形した前記の主回路端子のうち、少なくともインナーリードが別な端子のインナーリードと上下に重なる端子に対応して、ケース底面に形成した前記凹溝の溝幅をインナーリードの下面領域に向けて部分的に拡大するようにする（請求項１）。
【００１３】
そして、外囲ケースの底面に形成した凹溝に接着剤を塗布する際に、前記の溝幅拡大部分にも接着剤を塗布しておくことにより、接着剤の塗布量を必要以上に増加させることなしに、しかも金属ベースに外囲ケースを重ね合わせて接合した状態では、前記した主回路端子のインナーリードの下面域が金属ベースに対して完全に接着されるようになる。これにより、続く超音波圧着法によるワイヤボンディング工程では、主回路端子のインナーリードとボンディングワイヤとが確実に接合してボンディング不良の発生を防ぐことができる。
【００１４】
また、本発明によれば、パワー回路を搭載した金属ベースに端子一体形の外囲ケース, および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージであり、金属ベースの周縁に対向して外囲ケースの底面周域には接着剤塗布面となる凹溝を形成し、該凹溝に沿い接着剤ディスペンサより供給した接着剤を塗布したうえで、金属ベースに外囲ケースを重ね合わせて加圧接着するようにしたものにおいて、前記凹溝のルート上に定めた接着剤の塗布スタートまたはエンド地点に対応する箇所で、凹溝の溝幅を溝の外周側に向けて部分的に拡大するように設定する（請求項２）。
【００１５】
上記により、凹溝のルートに沿って接着剤ディスペンサから供給した接着剤を塗布した後、外囲ケースを金属ベース上に重ねて加圧力を加えた際に、その接着剤の塗布スタート，エンド地点では定量より多少多めに塗布された接着剤が前記の溝幅拡大部に逃げるようになり、その結果として余剰な接着剤が外囲ケースの内側にはみ出してパワー回路基板に付着するのを回避できる。これにより、接着剤塗布量のコントロール管理が容易となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図１(a) 〜(c) に示す実施例に基づいて説明する。なお、実施例の図中で図２〜図４に対応する部材には同じ符号を付してその説明は省略する。
図示例のＩＰＭのパッケージは基本的に先記した図２〜図４の構造と同様であり、外囲ケース２にはパワー回路に対する入，出力用の主回路端子４（各端子に付した端子記号Ｐ，Ｎ，Ｕ，Ｖ，ＷおよびＢは図３に付した端子記号に対応する）が左右一列に並んでインサート形成されており、各端子ごとにＬ字状に屈曲したインナーリード４ａの先端部が外囲ケース２の内周側に突き出しているのに対して、この実施例では図１(c) で示すように外囲ケース２の底面周囲に沿って形成した接着剤塗布面となる凹溝２ａ（図中に斜線で表した部分）が次のようなパターンに形成されている。
【００１７】
すなわち、前記凹溝２ａは、基本的には外囲ケース２に接合する金属ベース１の周縁に対応するルートに沿って等幅に形成されているが、特に左右に並んで主回路端子４が配列している範囲では、少なくとも主回路端子４のインナーリード４ａが別な端子のインナーリード４ａと上下に重なる部分に対応して図中にａ〜ｄで表した各部位では、凹溝２ａの溝幅がインナーリード先端部の下面領域に向けて部分的に拡大するように溝幅拡大部２ｂを形成し、該溝幅拡大部２ｂを含めてこの範囲では凹溝２ａが波形を呈するようなパターンに形成している。
【００１８】
さらに、接着剤ディスペンサを用いて前記凹溝２ａに接着剤を塗布する工程で、その接着剤塗布ルート上のスタート／エンド地点に対応する箇所（通常は外郭が長方形になる外囲ケース２の短辺側に定めている）に対しては、凹溝２ａの溝幅を溝の外周側に向けて部分的に拡大した溝幅拡大部２ｃを形成し、この溝幅拡大部２ｃで余分な接着剤を逃がすダム機能を持たせるようにしている。
【００１９】
上記の構成により、外囲ケース２の底面に形成した凹溝２ａに接着剤を塗布する際に、前記の溝幅拡大部２ｂにも接着剤を塗布しておくことにより、金属ベース１に外囲ケース２を重ね合わせて接合した状態では、前記した主回路端子４のインナーリード４ａの下面領域が金属ベース１に対して完全に接着されるようになる。これにより、続く超音波ボンディング工程では、主回路端子４のインナーリード４ａとボンディングワイヤ９（図２，図３参照）とをボンディング不良の発生なしに確実にボンディングできる。
【００２０】
また、凹溝２ａのルートに沿って接着剤ディスペンサから供給した接着剤を塗布した後、外囲ケースを金属ベース上に重ねて加圧力を加えた際には、その接着剤の塗布スタート，エンド地点に定量より多少多めに塗布された接着剤が溝幅拡大部２ｃに逃げるようになる。その結果、接着剤の余剰分が外囲ケース２の内側にはみ出してパワー回路６（図２，図３参照）の回路基板に付着し、続くワイヤボンディング工程での障害となるのを未然に防げる。これにより、接着剤ディスペンサを使って凹溝２ａに接着剤を塗布する工程での接着剤塗布量のコントロール管理が容易となる。
【００２１】
なお、図示実施例では、溝幅拡大部２ｂを特定した主回路端子４のインナーリード４ａと対応する部位に限定して形成しているが、主回路端子４の全てのインナーリードに対応した部位に形成して実施することもできる。
【００２２】
【発明の効果】
以上述べたように、本発明の構成によれば、次記の効果を奏する。
(1) パワー回路を搭載した金属ベースに端子一体形の外囲ケース, および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージで、その外囲ケースにはパワー回路に対する入, 出力用の主回路端子を左右に配列してインサート成形するとともに、金属ベースの外周縁に対向して外囲ケースの底面周域に接着剤塗布面となる凹溝を形成し、該凹溝に接着剤を塗布して金属ベースと接合した状態で、Ｌ字状に屈曲して外囲ケースの内周側に引出した主回路端子のインナーリードとパワー回路との間に超音波圧着法によるワイヤボンディングを施して内部配線したものにおいて、
前記主回路端子のうち、少なくともインナーリードが別な端子のインナーリードと上下に重なる端子に対応して、ケース底面に形成した前記凹溝の溝幅をインナーリードの下面領域に向けて部分的に拡大したことにより、接着剤の塗布量を必要以上に増量することなしに、金属ベースに外囲ケースを重ね合わせて接着した状態では、前記した主回路端子のインナーリードの下面域が金属ベースに対して完全に接着されるようになるので、これにより続く超音波圧着法によるワイヤボンディング工程では、主回路端子のインナーリードとボンディングワイヤとが確実に接合してボンディング不良の発生を効果的に防ぐことができる。
【００２３】
(2) また、前記凹溝のルート上に定めた接着剤の塗布スタート／エンド地点に対応する箇所で、凹溝の溝幅を溝の外周側に向けて部分的に拡大した請求項２の構成によれば、凹溝のルートに沿って接着剤ディスペンサから供給した接着剤を塗布した後、外囲ケースを金属ベース上に重ねて加圧力を加えた際に、前記のスタート，エンド地点で定量より多少多めに塗布された接着剤が前記の溝幅拡大部に逃げるようになり、その結果として余剰な接着剤が外囲ケースの内側にはみ出してパワー回路基板に付着するのを回避できるとともに、接着剤塗布量のコントロール管理も容易となる。
【図面の簡単な説明】
【図１】本発明の実施例によるＩＰＭのパッケージの構成図で、(a),(b) および(c) は、それぞれ外囲ケースの平面図、主回路端子の配列を表した側面図、および外囲ケースの底面図
【図２】本発明の実施対象となるＩＰＭの全体図で、(a) は外観平面図、(b) は(a) の側視断面図
【図３】図２のＩＰＭで、パワー回路を搭載した金属ベースに外囲ケースを接合してワイヤボンディングを施した組立状態を表す平面図
【図４】図３における主回路端子の配列を表す図で、(a) 〜(c) はそれぞれＵ，Ｖ，Ｗ相の交流出力端子に分けて表した端子配列図
【図５】図３の等価回路図
【符号の説明】
１ 金属ベース
２ 外囲ケース
２ａ 接着剤を塗布する底面側の凹溝
２ｂ 主回路端子のインナーリードに対応する溝幅拡大部
２ｃ 接着剤塗布のスタート／エンド地点に対応する溝幅拡大部
４ 主回路端子
４ａ インナーリード
６ パワー回路
６ａ パワー半導体素子
６ｃ-1，６ｃ-2 回路基板
９ ボンディングワイヤ
Claims (2)
- パワー回路を搭載した金属ベースに端子一体形の外囲ケース，および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージであり、外囲ケースにはパワー回路に対する入, 出力用の主回路端子を左右に配列してインサート成形するとともに、金属ベースの外周縁に対向して外囲ケースの底面周域に接着剤塗布面となる凹溝を形成し、該凹溝に接着剤を塗布して金属ベースと接合した状態で、Ｌ字状に屈曲して外囲ケースの内周側に引出した主回路端子のインナーリードとパワー回路との間に超音波圧着法によるワイヤボンディングを施して内部配線したものにおいて、
前記主回路端子のうち、少なくともインナーリードが別な端子のインナーリードと上下に重なる端子に対応して、ケース底面に形成した前記凹溝の溝幅をインナーリードの下面領域に向けて部分的に拡大したことを特徴とする半導体装置のパッケージ。 - パワー回路を搭載した金属ベースに端子一体形の外囲ケース，および上蓋を組合せてその相互間を接着した構造になる半導体装置のパッケージであり、金属ベースの周縁に対向して外囲ケースの底面周域には接着剤塗布面となる凹溝を形成し、該凹溝のルートに沿って接着剤ディスペンサより供給した接着剤を塗布したうえで、金属ベースに外囲ケースを重ね合わせて加圧接着するようにしたものにおいて、
前記凹溝のルート上に定めた接着剤の塗布スタートまたはエンド地点に対応する箇所で、凹溝の溝幅を溝の外周側に向けて部分的に拡大したことを特徴とする半導体装置のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235731A JP4710194B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置のパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235731A JP4710194B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置のパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051560A JP2003051560A (ja) | 2003-02-21 |
| JP4710194B2 true JP4710194B2 (ja) | 2011-06-29 |
Family
ID=19067128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001235731A Expired - Lifetime JP4710194B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置のパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4710194B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5310660B2 (ja) | 2010-07-01 | 2013-10-09 | 富士電機株式会社 | 半導体装置 |
| JP7132953B2 (ja) | 2017-06-07 | 2022-09-07 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | パワー半導体モジュール |
| JP7238330B2 (ja) * | 2018-10-18 | 2023-03-14 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2020121680A1 (ja) | 2018-12-10 | 2020-06-18 | 富士電機株式会社 | 半導体装置 |
| JP7280151B2 (ja) * | 2019-08-29 | 2023-05-23 | デクセリアルズ株式会社 | 保護素子、バッテリパック |
| CN112289763A (zh) * | 2020-06-12 | 2021-01-29 | 无锡利普思半导体有限公司 | 一种功率半导体模块 |
| CN113380738B (zh) * | 2021-05-07 | 2024-05-07 | 西安交通大学 | 一种直接集成相变散热的碳化硅功率模块封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470752U (ja) * | 1990-10-30 | 1992-06-23 | ||
| JP2000323593A (ja) * | 1999-05-06 | 2000-11-24 | Yazaki Corp | 半導体装置 |
| JP2000323646A (ja) * | 1999-05-14 | 2000-11-24 | Mitsubishi Electric Corp | 絶縁材料ケース及び半導体装置 |
| JP2000353777A (ja) * | 1999-06-09 | 2000-12-19 | Yazaki Corp | パワー半導体モジュール及びその製造方法 |
-
2001
- 2001-08-03 JP JP2001235731A patent/JP4710194B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470752U (ja) * | 1990-10-30 | 1992-06-23 | ||
| JP2000323593A (ja) * | 1999-05-06 | 2000-11-24 | Yazaki Corp | 半導体装置 |
| JP2000323646A (ja) * | 1999-05-14 | 2000-11-24 | Mitsubishi Electric Corp | 絶縁材料ケース及び半導体装置 |
| JP2000353777A (ja) * | 1999-06-09 | 2000-12-19 | Yazaki Corp | パワー半導体モジュール及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003051560A (ja) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3544053B1 (en) | Discrete power transistor package having solderless dbc to leadframe attach | |
| EP2816598B1 (en) | Semiconductor device and method for manufacturing same | |
| JP2006093255A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP2008243970A (ja) | 半導体装置およびその製造方法 | |
| JP2009129952A (ja) | 半導体装置 | |
| JPH11204724A (ja) | パワーモジュール | |
| JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP4710194B2 (ja) | 半導体装置のパッケージ | |
| CN106952882B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2010245188A (ja) | 回路モジュール、その放熱構造、その製造方法 | |
| JP2000114295A (ja) | 半導体装置の製造方法 | |
| JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
| JP4543542B2 (ja) | 半導体装置 | |
| JP3703969B2 (ja) | 電子回路装置及びその製造方法 | |
| JP2665169B2 (ja) | 半導体装置およびその製造方法 | |
| JP5119092B2 (ja) | 半導体装置の製造方法 | |
| JP6653235B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3361276B2 (ja) | 電力用半導体モジュール | |
| JP3270883B2 (ja) | 半導体装置 | |
| WO2018018849A1 (zh) | 一种智能功率模块及其制造方法 | |
| JP2004127962A (ja) | 半導体装置の樹脂封止方法 | |
| KR100280597B1 (ko) | 반도체장치와반도체장치유닛및반도체장치유닛의제조방법 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP3634566B2 (ja) | 樹脂パッケージ型半導体装置 | |
| JP2003031738A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4710194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |