JPH0582686A - 半導体放熱構造 - Google Patents

半導体放熱構造

Info

Publication number
JPH0582686A
JPH0582686A JP3241353A JP24135391A JPH0582686A JP H0582686 A JPH0582686 A JP H0582686A JP 3241353 A JP3241353 A JP 3241353A JP 24135391 A JP24135391 A JP 24135391A JP H0582686 A JPH0582686 A JP H0582686A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
thermal
thermal vias
bubbles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3241353A
Other languages
English (en)
Other versions
JP2828358B2 (ja
Inventor
Jiro Utsunomiya
次郎 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3241353A priority Critical patent/JP2828358B2/ja
Publication of JPH0582686A publication Critical patent/JPH0582686A/ja
Application granted granted Critical
Publication of JP2828358B2 publication Critical patent/JP2828358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 放熱フィンを基板の下面に薄くかつ気泡等が
できないように接着可能な放熱度の高い半導体放熱構造
を得る。 【構成】 基板１２にサーマルビア１３を複数貫装す
る。このサーマルビア１３間の基板１２上下面に接着剤
１５の不要分が流入できるような逃げ溝１２ａを設け
る。これにより、サーマルビア１３の先端面が薄膜状接
着剤１５を介して放熱フィン１４と最短距離で気泡なく
接着されるようになり、熱抵抗が大幅に減少して良好な
放熱特性が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体の放熱構造、
特に、高熱伝導性サーマルビアを埋設した基板に半導体
素子及び放熱フィンを接着する際、接着膜の厚さを薄
く、かつ、均一化させ、放熱度を向上せしめた半導体放
熱構造に関する。
【０００２】
【従来の技術】従来、半導体パッケージは、半導体から
の発生熱を放散させるための手段として、放熱フィンを
基板に接着する方法が採用されていた。図４はこの種半
導体放熱構造の従来例を示す断面図である。すなわち、
半導体素子１は基板２に接着剤３によって接着され、ボ
ンデングワイヤ４によってリード５に電気的接続がなさ
れ、外部に導き出されている。６はキャップで、７は封
止材である。また、基板２の半導体素子１の接着面と、
反対側の下面には、半導体素子１の発生熱を外部に放散
するために、放熱フィン８が接着剤９によって接着固定
されている。したがって、接着剤９には次の特性が要求
される。すなわち、熱伝導性が良いこと、十分な接着強
度を有すること、適度な弾性があり基板２と放熱フィン
８の熱膨張差を有効に吸収できるものであること、及
び、耐熱性が良いこと等である。ところが、上記の各特
性をすべて満足する接着剤はなかなか得がたいというの
が実情であり、半導体素子１から放熱フィン８に至るま
での熱抵抗を低くするためには、特に接着剤９の塗布膜
の厚さをでき得る限り薄くかつ、均一にすることが重要
となってくる。
【０００３】そこで、まず、基板２の熱抵抗を下げるた
めの手段として、近年、図５に示される如く、半導体素
子１と対向する基板２の部分に、板厚方向に熱伝導性の
良好な物質（例えば厚膜の金属ペースト等）を埋め込ん
だ複数本のサーマルビヤ１０を設けることが行なわれて
きている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
成の半導体放熱構造では、サーマルビア１０による放熱
率向上は期待できるが、放熱フィン接着面として、５０
〜１００ｍｍ2 に達する広い全面に亘つて、接着剤９を
均一の厚さに塗布することは困難であるという問題点が
残る。これは、接着膜を薄小化すると、気泡や隙間が生
じ易くなり、この気泡や隙間が熱伝導性を最悪にする原
因となっているからである。
【０００５】本発明は、このような従来の技術の有して
いた問題点を解決するためになされたもので、基板２と
放熱フィン８との間の広い面へ接着剤を薄く塗布して
も、気泡等の発生しない構成の半導体放熱構造を提供す
ることを目的とするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成を、実施例に対応する図１〜３を用いて
説明すると、本発明は、基板１２において、高発熱半導
体１１を搭載した部分に、貫通する複数のサーマルビア
１３を配列するとともに、基板１２の下面に放熱フィン
１４を接着した半導体放熱構造であって、接着剤１５の
逃げ溝１２ａを少なくとも基板１２のサーマルビア１３
間上下面に配設したことを特徴とするものである。
【０００７】
【作用】本発明は、上記構成により、半導体素子１１を
搭載した基板１２の部分に設けたサーマルビア１３と、
このサーマルビア１３間の基板１２上下面に設けた逃げ
溝１２ａとにより、サーマルビア１３と放熱フィン１４
間に塗布した接着剤１５はその不要分が逃げ溝１２ａ内
に収容されるため、接着剤１５の塗布厚が均一化され
る。したがって、この基板１２のサーマルビア１３の下
面１３ａと放熱フィン１４間を接着する接着剤１５は塗
布厚を薄小化できると共に、気泡や隙間を含まず、良好
な放熱特性を発揮し、前記問題点を除去できるようにな
る。
【０００８】
【実施例】以下本発明の実施例について図面を参照して
説明する。図１は本発明の一実施例を示す要部断面図で
ある。同図において、１１は半導体素子、１２は基板、
１３は基板１２の半導体素子１１搭載部分に貫通する高
熱伝導性のサーマルビアで、厚膜形成又は金属スタッド
充填などにより形成されている。１４は基板１２の下面
に接着剤１５によって接着固定されている放熱フィン
で、１６は図示せぬリード線と半導体素子１１とを電気
的に接続するボンデングワイヤである。なお、１２ａは
サーマルビア１３間又は外側の基板１２の上下面に設け
られた接着剤１５の逃げ溝で、任意パターンで形成され
ており、図２，３はそれぞれその実施例を示す横断面図
である。
【０００９】上記構成の実施例の作用を以下に説明す
る。まず、基板１２側又は放熱フィン１４側に接着剤１
５を塗布後、基板１２をサーマルビア１３の先端１３ａ
が放熱フィン１４と略当接するまで圧接する。これによ
り、接着剤１５の不要部分は多数の逃げ溝１２ａ内に流
入し収容されるので、外部にはみ出すことがなく、図１
に示す状態になる。また、半導体素子１１側の基板１２
との接着構造も、同様の構成にすることにより、両者間
の接着膜は均一化される。なお、熱伝導率が０．００２
２ｋＣａｌ／ｍｍｈ℃のガラスセラミック基板に対し
て、サーマルビアは厚膜Ａｕペースト（５０％Ａｕ）を
用いたとき、熱伝導は０．１２ｋＣａｌ／ｍｍｈ℃とな
り、サーマルビアの熱伝導率は基板に比べて２桁の向上
を実現させることができた。
【００１０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、次のような効果を奏する。サーマルビアと基板を
比べると、その熱伝導率は略２桁の差があり、また、サ
ーマルビアと放熱フィン間の隙間が実施的な基板と放熱
フィン間の隙間となるから、放熱フィンを基板とほぼ接
するまで圧接することにより、接着剤の不要分は逃げ溝
内に流入するので、外部への接着剤のはみ出しを防止す
ることができ、熱抵抗を大きくする気泡などの混入がな
く、薄くてかつ均一な接着層が得られるとともに、半導
体素子の良好な放熱構造が得られる。
【図面の簡単な説明】
【図１】本発明の実施例を示す要部側断面図。
【図２】本発明の接着剤逃げ溝の具体的パターン図。
【図３】本発明の接着剤逃げ溝の他の具体例パターン
図。
【図４】従来例を示す側断面図。
【図５】サーマルビアを設けた従来例の要部側断面図。
【符号の説明】
１１ 半導体素子 １２ 基板 １２ａ 逃げ溝 １３ サーマルビア １４ 放熱フィン １５ 接着剤 １６ ボンデングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 高発熱半導体素子を搭載した基板部分
    に、貫通する複数のサーマルビアを配列するとともに、
    基板下面に放熱フィンを接着する半導体放熱構造におい
    て、接着剤の逃げ溝を基板の少なくともサーマルビア間
    上下面に配設したことを特徴とする半導体放熱構造。
JP3241353A 1991-09-20 1991-09-20 半導体放熱構造 Expired - Fee Related JP2828358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3241353A JP2828358B2 (ja) 1991-09-20 1991-09-20 半導体放熱構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3241353A JP2828358B2 (ja) 1991-09-20 1991-09-20 半導体放熱構造

Publications (2)

Publication Number Publication Date
JPH0582686A true JPH0582686A (ja) 1993-04-02
JP2828358B2 JP2828358B2 (ja) 1998-11-25

Family

ID=17073037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3241353A Expired - Fee Related JP2828358B2 (ja) 1991-09-20 1991-09-20 半導体放熱構造

Country Status (1)

Country Link
JP (1) JP2828358B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
US5710459A (en) * 1995-05-12 1998-01-20 Industrial Technology Research Institute Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
US5990550A (en) * 1997-03-28 1999-11-23 Nec Corporation Integrated circuit device cooling structure
US6882537B2 (en) * 2002-12-23 2005-04-19 Eastman Kodak Company Electrical assemblage and method for removing heat locally generated therefrom
US7054159B2 (en) * 2000-03-29 2006-05-30 Rohm Co., Ltd. Printed wiring board having heat radiating means and method of manufacturing the same
JP2008115260A (ja) * 2006-11-02 2008-05-22 Toyota Motor Corp 部材の固定方法
JP2009182112A (ja) * 2008-01-30 2009-08-13 Denso Corp 電子装置およびその製造方法
JP2013157441A (ja) * 2012-01-30 2013-08-15 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023463A (ja) 2009-07-14 2011-02-03 Denso Corp 半導体モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
US5661089A (en) * 1994-11-09 1997-08-26 International Business Machines Corporation Method for making a semiconductor chip package with enhanced thermal conductivity
US5747877A (en) * 1994-11-09 1998-05-05 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
US5710459A (en) * 1995-05-12 1998-01-20 Industrial Technology Research Institute Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
US5990550A (en) * 1997-03-28 1999-11-23 Nec Corporation Integrated circuit device cooling structure
US7054159B2 (en) * 2000-03-29 2006-05-30 Rohm Co., Ltd. Printed wiring board having heat radiating means and method of manufacturing the same
US6882537B2 (en) * 2002-12-23 2005-04-19 Eastman Kodak Company Electrical assemblage and method for removing heat locally generated therefrom
JP2008115260A (ja) * 2006-11-02 2008-05-22 Toyota Motor Corp 部材の固定方法
JP2009182112A (ja) * 2008-01-30 2009-08-13 Denso Corp 電子装置およびその製造方法
JP2013157441A (ja) * 2012-01-30 2013-08-15 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2828358B2 (ja) 1998-11-25

Similar Documents

Publication Publication Date Title
KR970005712B1 (ko) 고 열방출용 반도체 패키지
JP6972622B2 (ja) 半導体装置および半導体装置の製造方法
JPS61166051A (ja) 樹脂封止型半導体装置
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2006100752A (ja) 回路装置およびその製造方法
JP2828358B2 (ja) 半導体放熱構造
JPH03268351A (ja) 半導体装置
JPS60137042A (ja) 樹脂封止形半導体装置
JPS6149446A (ja) 樹脂封止型半導体装置
JPH02307251A (ja) 樹脂封止型半導体装置
JPS60137041A (ja) 樹脂封止形半導体装置
JP2590521B2 (ja) チップキャリア
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2009099709A (ja) 半導体装置
JPH05121603A (ja) 混成集積回路装置
JP6056162B2 (ja) パワーモジュールの製造方法
JP2625236B2 (ja) 半導体パッケージの放熱構造
JPH02240953A (ja) 半導体装置
TW201423923A (zh) 半導體裝置及其製造方法
JPH1065072A (ja) 放熱電極構造
JPS6129162A (ja) 半導体装置
JP4060020B2 (ja) 半導体装置
JPH11330315A (ja) 半導体装置及びその製造方法
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JPS59208735A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

LAPS Cancellation because of no payment of annual fees