JP6056162B2 - パワーモジュールの製造方法 - Google Patents

パワーモジュールの製造方法 Download PDF

Info

Publication number
JP6056162B2
JP6056162B2 JP2012055162A JP2012055162A JP6056162B2 JP 6056162 B2 JP6056162 B2 JP 6056162B2 JP 2012055162 A JP2012055162 A JP 2012055162A JP 2012055162 A JP2012055162 A JP 2012055162A JP 6056162 B2 JP6056162 B2 JP 6056162B2
Authority
JP
Japan
Prior art keywords
sio
electronic component
connection wiring
power module
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012055162A
Other languages
English (en)
Other versions
JP2013191642A (ja
Inventor
石塚　博弥
博弥 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012055162A priority Critical patent/JP6056162B2/ja
Publication of JP2013191642A publication Critical patent/JP2013191642A/ja
Application granted granted Critical
Publication of JP6056162B2 publication Critical patent/JP6056162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、大電流、高電圧を制御するパワーモジュール及びその製造方法に関する。
従来、大電流、高電圧を制御する半導体装置として、半導体チップ等の電子部品をパワーモジュール用基板上に搭載した構成のパワーモジュールが知られている。
このようなパワーモジュールとして、例えば特許文献１に示される構造のものが知られている。このパワーモジュールは、セラミックス基板の両面に金属層が積層されるとともに、その一方の金属層（導体配線層）の上にはんだを介して半導体チップ（ＩＧＢＴ及びダイオード）が固定され、他方の金属層（接合層）にアルミブロックを介して冷却器が接合されている。また、全体を囲む樹脂ハウジングが設けられ、このハウジングに設けたバスバーと半導体チップとの間がボンディングワイヤ（アルミワイヤ）によって接続され、これら半導体チップ、ボンディングワイヤがハウジング内に充填されたシリコンゲルによって樹脂封止されている。
また、特許文献２に記載のパワーモジュールでは、基板の上に形成した回路パターンに半導体チップがはんだにより固定され、この半導体チップと電極板との間がボンディングワイヤによって接続され、これら半導体チップ及びボンディングワイヤがエポキシ樹脂によって封止されている。この特許文献２では、封止材として、軟らかいシリコンゲルではなく硬いエポキシ樹脂を用いたので、はんだを確実に固定して、クラックや破損の発生を防止できるとされている。
特開２００８−２８８４９５号公報 特開２００９−３３０６５号公報
しかしながら、搭載されているＩＧＢＴ等の半導体チップに流れる電流が大きいと、半導体チップ自体の発熱だけでなく、ボンディングワイヤ等の接続配線にもジュール熱が発生する。そのため、通電時には半導体チップ及び接続配線の発熱と、非通電時にはヒートシンクによる冷却とにより温度変化が短時間に繰り返し作用する（一般的にパワーサイクルという）。このため、主に接続配線及びその接続部が劣化し、接触不良になって熱抵抗が上昇する問題となり、パワーサイクル耐性の向上が求められている。
本発明は、このような事情に鑑みてなされたもので、パワーサイクル耐性を向上させて接触不良の発生を抑制し、その健全性を良好に維持して長寿命化させたパワーモジュール及びその製造方法を提供することを目的とする。
本発明のパワーモジュールは、セラミックス基板上に接合された回路層と、前記回路層に搭載された電子部品と、該電子部品に接続配線が接合された接続部とを有し、前記接続部を含み前記電子部品が封止材により覆われたパワーモジュールであって、少なくとも前記接続配線と前記電子部品との接続部を含む前記電子部品上の前記接続配線の外表面にＳｉＯ２保護膜が形成されたことを特徴とする。
また、本発明の製造方法は、セラミックス基板上に接合した回路層に電子部品を搭載するとともに、該電子部品に接続配線を接続する実装工程と、前記接続配線と電子部品との接続部を含み前記電子部品を封止材により覆う封止工程とを有するパワーモジュールの製造方法であって、前記実装工程と前記封止工程との間に、少なくとも前記接続配線と前記電子部品との接続部を含む前記電子部品上の前記接続配線に、乾燥によりＳｉＯ２を生成することが可能なＳｉＯ２前駆体を溶剤中に含有したＳｉＯ２前駆体溶液を塗布し、その塗布膜を乾燥させてＳｉＯ２保護膜を形成する保護膜形成工程を備えており、前記ＳｉＯ ２ 前駆体溶液として、ポリシラザンを溶媒に０．０５〜５０質量％濃度で溶解したポリシラザン溶液が用いられることを特徴とする。
また、前記ＳｉＯ ２ 前駆体溶液として、ポリシラザン溶液に代えて、シリコンアルコキシド１００質量部に対して、シリコンアルコキシドの加水分解重合反応触媒を０．００１〜１０質量部、水を１０〜２００質量部、溶剤を１０〜１０００質量部の範囲に設定したシリコンアルコキシド溶液が用いられる方法としてもよい。
ＳｉＯ２保護膜は封止材に用いられるシリコンゲルや樹脂に比べると熱伝導性が良いので、このＳｉＯ２保護膜により覆われた接続部における放熱性が向上する。しかも、ＳｉＯ２の粉末をペースト状にして塗布するのではなく、液状のＳｉＯ２前駆体溶液を塗布しているので、ペーストに比べて取り扱いが容易で塗布し易い。また、ＳｉＯ２のペーストを塗布して形成した膜では、ＳｉＯ２の粉末粒子が分散するため、膜厚が薄くなるほど粉末粒子間が分断されてしまうが、本発明のＳｉＯ２前駆体溶液は液体であるので薄く塗布することが可能であり、塗布した後に形成されるＳｉＯ２保護膜は、薄膜であってもＳｉＯ２が面状で緻密に拡がって、接続部の全面を確実に覆うことができる。必要に応じて重ね塗りするなど、その塗布厚の制御も容易である。
この製造方法に用いられるＳｉＯ２前駆体としては、ポリシラザン、シリコンアルキシド等が挙げられる。これらＳｉＯ２前駆体は封止工程で封止材に覆われるまでの間に乾燥されＳｉＯ２保護膜となる。
ＳｉＯ２前駆体は、少なくとも電子部品と接続配線との接続部を覆うように塗布するが、その接続部から接続配線及び電子部品の周囲全体を被覆するように塗布するとより効果的である。
さらに、本発明の製造方法において、前記保護膜形成工程は、前記塗布膜を水分を含む雰囲気中で乾燥するとよい。
水分を含む雰囲気としては大気で十分であり、ＳｉＯ２前駆体は、水分が取り込まれると、加水分解反応によりＳｉＯ２の酸化膜に転化する。この酸化膜、つまりＳｉＯ２保護膜は液体を塗布して乾燥させたものであるので、薄膜に形成することができ、脱落も生じにくく、封止工程までの間に保管、搬送等が生じる場合でもＳｉＯ２保護膜により接続部を保護した状態を確実に維持することができる。
本発明のパワーモジュール及びその製造方法によれば、電子部品と接続配線との接続部を熱伝導性の良いＳｉＯ２保護膜により覆ったので、放熱性が向上し、接触不良の発生を抑制することができる。しかも、液状のＳｉＯ２前駆体を塗布乾燥するので、作業性が良いとともに、面状に緻密な保護膜を形成することができ、接続部の健全性を良好に維持して、長寿命化することができる。
本発明に係るパワーモジュールの全体構成を示す縦断面図である。 図１のパワーモジュールにおける製造途中の状態であり、電子部品と接続配線との接続部付近を拡大した断面図である。 図２の電子部品と接続配線との接続部付近にＳｉＯ２前駆体を含むＳｉＯ２前駆体溶液を塗布した状態を示す断面図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
図１は、本発明に係るパワーモジュール１００の実施形態を示している。このパワーモジュール１００は、パワーモジュール用基板１０と、パワーモジュール用基板１０の表面に搭載された半導体チップ等の電子部品２０と、この電子部品２０とは反対面でパワーモジュール用基板１０に接合されたヒートシンク３０、このヒートシンク３０に固定されパワーモジュール用基板及び電子部品を囲むハウジング４０と、このハウジング４０内に充填されヒートシンク３０上のパワーモジュール用基板１０及び電子部品２０を埋没状態に覆う封止材５０とから構成される。
パワーモジュール用基板１０は、セラミックス基板１１と、セラミックス基板１１の両面に積層された回路層１２ａ，１２ｂ及び放熱層１３とを備える。このパワーモジュール用基板１０において、セラミックス基板１１の一方の表面に積層された回路層１２ａ，１２ｂは、その表面に電子部品２０がはんだ付けされる。また、他方の放熱層１３は、その表面にヒートシンク３０が取り付けられる。
セラミックス基板１１は、例えば、ＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）等の窒化物系セラミックス、もしくはＡｌ２Ｏ３（アルミナ）等の酸化物系セラミックスにより形成され、その厚さは例えば６３５μｍである。
回路層１２ａ，１２ｂ及び放熱層１３は、いずれも純度９９質量％以上のアルミニウムが用いられ、ＪＩＳ規格では、１０００番台のアルミニウム、特に１Ｎ９０（純度９９．９質量％以上：いわゆる３Ｎアルミニウム）または１Ｎ９９（純度９９．９９質量％以上：いわゆる４Ｎアルミニウム）を用いることができる。また、ＪＩＳ Ａ３００３，Ａ６０６３などのアルミニウム合金を用いることもできる。回路層１２ａ，１２ｂ及び放熱層１３は、例えば一辺が３０ｍｍの四角形平板状に設けられている。
このパワーモジュール用基板１０においては、放熱層１３に熱サイクル時のセラミックス基板１１とヒートシンク３０との間の熱伸縮差に対する緩衝機能を持たせたるため、回路層１２ａ，１２ｂよりも肉厚に形成されたものを用いている。例えば、回路層１２ａ，１２ｂの厚さは６００μｍ、放熱層１３の厚さは１６００μｍである。また、放熱層１３には、純度の高いアルミニウム（例えば１Ｎ９９）を用いるのが好ましい。
そして、これら回路層１２ａ，１２ｂ及び放熱層１３とセラミックス基板１１とは、ろう付けにより接合されている。ろう材としては、Ａｌ−Ｓｉ系、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｇ系またはＡｌ−Ｍｎ系等の合金が使用される。
また、回路層１２ａ，１２ｂの表面と電子部品２０との接合には、Ｓｎ−Ａｇ−Ｃｕ系，Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｚｎ−Ａｌ系もしくはＰｂ−Ｓｎ系等のはんだ材が用いられる。図１中符号２１がそのはんだ接合層を示す。この場合、回路層１２ａ，１２ｂの表面にはＮｉ等のめっき層１４が形成され、このめっき層１４の上にはんだ接合層２１が形成される。
なお、ヒートシンク３０は、その形状等は特に限定されないが、熱伝導が良好な材質、例えばＡ６０００台のアルミニウム合金により形成され、冷却媒体（例えば冷却水）を流通させるための複数の流路３０ａが形成されている。このヒートシンク３０とパワーモジュール用基板１０の放熱層１３とはろう付けにより接合され、ろう材としては、Ａｌ−Ｓｉ系、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｇ系またはＡｌ−Ｍｎ系等の合金が用いられる。
ハウジング４０は、合成樹脂により、パワーモジュール用基板１０等の周囲を囲むことができる筒状に形成され、ヒートシンク３０の外周部に載置状態に設けられ、シリコーン系接着剤等により固着される。また、ハウジング４０の上端部には外向きのフランジ部４０ａが一体に形成されており、このフランジ部４０ａの上面に回路導体４１，４２が設けられている。
そして、パワーモジュール用基板１０に搭載された電子部品２０とハウジング４０の回路導体４１，４２との間がボンディングワイヤ等の接続配線２２によって接続されている。図示例では、回路層１２ａ，１２ｂは複数に分離して形成されており、これら回路層のうちの一つの回路層１２ａに電子部品２０が搭載され、この回路層１２ａから分離した回路層１２ｂと電子部品２０上の接点との間が接続配線２２により接続され、各回路層１２ａ，１２ｂがそれぞれハウジング４０の回路導体４１，４２に接続配線２２により個別に接続されている。そして、これら接続配線２２と電子部品２０との接続部２３を含む電子部品２０上の接続配線２２、電子部品２０、はんだ接合層２１及び回路層１２ａ，１２ｂのめっき層１４の露出表面を覆うようにＳｉＯ２保護膜５１が形成されている。このＳｉＯ２保護膜５１は、後述するように、ＳｉＯ２前駆体を含有するＳｉＯ２前駆体溶液を塗布して乾燥させたものである。
そして、ハウジング４０内には、パワーモジュール用基板１０及び電子部品２０を埋没状態とするように、シリコンゲルや樹脂等からなる封止材５０が充填固化されている。
このように構成されるパワーモジュール１００は、まずセラミックス基板１１と回路層１２ａ，１２ｂ及び放熱層１３とを接合することによりパワーモジュール用基板１０を形成し、その後に放熱層１３にヒートシンク３０を接合する。一方、回路層１２ａ，１２ｂにはんだを介して電子部品２０を接合するとともに、ヒートシンク３０に接着剤によりハウジング４０を固定し、ハウジング４０のフランジ部４０ａに設けた回路導体４１、４２と電子部品２０との間を接続配線２２により接続する（実装工程）。この状態を示すのが図２である。
そして、接続配線２２と電子部品２０との接続部２３を含む電子部品２０上の接続配線２２、電子部品２０、はんだ接合層２１及び回路層１２ａ，１２ｂのめっき層１４の露出表面を覆うようにＳｉＯ２前駆体を含有するＳｉＯ２前駆体溶液を塗布して乾燥させることにより、ＳｉＯ２保護膜を形成する（保護膜形成工程）。
このＳｉＯ２前駆体溶液は、ＳｉＯ２前駆体としてポリシラザン又はシリコンアルコキシドを用いたものであり、これらのＳｉＯ２前駆体を溶媒に溶解して溶液としたものである。
ポリシラザン溶液は、溶媒としてキシレン、ミネラルターペン、高沸点芳香族溶媒が用いられ、ポリシラザン濃度としては０．０５〜５０質量％、好ましくは０．５〜２０質量％である。ポリシラザンの濃度が０．０５質量％未満ではアミン交換速度が遅く、また逆に５０質量％超過では分子間重合が著しくなり、好ましくない。
一方、シリコンアルコキシドとしては、シリカエアロゲルの原料として従来より公知の各種のものを用いることができるものであり、２官能シリコンアルコキシド、３官能シリコンアルコキシド、４官能シリコンアルコキシドがある。２官能シリコンアルコキシドとしては例えば、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジフェニルジエトキシシラン、ジフェニルジメトキシシラン、メチルフェニルジエトキシシラン、メチルフェニルジメトキシシラン、ジエチルジエトキシシラン、ジエチルジメトキシシラン等を、３官能シリコンアルコキシドとしては例えば、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトシキシラン等を、４官能シリコンアルコキシドとしては例えば、テトラメトキシシラン、テトラエトキシシラン等をそれぞれ挙げることができる。
このシリコンアルコキシド溶液としては、シリコンアルコキシドと、シリコンアルコキシドの加水分解重合反応触媒と、水と、溶剤を配合することにより得られ、その配合比率は、シリコンアルコキシド１００質量部に対して、シリコンアルコキシドの加水分解重合反応触媒を０．００１〜１０質量部、水を１０〜２００質量部、溶剤を１０〜１０００質量部の範囲に設定するのが好ましい。
これらポリシラザン又はシリコンアルコキシドを含有するＳｉＯ２前駆体溶液を接続配線２２と電子部品２０との接続部２３を含む電子部品２０上の接続配線２２、電子部品２０、はんだ接合層２１及び回路層１２ａ，１２ｂのめっき層１４の露出表面に塗布することにより、これらの表面にＳｉＯ２前駆体溶液の塗布層５１ａが薄く形成される。図３がこの塗布層５１ａを形成した状態とする。このＳｉＯ２前駆体溶液を必要に応じて重ね塗りするなどにより、所望の厚さの塗布層５１ａとする。
次に、このＳｉＯ２前駆体溶液の塗布層５１ａを乾燥させることにより、ＳｉＯ２前駆体がＳｉＯ２に転化してＳｉＯ２保護膜５１となり、そのＳｉＯ２保護膜５１が接続配線２２と電子部品２０との接続部２３を含む電子部品２０上の接続配線２２、電子部品２０、はんだ接合層２１及び回路層１２ａ，１２ｂのめっき層１４の露出表面を覆うように形成される。このＳｉＯ２前駆体からＳｉＯ２への転化は加水分解反応を伴うので、水分を含む雰囲気に触れさせることが必要である。通常は、塗布後に大気に放置することで十分である。この加水分解反応を確実に生じさせるために、大気中で常温（２０℃±１５℃）〜１５０℃の温度範囲で１時間〜２４時間乾燥するとよい。
この乾燥により生じるＳｉＯ２保護膜５１は薄い酸化膜であり、ＳｉＯ２が面状に緻密に拡がっており、接続配線２２の接続部２３等の全面を隙間なく覆うことができる。また、ＳｉＯ２のペーストを塗布して形成した膜では、ＳｉＯ２の粉末粒子が分散するため、膜厚が薄くなるほど粉末粒子間が分断されてしまうが、このＳｉＯ２前駆体は液体であるので薄く塗布することが可能であり、塗布した後に形成されるＳｉＯ２保護膜５１は、薄膜であってもＳｉＯ２が面状で緻密に拡がって、接続部２３等の塗布箇所の全面を確実に覆うことができる。また、塗布後の脱落も生じにくい。
最後に、ハウジング４０内にシリコンゲルや樹脂等からなる封止材５０を隙間なく充填して固化する（封止工程）。
このようにして製造したパワーモジュール１００は、接続配線２２と電子部品２０との接続部２３等を覆っているＳｉＯ２保護膜５１は、封止材５０に用いられるシリコンゲルや樹脂に比べると熱伝導性が良いので、このＳｉＯ２保護膜５１により覆われた接続部２３等における放熱性が向上する。また、ＳｉＯ２保護膜５１は、薄膜であってもＳｉＯ２が面状で緻密に拡がって、接続部２３等の全面を確実に覆うことができる。したがって、電子部品２０の断続通電により繰り返し加熱される状況においても、その熱をＳｉＯ２保護膜５１により速やかに伝導して放散することができ、接続部２３及び接続配線２２の劣化を防止し、その接触不良の発生を抑制して、長寿命化することができる。
本発明の効果の確認実験を行った。本実施例では、セラミックス基板として３２ｍｍ×３２ｍｍ、厚さ０．６３５ｍｍのＡｌＮ板、回路層として３０ｍｍ×３０ｍｍ、厚さ０．６ｍｍのアルミニウム材（１Ｎ９９）、放熱層として２８ｍｍ×２８ｍｍ、厚さ１．５ｍｍのアルミニウム材（１Ｎ９９）を用いた。
次に、セラミックス板の両面に厚さ１５μｍのＡｌ−７．５ｗｔ％Ｓｉろう材を用いて回路層および放熱層をろう付けしてパワーモジュール用基板を作製した。ろう付け条件は、真空中で６４０℃、加圧力０．４９ＭＰａ(５ｋｇｆ／ｃｍ２)で行った。
このパワーモジュール基板の回路層にＮｉ−Ｐめっきを施した後、Ｓｎ−Ａｇ−Ｃｕ系はんだを用いてＩＧＢＴ半導体チップをはんだ付けするとともに、アルミニウム合金からなる接続配線をボンディングした。
そして、この半導体チップとの接続部を含む接続配線、半導体チップ、はんだ接合層及び回路層のめっき層の露出表面を覆うようにＳｉＯ２前駆体を含有するＳｉＯ２前駆体溶液を塗布した。ＳｉＯ２前駆体溶液は表１に示す二種類を用い、塗布は刷毛を用いて行った。比較のため、ＳｉＯ２前駆体溶液を塗布しないものも用意した。
これらの試料に対して、冷却器中の冷却水温度、流量を一定とし、半導体チップへの通電（ＯＮ）で１４０℃、非通電（ＯＦＦ）で６０℃となる１サイクルを１０秒で繰り返すように調整し、これを１５万回繰り返すパワーサイクル試験を施し、パワーサイクル試験の前後で半導体チップ表面と冷却器内表面（ヒートシンク底面）との間の熱抵抗を半導体チップ表面温度よりそれぞれ測定し、パワーサイクル試験実施による熱抵抗の上昇率を求めた。
その結果を表１に示す。
Figure 0006056162
表１に示される通り、実施例の場合は熱抵抗上昇率が極めて小さく、パワーサイクル耐性に優れ、長寿命化できることがわかる。
なお、本発明は前記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、接続配線はボンディングワイヤとして説明したが、テープボンド、バスバー、リードフレーム等であってもよい。その材質もアルミニウム以外に銅、金等も適用できる。
また、セラミックス基板と回路層との接合はろう付け以外にもはんだ付けも可能であり、また、ＴＬＰ接合法（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｂｏｎｄｉｎｇ）と称される過渡液相接合法によって接合してもよい。この過渡液相接合法においては、金属板の表面に蒸着させた銅層を、金属板とセラミックス基板及びヒートシンクとの界面に介在させて行う。加熱により、金属板のアルミニウム中に銅が拡散し、金属板の銅層近傍の銅濃度が上昇して融点が低下し、アルミニウムと銅との共晶域にて接合界面に金属液相が形成される。この金属液相が形成された状態で温度を一定に保持しておくと、金属液相がセラミックス基板又はヒートシンクと反応するとともに、銅がさらにアルミニウム中に拡散することに伴い、金属液相中の銅濃度が徐々に低下して融点が上昇し、温度を一定に保持した状態で凝固が進行する。これにより、金属板とセラミックス基板及びヒートシンクとの強固な接合が得られる。
また、回路層としてアルミニウム又はアルミニウム合金以外にも、銅又は銅合金を用いることも可能であり、その場合、セラミックス基板と銅製の回路層とを、活性金属ろう材を用いて接合する方法を採用することもできる。例えば、活性金属であるＴｉを含む活性金属ろう材（Ａｇ‐２７．４質量％Ｃｕ‐２．０質量％Ｔｉ）を用い、銅製の回路層とセラミックス基板との積層体を加圧した状態で真空中で加熱し、活性金属であるＴｉをセラミックス基板に優先的に拡散させて、Ａｇ‐Ｃｕ合金を介して回路層とセラミックス基板とを接合できる。
１０ パワーモジュール用基板
１１ セラミックス基板
１２ａ、１２ｂ 回路層
１３ 放熱層
１４ めっき層
２０ 電子部品
２１ はんだ接合層
２２ 接続配線
２３ 接続部
３０ ヒートシンク
３０ａ 流路
４０ ハウジング
４０ａ フランジ部
４１ 回路導体
５０ 封止材
５１ ＳｉＯ２保護膜
５１ａ 塗布層
１００ パワーモジュール

Claims (3)

  1. セラミックス基板上に接合した回路層に電子部品を搭載するとともに、該電子部品に接続配線を接続する実装工程と、前記接続配線と電子部品との接続部を含み前記電子部品を封止材により覆う封止工程とを有するパワーモジュールの製造方法であって、前記実装工程と前記封止工程との間に、少なくとも前記接続配線と前記電子部品との接続部を含む前記電子部品上の前記接続配線に、乾燥によりＳｉＯ２を生成することが可能なＳｉＯ２前駆体を溶剤中に含有したＳｉＯ２前駆体溶液を塗布し、その塗布膜を乾燥させてＳｉＯ２保護膜を形成する保護膜形成工程を備えており、
    前記ＳｉＯ ２ 前駆体溶液として、ポリシラザンを溶媒に０．０５〜５０質量％濃度で溶解したポリシラザン溶液が用いられることを特徴とするパワーモジュールの製造方法。
  2. セラミックス基板上に接合した回路層に電子部品を搭載するとともに、該電子部品に接続配線を接続する実装工程と、前記接続配線と電子部品との接続部を含み前記電子部品を封止材により覆う封止工程とを有するパワーモジュールの製造方法であって、前記実装工程と前記封止工程との間に、少なくとも前記接続配線と前記電子部品との接続部を含む前記電子部品上の前記接続配線に、乾燥によりＳｉＯ ２ を生成することが可能なＳｉＯ ２ 前駆体を溶剤中に含有したＳｉＯ ２ 前駆体溶液を塗布し、その塗布膜を乾燥させてＳｉＯ ２ 保護膜を形成する保護膜形成工程を備えており、
    前記ＳｉＯ ２ 前駆体溶液として、シリコンアルコキシド１００質量部に対して、シリコンアルコキシドの加水分解重合反応触媒を０．００１〜１０質量部、水を１０〜２００質量部、溶剤を１０〜１０００質量部の範囲に設定したシリコンアルコキシド溶液が用いられるたことを特徴とするパワーモジュールの製造方法。
  3. 前記保護膜形成工程は、前記塗布膜を水分を含む雰囲気中で乾燥することを特徴とする請求項１又は２記載のパワーモジュールの製造方法。
JP2012055162A 2012-03-12 2012-03-12 パワーモジュールの製造方法 Active JP6056162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012055162A JP6056162B2 (ja) 2012-03-12 2012-03-12 パワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055162A JP6056162B2 (ja) 2012-03-12 2012-03-12 パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2013191642A JP2013191642A (ja) 2013-09-26
JP6056162B2 true JP6056162B2 (ja) 2017-01-11

Family

ID=49391623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055162A Active JP6056162B2 (ja) 2012-03-12 2012-03-12 パワーモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6056162B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015099846A (ja) * 2013-11-19 2015-05-28 株式会社豊田自動織機 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003727A1 (en) * 1981-04-21 1982-10-28 Seiichiro Aigoo Method of making a semiconductor device having a projecting,plated electrode
JPH0582676A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
US5405808A (en) * 1993-08-16 1995-04-11 Lsi Logic Corporation Fluid-filled and gas-filled semiconductor packages
JP2002050939A (ja) * 2000-08-03 2002-02-15 Seiko Instruments Inc 圧電振動子
JP2005311019A (ja) * 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
JP5176276B2 (ja) * 2006-01-24 2013-04-03 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013191642A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
JP6127833B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
US7682875B2 (en) Method for fabricating a module including a sintered joint
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
WO2016152258A1 (ja) 半導体装置
JP6479036B2 (ja) 半導体装置及びその製造方法
US20100314072A1 (en) Base plate with tailored interface
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
JP5251791B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2012178513A (ja) パワーモジュールユニット及びパワーモジュールユニットの製造方法
JP6569511B2 (ja) 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
JP5853724B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6819299B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP6056162B2 (ja) パワーモジュールの製造方法
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP5640569B2 (ja) パワーモジュール用基板の製造方法
TWI708754B (zh) 接合體，電源模組用基板，電源模組，接合體的製造方法及電源模組用基板的製造方法
JP5875102B2 (ja) 半導体モジュールの製造方法
JP6561886B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6819385B2 (ja) 半導体装置の製造方法
JP2004152971A (ja) ヒートシンク付セラミック回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150