JP2002359344A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002359344A JP2002359344A JP2001164992A JP2001164992A JP2002359344A JP 2002359344 A JP2002359344 A JP 2002359344A JP 2001164992 A JP2001164992 A JP 2001164992A JP 2001164992 A JP2001164992 A JP 2001164992A JP 2002359344 A JP2002359344 A JP 2002359344A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base member
- case
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 製造工程を複雑にすることなく配線長を短く
した半導体装置を提供する。 【解決手段】 半導体チップ１は、基板２の表面に配置
される。ケース１１は、半導体チップ１を取り囲むよう
に基板２に取り付けられる。ベース部材１２は、ケース
１１の内側領域を架橋するようにケース１１と一体的に
形成される。電極１３は、ケース１１およびベース部材
１２が形成される際に、ベース部材１２と一体的に形成
される。ケース１１を基板２に固定すると、ベース部材
１２は半導体チップ１が設けられる領域の上部に配置さ
れる。電極１３は、１または複数の半導体チップ１に電
気的に接続される。
した半導体装置を提供する。 【解決手段】 半導体チップ１は、基板２の表面に配置
される。ケース１１は、半導体チップ１を取り囲むよう
に基板２に取り付けられる。ベース部材１２は、ケース
１１の内側領域を架橋するようにケース１１と一体的に
形成される。電極１３は、ケース１１およびベース部材
１２が形成される際に、ベース部材１２と一体的に形成
される。ケース１１を基板２に固定すると、ベース部材
１２は半導体チップ１が設けられる領域の上部に配置さ
れる。電極１３は、１または複数の半導体チップ１に電
気的に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の電極
の構造に係わる。
の構造に係わる。
【０００２】
【従来の技術】半導体装置は、よく知られているよう
に、低価格化の要求が非常に厳しい電子部品である。こ
のため、半導体装置を製造する際には、材料費を抑える
だけでなく、組立工程を簡略化することにより製造コス
トを低減させることが重要な課題となっている。
に、低価格化の要求が非常に厳しい電子部品である。こ
のため、半導体装置を製造する際には、材料費を抑える
だけでなく、組立工程を簡略化することにより製造コス
トを低減させることが重要な課題となっている。
【０００３】半導体装置の組立工程を簡略化する技術の
１つとして、半導体素子を取り囲むケースに予め電極を
一体的に形成しておく構成が知られている。この構成で
は、通常、電極が一体的に取り付けられているケースを
基板に固定した後、その電極と対応する半導体素子また
は配線パターンとの間がボンディングワイヤ等により電
気的に接続される。すなわち、この構成では、組立工程
において電極を取り付ける作業が不要となる。なお、ケ
ースに一体的に形成されている電極は、しばしばインサ
ート電極と呼ばれている。
１つとして、半導体素子を取り囲むケースに予め電極を
一体的に形成しておく構成が知られている。この構成で
は、通常、電極が一体的に取り付けられているケースを
基板に固定した後、その電極と対応する半導体素子また
は配線パターンとの間がボンディングワイヤ等により電
気的に接続される。すなわち、この構成では、組立工程
において電極を取り付ける作業が不要となる。なお、ケ
ースに一体的に形成されている電極は、しばしばインサ
ート電極と呼ばれている。
【０００４】
【発明が解決しようとする課題】ところが、インサート
電極は、半導体素子を取り囲むケースと一体的に形成さ
れるので、必然的に基板の端部に位置することになる。
このため、基板上に形成されている回路と電極との間の
配線パターンが長くなってしまうことがある。なお、配
線パターンが長くなると、インダクタンスが大きくな
り、回路に悪い影響を及ぼすおそれがある。一方、配線
パターンを短くすることを優先すると、各半導体素子の
配置の自由度が低くなり、そのレイアウトが難しくな
る。
電極は、半導体素子を取り囲むケースと一体的に形成さ
れるので、必然的に基板の端部に位置することになる。
このため、基板上に形成されている回路と電極との間の
配線パターンが長くなってしまうことがある。なお、配
線パターンが長くなると、インダクタンスが大きくな
り、回路に悪い影響を及ぼすおそれがある。一方、配線
パターンを短くすることを優先すると、各半導体素子の
配置の自由度が低くなり、そのレイアウトが難しくな
る。
【０００５】なお、半導体装置内の配線パターンを短く
するためには、例えば、基板上の所定位置に電極を設け
ればよい。すなわち、基板上の対応する半導体素子の近
くに半田等を用いて電極を取り付け、その電極とその半
導体素子とを電気的に接続するようにすれば、それらの
間の配線パターンが短くなる。しかしながら、この構成
では、半導体装置を組み立てる際の工程数が増加してし
まう。また、基板上にその電極を設けるためのスペース
が必要となるので、結果として半導体装置の小型化が難
しくなる。
するためには、例えば、基板上の所定位置に電極を設け
ればよい。すなわち、基板上の対応する半導体素子の近
くに半田等を用いて電極を取り付け、その電極とその半
導体素子とを電気的に接続するようにすれば、それらの
間の配線パターンが短くなる。しかしながら、この構成
では、半導体装置を組み立てる際の工程数が増加してし
まう。また、基板上にその電極を設けるためのスペース
が必要となるので、結果として半導体装置の小型化が難
しくなる。
【０００６】本発明の課題は、製造工程を複雑にするこ
となく配線長を短くした半導体装置を提供することであ
る。
となく配線長を短くした半導体装置を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、上記半導体素子を取り囲むように配置さ
れるケースと、上記ケースに一体的に形成されそのケー
スが上記半導体素子に対して予め決められた位置に固定
されたときに上記半導体素子が設けられる基板から離間
した位置に配置されるベース部材と、上記ベース部材に
固定され上記半導体素子に電気的に接続される電極とを
有する。
半導体素子と、上記半導体素子を取り囲むように配置さ
れるケースと、上記ケースに一体的に形成されそのケー
スが上記半導体素子に対して予め決められた位置に固定
されたときに上記半導体素子が設けられる基板から離間
した位置に配置されるベース部材と、上記ベース部材に
固定され上記半導体素子に電気的に接続される電極とを
有する。
【０００８】上記構成によれば、半導体素子が設けられ
る基板から離間した位置にベース部材が配置される。し
たがって、そのベース部材を利用すれば、所望の半導体
素子の近傍に電極を設けることができる。すなわち、電
極と半導体素子との間の配線長を短くすることができ
る。一方、上記電極はベース部材に固定されており、そ
のベース部材はケースに一体的に形成されているので、
半導体装置の組立工程が複雑になることはない。
る基板から離間した位置にベース部材が配置される。し
たがって、そのベース部材を利用すれば、所望の半導体
素子の近傍に電極を設けることができる。すなわち、電
極と半導体素子との間の配線長を短くすることができ
る。一方、上記電極はベース部材に固定されており、そ
のベース部材はケースに一体的に形成されているので、
半導体装置の組立工程が複雑になることはない。
【０００９】なお、上記電極は、ベース部材に一体的に
形成されるようにしてもよい。この構成によれば、上記
電極をベース部材に固定する作業が簡単になる。また、
上記電極は、上記半導体素子を配置するための基板の表
面に形成されている導電パターンまたはチップパッドに
直接的に弾性押圧されるようにしてもよい。この構成に
よれば、上記電極を対応する領域に接続するためにワイ
ヤボンディングを行う必要がないので、半導体装置の組
立作業がより簡単になる。
形成されるようにしてもよい。この構成によれば、上記
電極をベース部材に固定する作業が簡単になる。また、
上記電極は、上記半導体素子を配置するための基板の表
面に形成されている導電パターンまたはチップパッドに
直接的に弾性押圧されるようにしてもよい。この構成に
よれば、上記電極を対応する領域に接続するためにワイ
ヤボンディングを行う必要がないので、半導体装置の組
立作業がより簡単になる。
【００１０】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の一実施
形態の半導体装置の概略構成を示す図である。図１にお
いて、半導体チップ１は、１以上の半導体素子が形成さ
れた半導体チップである。なお、半導体素子は、例え
ば、ＭＯＳトランジスタである。また、各半導体素子が
適切に接続されることにより、所定の電気回路が形成さ
れる。基板２は、複数の半導体チップ１が配置される基
板である。なお、基板２は、各半導体素子から放出され
る熱を逃がすための伝熱ベース板であってもよい。
図面を参照しながら説明する。図１は、本発明の一実施
形態の半導体装置の概略構成を示す図である。図１にお
いて、半導体チップ１は、１以上の半導体素子が形成さ
れた半導体チップである。なお、半導体素子は、例え
ば、ＭＯＳトランジスタである。また、各半導体素子が
適切に接続されることにより、所定の電気回路が形成さ
れる。基板２は、複数の半導体チップ１が配置される基
板である。なお、基板２は、各半導体素子から放出され
る熱を逃がすための伝熱ベース板であってもよい。
【００１１】ケース１１は、半導体チップ１を保護する
ためにそれらを取り囲むケースであり、例えば、樹脂に
より形成されている。なお、ケース１１は、例えば、基
板２に取り付けられる。ケース１１は、その外周枠を架
橋するようにして形成されているベース部材１２を備え
る。なお、ベース部材１２は、ケース１１と同じ材質で
あり、ケース１１と同時に一体的に形成される。また、
ベース部材１２は、ケース１１が基板２に取り付けられ
たときに半導体チップ１が設けられる領域の上部に配置
されるように形成されている。すなわち、ケース１１を
基板２に取り付けると、半導体チップ１が設けられる領
域の上部にベース部材１２が配置されることになる。
ためにそれらを取り囲むケースであり、例えば、樹脂に
より形成されている。なお、ケース１１は、例えば、基
板２に取り付けられる。ケース１１は、その外周枠を架
橋するようにして形成されているベース部材１２を備え
る。なお、ベース部材１２は、ケース１１と同じ材質で
あり、ケース１１と同時に一体的に形成される。また、
ベース部材１２は、ケース１１が基板２に取り付けられ
たときに半導体チップ１が設けられる領域の上部に配置
されるように形成されている。すなわち、ケース１１を
基板２に取り付けると、半導体チップ１が設けられる領
域の上部にベース部材１２が配置されることになる。
【００１２】ベース部材１２には、電極１３が設けられ
ている。電極１３は、所定の形状に整形された金属片で
あり、１または複数の半導体素子に電気的に接続され
る。例えば、半導体チップ１がＭＯＳトランジスタであ
り、電極１３がゲート電極であったとすると、そのＭＯ
Ｓトランジスタのゲートと電極１３とがボンディングワ
イヤ等により電気的に接続される。尚、電極１３は、ケ
ース１１が基板２に取り付けられる前にベース部材１２
に取り付けられる。本実施例では、電極１３は、ケース
１１およびベース部材１２が形成される際にベース部材
１２と一体的に形成される。また、電極１３は、外部端
子としての機能を併せ持つようにしてもよい。すなわ
ち、電極１３は、この半導体装置の外部の回路（負荷、
電源、制御回路など）に直接的に接続されるような形態
であってもよい。
ている。電極１３は、所定の形状に整形された金属片で
あり、１または複数の半導体素子に電気的に接続され
る。例えば、半導体チップ１がＭＯＳトランジスタであ
り、電極１３がゲート電極であったとすると、そのＭＯ
Ｓトランジスタのゲートと電極１３とがボンディングワ
イヤ等により電気的に接続される。尚、電極１３は、ケ
ース１１が基板２に取り付けられる前にベース部材１２
に取り付けられる。本実施例では、電極１３は、ケース
１１およびベース部材１２が形成される際にベース部材
１２と一体的に形成される。また、電極１３は、外部端
子としての機能を併せ持つようにしてもよい。すなわ
ち、電極１３は、この半導体装置の外部の回路（負荷、
電源、制御回路など）に直接的に接続されるような形態
であってもよい。
【００１３】なお、ケース１１の外周枠には、インサー
ト電極１４が設けられている。このインサート電極１４
は、それぞれ対応する１または複数の半導体素子に電気
的に接続されると共に、外部端子としての役割を備えて
いる。図２は、ベース部材１２に取り付けられている電
極１３と半導体素子１との間の接続の例を示す図であ
る。ベース部材１２は、その一部が階段状に切り欠かれ
ている。一方、電極１３は、この実施例では、Ｌ字形状
に形成されており、その角部がベース部材１２に埋め込
まれている。そして、電極１３の一方の端部がベース部
材１２の上方に突出しており、他方の端部は階段部分に
おいて水平方向に現れている。
ト電極１４が設けられている。このインサート電極１４
は、それぞれ対応する１または複数の半導体素子に電気
的に接続されると共に、外部端子としての役割を備えて
いる。図２は、ベース部材１２に取り付けられている電
極１３と半導体素子１との間の接続の例を示す図であ
る。ベース部材１２は、その一部が階段状に切り欠かれ
ている。一方、電極１３は、この実施例では、Ｌ字形状
に形成されており、その角部がベース部材１２に埋め込
まれている。そして、電極１３の一方の端部がベース部
材１２の上方に突出しており、他方の端部は階段部分に
おいて水平方向に現れている。
【００１４】ベース部材１２の階段部分に現れている電
極１３の端部には、ワイヤボンディングのためのランド
１３ａが形成されている。そして、このランド１３ａ
が、基板２の上面に形成されている回路の対応する接触
点に接続される。図２に示す例では、ランド１３ａは、
ボンディングワイヤ２１により半導体チップ１に接続さ
れている。
極１３の端部には、ワイヤボンディングのためのランド
１３ａが形成されている。そして、このランド１３ａ
が、基板２の上面に形成されている回路の対応する接触
点に接続される。図２に示す例では、ランド１３ａは、
ボンディングワイヤ２１により半導体チップ１に接続さ
れている。
【００１５】なお、ベース部材１２は、図３に示すよう
に、ケース１１が基板２に取り付けられたときにその基
板２の表面から所定間隔だけ離間した位置に配置される
ように形成することができる。この場合、ベース部材１
２の直下領域に回路（配線パターンを含む）を形成する
ことができる。すなわち、この構成においては、ケース
１１にベース部材１２を設けても、回路を形成するため
の領域が狭くなることはない。
に、ケース１１が基板２に取り付けられたときにその基
板２の表面から所定間隔だけ離間した位置に配置される
ように形成することができる。この場合、ベース部材１
２の直下領域に回路（配線パターンを含む）を形成する
ことができる。すなわち、この構成においては、ケース
１１にベース部材１２を設けても、回路を形成するため
の領域が狭くなることはない。
【００１６】また、ベース部材１２は、図４に示すよう
に、ケース１１が基板２に取り付けられたときに、その
底面が基板２の表面に接触するように形成してもよい。
この場合、ベース部材１２は、電極１３を形成するため
の部材として使用されるだけでなく、ゲル揺動を抑える
ための仕切り板として機能する。すなわち、ケース１１
の内側領域には、半導体装置を組立てる際の最終工程に
おいて、半導体素子１を保護するためにゲルが注入され
る。このとき、もし、何らかの原因でゲルが揺動する
と、ワイヤに張力が加わり、断線の危険がある。しか
し、図４に示す半導体装置では、ベース部材１２により
ゲルの揺動が抑えられるので、そのような断線が生じる
可能性は低くなる。
に、ケース１１が基板２に取り付けられたときに、その
底面が基板２の表面に接触するように形成してもよい。
この場合、ベース部材１２は、電極１３を形成するため
の部材として使用されるだけでなく、ゲル揺動を抑える
ための仕切り板として機能する。すなわち、ケース１１
の内側領域には、半導体装置を組立てる際の最終工程に
おいて、半導体素子１を保護するためにゲルが注入され
る。このとき、もし、何らかの原因でゲルが揺動する
と、ワイヤに張力が加わり、断線の危険がある。しか
し、図４に示す半導体装置では、ベース部材１２により
ゲルの揺動が抑えられるので、そのような断線が生じる
可能性は低くなる。
【００１７】あるいは、ゲル揺動を抑制するための仕切
り板が予めケース１１と一体的に形成されている場合に
は、その仕切り板を利用して電極１３を設けるようにし
てもよい。このように、本実施形態の半導体装置におい
ては、ケース１１にベース部材１２が設けられ、そのベ
ース部材１２に電極１３が形成される構成なので、基板
２の上面の所望の位置に電極を形成することができる。
したがって、電極と半導体素子との間の配線パターンを
短くすることが容易である。また、電極１３は、ベース
部材１２に一体的に形成されているので、その位置の精
度が高くなる。
り板が予めケース１１と一体的に形成されている場合に
は、その仕切り板を利用して電極１３を設けるようにし
てもよい。このように、本実施形態の半導体装置におい
ては、ケース１１にベース部材１２が設けられ、そのベ
ース部材１２に電極１３が形成される構成なので、基板
２の上面の所望の位置に電極を形成することができる。
したがって、電極と半導体素子との間の配線パターンを
短くすることが容易である。また、電極１３は、ベース
部材１２に一体的に形成されているので、その位置の精
度が高くなる。
【００１８】なお、上述の実施例では、電極１３と半導
体素子との間がボンディングワイヤにより接続されてい
るが、本発明はこれに限定されるものではない。すなわ
ち、ベース部材１２に取り付けられる電極は、ボンディ
ングワイヤを用いることなく半導体素子あるいは基板パ
ターンに接続されるようにしてもよい。
体素子との間がボンディングワイヤにより接続されてい
るが、本発明はこれに限定されるものではない。すなわ
ち、ベース部材１２に取り付けられる電極は、ボンディ
ングワイヤを用いることなく半導体素子あるいは基板パ
ターンに接続されるようにしてもよい。
【００１９】図５(a) および図５(b) に示す例では、電
極３１の端部がベース部材１２の底部から突出してい
る。また、この電極３１は、ケース１１が基板２に取り
付けられたときにその端部が対応する接触領域に押圧さ
れるような位置に形成されている。ここで、電極３１の
端部は、弾性体として機能するような形状に形成されて
いる。したがって、電極３１は、ケース１１が基板２に
取り付けられたときに、その端部が対応する接触領域に
弾性押圧されることになる。
極３１の端部がベース部材１２の底部から突出してい
る。また、この電極３１は、ケース１１が基板２に取り
付けられたときにその端部が対応する接触領域に押圧さ
れるような位置に形成されている。ここで、電極３１の
端部は、弾性体として機能するような形状に形成されて
いる。したがって、電極３１は、ケース１１が基板２に
取り付けられたときに、その端部が対応する接触領域に
弾性押圧されることになる。
【００２０】なお、電極３１の端部が押圧される接触領
域は、例えば、基板２の表面に形成されている導体配線
パターン３２である。ただし、電極３１の端部は、必ず
しも導体配線パターン３２に押圧される必要はなく、例
えば、チップパッドに直接的に押圧されるようにしても
よい。
域は、例えば、基板２の表面に形成されている導体配線
パターン３２である。ただし、電極３１の端部は、必ず
しも導体配線パターン３２に押圧される必要はなく、例
えば、チップパッドに直接的に押圧されるようにしても
よい。
【００２１】また、本発明の半導体装置は、実施例とし
て記載した上述の形態に限定されるものではなく、下記
の形態を含むものとする。 (1) 上述の実施例では、ベース部材１２がケース１１の
内側領域を架橋するように形成されているが、本発明は
この形状に限定されるものではない。ベース部材１２
は、ケース１１の一部に接続しながらそのケース１１と
一体的に形成されるものであればよい。例えば、ベース
部材１２は、その一端のみがケース１１に接続されるよ
うに形成されてもよい。
て記載した上述の形態に限定されるものではなく、下記
の形態を含むものとする。 (1) 上述の実施例では、ベース部材１２がケース１１の
内側領域を架橋するように形成されているが、本発明は
この形状に限定されるものではない。ベース部材１２
は、ケース１１の一部に接続しながらそのケース１１と
一体的に形成されるものであればよい。例えば、ベース
部材１２は、その一端のみがケース１１に接続されるよ
うに形成されてもよい。
【００２２】(2) 上述の実施例では、ケース１１に対し
て１個のベース部材１２が設けられているが、複数のベ
ース部材を設けるようにしてもよい。 (3) 上述の実施例では、ベース部材１２に対して電極１
３が１つだけ設けられているが、複数の電極を設けるよ
うにしてもよい。
て１個のベース部材１２が設けられているが、複数のベ
ース部材を設けるようにしてもよい。 (3) 上述の実施例では、ベース部材１２に対して電極１
３が１つだけ設けられているが、複数の電極を設けるよ
うにしてもよい。
【００２３】(4) ベース部材１２の形状は直線形状に限
定されるものではない。 (5) ベース部材１２は、必ずしも半導体チップ１の上方
に配置される必要はなく、半導体チップ１の側方に配置
されてもよい。あるいは、図６(a) に示すように、基板
２から見て半導体チップ１の高さよりも低い位置にベー
ス部材１２が配置されるようにしてもよい。
定されるものではない。 (5) ベース部材１２は、必ずしも半導体チップ１の上方
に配置される必要はなく、半導体チップ１の側方に配置
されてもよい。あるいは、図６(a) に示すように、基板
２から見て半導体チップ１の高さよりも低い位置にベー
ス部材１２が配置されるようにしてもよい。
【００２４】(6) ベース部材１２は、必ずしも基板２の
真上に配置される必要はなく、図６(b) に示すように、
その一部が基板２の上部に配置されるようにしてもよ
い。 (7) 上述の実施例では、ベース部材１２を階段状に切り
欠いた領域に電極１３を設けているが、ワイヤボンディ
ング可能な形状であれば、図７(a) 〜図７(c)に示すよ
うに、任意の形状とすることができる。
真上に配置される必要はなく、図６(b) に示すように、
その一部が基板２の上部に配置されるようにしてもよ
い。 (7) 上述の実施例では、ベース部材１２を階段状に切り
欠いた領域に電極１３を設けているが、ワイヤボンディ
ング可能な形状であれば、図７(a) 〜図７(c)に示すよ
うに、任意の形状とすることができる。
【００２５】(8) 図７(c) に示すように、ベース部材１
２に設けられる１つのワイヤボンディング用ランドに対
して複数の電極を立設してもよい。 (9) 電極１３は、ベース部材１２と一体的に形成される
必要はなく、接着剤またはネジ等を利用して固定されて
もよい。
２に設けられる１つのワイヤボンディング用ランドに対
して複数の電極を立設してもよい。 (9) 電極１３は、ベース部材１２と一体的に形成される
必要はなく、接着剤またはネジ等を利用して固定されて
もよい。
【００２６】(10)ケースの外周に設けられる電極は、そ
のケースと一体的に形成される必要はない。 (11)ベース部材１２は、ケース１１に一体的に形成され
る必要はなく、接着剤またはネジ等を利用して固定され
てもよい。
のケースと一体的に形成される必要はない。 (11)ベース部材１２は、ケース１１に一体的に形成され
る必要はなく、接着剤またはネジ等を利用して固定され
てもよい。
【００２７】
【発明の効果】本発明によれば、半導体素子を保護する
ためのケースと一体的にベース部材を形成し、そのベー
ス部材に電極を設けるようにしたので、製造工程を複雑
にすることなく、所望の半導体素子の近くに電極を設け
ることができる。これにより、半導体素子と電極との間
の配線長を短くできる。
ためのケースと一体的にベース部材を形成し、そのベー
ス部材に電極を設けるようにしたので、製造工程を複雑
にすることなく、所望の半導体素子の近くに電極を設け
ることができる。これにより、半導体素子と電極との間
の配線長を短くできる。
【図１】本発明の一実施形態の半導体装置の概略構成を
示す図である。
示す図である。
【図２】ベース部材に取り付けられている電極と半導体
素子との間の接続の例を示す図である。
素子との間の接続の例を示す図である。
【図３】本発明の一実施例の半導体装置の断面図であ
る。
る。
【図４】本発明の他の実施例の半導体装置の断面図であ
る。
る。
【図５】ベース部材に取り付けられている電極と基板上
の回路との間の接続の他の例を示す図である。
の回路との間の接続の他の例を示す図である。
【図６】ベース部材の配置の変形例を示す図である。
【図７】ベース部材に設けられる電極の形状の変形例を
示す図である。
示す図である。
１ 半導体チップ（半導体素子） ２ 基板 １１ ケース １２ ベース部材 １３ 電極 １３ａ ランド ２１ ボンディングワイヤ ３１ 電極
Claims (5)
- 【請求項１】 半導体素子と、 上記半導体素子を取り囲むように配置されるケースと、 上記ケースに一体的に形成され、そのケースが上記半導
体素子に対して予め決められた位置に固定されたときに
上記半導体素子が設けられる基板から離間した位置に配
置されるベース部材と、 上記ベース部材に固定され、上記半導体素子に電気的に
接続される電極とを有することを特徴とする半導体装
置。 - 【請求項２】 請求項１に記載の半導体装置であって、 上記電極は、上記ベース部材に一体的に形成される。
- 【請求項３】 請求項１に記載の半導体装置であって、 上記電極は、ボンディングワイヤを介して上記半導体素
子に電気的に接続される。 - 【請求項４】 請求項１に記載の半導体装置であって、 上記電極は、上記半導体素子を配置するための基板の表
面に形成されている導電パターンまたはチップパッドに
直接的に弾性押圧される。 - 【請求項５】 請求項１に記載の半導体装置であって、 上記ケースの内側領域がゲルにより満たされる構成であ
り、 上記ベース部材は、上記ゲルの揺動を抑制するための仕
切り板である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164992A JP2002359344A (ja) | 2001-05-31 | 2001-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164992A JP2002359344A (ja) | 2001-05-31 | 2001-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359344A true JP2002359344A (ja) | 2002-12-13 |
Family
ID=19007722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164992A Withdrawn JP2002359344A (ja) | 2001-05-31 | 2001-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002359344A (ja) |
-
2001
- 2001-05-31 JP JP2001164992A patent/JP2002359344A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627981B2 (en) | Resin-packaged semiconductor device | |
| US5977630A (en) | Plural semiconductor die housed in common package with split heat sink | |
| EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JP2005051130A (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
| JPH1174433A (ja) | 半導体装置 | |
| JP5116427B2 (ja) | 電気接続箱 | |
| KR20050042724A (ko) | 반도체 장치 | |
| US6664629B2 (en) | Semiconductor device | |
| JP5116426B2 (ja) | 電気接続箱 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2002359344A (ja) | 半導体装置 | |
| US7492038B2 (en) | Semiconductor device | |
| JP3107385U (ja) | チップの封入構造 | |
| JPH1050897A (ja) | 半導体装置 | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| KR100325669B1 (ko) | 반도체 패키지 | |
| JP2993480B2 (ja) | 半導体装置 | |
| JP2003031764A (ja) | 電力用半導体装置 | |
| JP4246598B2 (ja) | 電力用半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JP2913500B2 (ja) | 半導体装置 | |
| JP2003060152A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |