JP6303522B2 - 半導体装置 - Google Patents

Description

本発明は、例えば３相インバータ等の半導体装置に関するものである。

従来の半導体装置としては、例えば特許文献１に記載されているものが知られている。特許文献１に記載の半導体装置は、主回路を構成する複数の半導体素子が搭載された主回路基板と、主回路基板の上に近接配置されると共に、複数のコンデンサが搭載されたコンデンサ基板と、コンデンサ基板の上に離間して配置されると共に、主回路を制御する制御回路が搭載された制御基板とを備えている。主回路基板上には、正極側入力端子と負極側入力端子及び３つの出力端子が搭載されている。各端子は、主回路基板上に延びるバスバー部と、バスバー部から立設されてコンデンサ基板と制御基板とを貫通する円筒部とを備えている。

実用新案登録第３１７３５１２号

しかしながら、上記従来技術においては、入力端子及び出力端子等の端子電極（接続端子）が、それぞれ主回路基板上に延びるバスバー部に、端子を主回路基板に固定するための複数個所（２個所以上）の端子固定部と、主回路と外部配線とを電気的に接続するための円筒部とを備えているため、主回路基板における端子電極の搭載領域が大きくなっていた。半導体装置の更なる小型化の要求のためには、回路基板に対する端子電極の搭載領域を少なくすることが必要である。

また、端子電極における円筒部の上端面はケースから露出して外部配線接続部を構成しているため、防水のためにケースとの隙間にＯリングを取り付ける必要がある。このとき、Ｏリングを取り付けやすくするために円筒部の径を回路基板側から先端側にかけて縮径してしまうと、外部配線の端子を締結する面積が小さくなってしまい、電流集中部が小さくなるので、熱的に不利になってしまう。

一方で、外部配線の端子部との接続領域を十分に確保するために円筒部を太くすると、端子電極の周囲の搭載部品を円筒部の外周面から所定距離だけ離間させる必要があるため、かえって装置が大型化してしまうという虞がある。

本発明の目的は、回路基板上における自身の搭載領域を大きくすること無く、周囲の電子部品を回路基板上にコンパクトに搭載可能な小型の接続端子を備える半導体装置を提供することである。

本発明の半導体装置は、主回路を構成する複数の半導体素子が搭載される第１回路基板と、第１回路基板と近接配置されると共に、複数の電子部品が搭載される第２回路基板と、第１回路基板に接続固定される複数の接続端子と、第１回路基板及び第２回路基板を覆うケースとを備え、接続端子は、外部端子が接続される上端面を有すると共に、当該上端面から第２回路基板側に延びる外部端子接続部と、外部端子接続部に対して偏心するように設けられると共に、第１回路基板に接続固定される基板固定部とを有し、ケースには、外部端子接続部の上端面を露出させる穴部が設けられており、外部端子接続部の上部には、ケースをシールするためのシール部材を装着するシール装着部が設けられており、複数の接続端子の少なくとも１つは、外部端子接続部における第２回路基板上の複数の電子部品と対向する側に、上端面よりも外形寸法の小さい寸法絞り部を有し、寸法絞り部は、シール装着部から外部端子接続部の下端までの領域に形成されていることを特徴とするものである。

このように本発明の半導体装置においては、接続端子を、外部端子が接続される上端面を有する外部端子接続部と、外部端子接続部に対して偏心するように設けられ、第１回路基板に接続固定される基板固定部とを有する構成とする。これにより、接続端子を小型化することが可能となるため、回路基板に対する接続端子の搭載領域を大きくしなくて済む。また、外部端子接続部における第２回路基板上の複数の電子部品と対向する側においてシール装着部から外部端子接続部の下端までの領域に、外部端子接続部の上端面よりも外形寸法の小さい寸法絞り部を設ける。これにより、外部端子接続部の上端面が外部端子接続部の寸法絞り部分側に位置する電子部品の一部と重なり合うように、当該電子部品を外部端子接続部に十分近づけて配置することが可能となる。従って、接続端子の周囲の電子部品を回路基板上にコンパクトに搭載することができる。

外部端子接続部における寸法絞り部の反対側の領域には、基板固定部側に突出した端子肉厚部が設けられていると良い。この場合には、外部端子接続部の通電面積が十分確保されるため、外部端子接続部が通電されやすくなる。

また、外部端子接続部の上端面の縁部は、複数の直線領域を有し、穴部は、上端面の形状に対応する形状をなしていると良い。基板固定部を基板に１点で固定する場合、ボルトにより外部端子を外部端子接続部の上端面に締結する際に、外部端子接続部が基板固定部を中心として回動することがある。このとき、外部端子接続部の上端部がケースの内壁面に当たるが、外部端子接続部の上端面の縁部が複数の直線領域を有しているため、その直線領域の端がケースの内壁面に当たることになる。従って、外部端子接続部の振れ量（回動量）が最小限に抑えられる。これにより、基板固定部を基板に１点で固定する場合でも、外部端子接続部の位置決め精度を確保することができる。

このとき、上端面は、略多角形状をなしており、穴部は、略多角形状をなしていると良い。この場合には、外部端子接続部の振れ量を確実に最小限に抑えることができる。

本発明によれば、回路基板上における自身の搭載領域を大きくすること無く、周囲の電子部品を回路基板上にコンパクトに搭載可能な小型の接続端子を備える半導体装置を提供することができる。これにより、半導体装置の小型化を図ることが可能となる。

本発明に係る半導体装置の一実施形態としてインバータ装置を示す分解斜視図である。 図１に示したインバータ装置の断面図である。 図１に示したインバータ装置の回路図である。 図１に示した上基板の部品実装構造を示す平面図である。 図１に示した出力端子及びコンデンサの配置状態を示す斜視図である。 図５に示した出力端子の斜視図である。 図５に示した出力端子及びコンデンサの配置状態を示す側面図である。 図６に示した出力端子の側面図及び平面図である。 出力端子の外部端子締結面の形状を円形状とした場合と、出力端子の外部端子締結面の形状を略四角形状とした場合とで、基板固定部の中心に対する外部端子接続部の振れ量を比較して示す図である。

以下、本発明に係る半導体装置の好適な実施形態について、図面を参照して詳細に説明する。なお、各図における寸法比率は、実際のものと異なる場合がある。

図１は、本発明に係る半導体装置の一実施形態としてインバータ装置を示す分解斜視図であり、図２は、図１に示したインバータ装置の断面図である。なお、図２（ａ）は、図４のＡ−Ａ線断面図であり、図２（ｂ）は、図４のＢ−Ｂ線断面図である。本実施形態のインバータ装置１は、例えば３相交流モータを駆動する３相インバータ装置である。

図３は、インバータ装置１の回路図である。図３において、インバータ装置１は、主回路２と、この主回路２を制御する制御回路３と、主回路２とバッテリ等の外部電源（図示せず）が接続されると共に、主回路２に外部電源の電圧を供給する入力端子としての正極電極端子４及び負極電極端子５とを有している。

主回路２は、３相ブリッジ接続された６つのスイッチング素子Ｑ１〜Ｑ６と、各スイッチング素子Ｑ１〜Ｑ６に並列接続されたフライホイールダイオードＤ１〜Ｄ６とを有している。スイッチング素子Ｑ１〜Ｑ６としては、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。スイッチング素子Ｑ１〜Ｑ６は、並列接続された複数（例えば４つ）のスイッチング素子１５からなるスイッチング素子群１６（図１参照）を等価的に表したものである。なお、スイッチング素子Ｑ１，Ｑ３，Ｑ５及びフライホイールダイオードＤ１，Ｄ３，Ｄ５を含む群は、上アームとして構成され、スイッチング素子Ｑ２，Ｑ４，Ｑ６及びフライホイールダイオードＤ２，Ｄ４，Ｄ６を含む群は、下アームとして構成されている。

スイッチング素子Ｑ１，Ｑ２は、正極電極端子４と負極電極端子５との間に直列接続されている。スイッチング素子Ｑ１，Ｑ２の接続点には、出力端子としてのＵ相出力端子６が接続されている。スイッチング素子Ｑ３，Ｑ４は、正極電極端子４と負極電極端子５との間に直列接続されている。スイッチング素子Ｑ３，Ｑ４の接続点には、出力端子としてのＶ相出力端子７が接続されている。スイッチング素子Ｑ５，Ｑ６は、正極電極端子４と負極電極端子５との間に直列接続されている。スイッチング素子Ｑ５，Ｑ６の接続点には、出力端子としてのＷ相出力端子８が接続されている。Ｕ相出力端子６、Ｖ相出力端子７及びＷ相出力端子８は、３相の交流出力を外部のモータに供給するための端子である。

また、正極電極端子４と負極電極端子５との間には、主回路２の他の電子部品を構成するコンデンサ９が接続されている。なお、図３では、主回路２に接続される複数のコンデンサ９を模式的に示している（図１及び図２参照）。

制御回路３は、各スイッチング素子Ｑ１〜Ｑ６のスイッチング（ＯＮ／ＯＦＦ）を制御する回路である。制御回路３は、電子制御ユニット（ＥＣＵ）の一部として構成することができ、例えば負荷状態や操作者の要求値に応じて各スイッチング素子Ｑ１〜Ｑ６を適宜スイッチングする。

図１及び図２に戻り、インバータ装置１は、ヒートシンク１０上に配置された第１回路基板としての下回路基板１１と、この下回路基板１１の上にスペーサブラケット１２を介して配置された第２回路基板としての上回路基板１３と、下回路基板１１及び上回路基板１３を覆うケース１４と、上記の正極電極端子４及び負極電極端子５（以下、入力端子４，５ということがある）と、上記のＵ相出力端子６、Ｖ相出力端子７及びＷ相出力端子８（以下、出力端子６〜８ということがある）とを有している。

上回路基板１３は、下回路基板１１に対して近接配置されている。下回路基板１１は、例えば絶縁金属基板（ＩＭＳ）である。上回路基板１３は、例えばプリント基板である。下回路基板１１及び上回路基板１３は、ヒートシンク１０にネジ止めされる。ケース１４も、ヒートシンク１０にネジ止めされる。入力端子４，５及び出力端子６〜８は、端子電極（接続端子）を構成している。

下回路基板１１には、主回路２の一部を構成する電子部品が実装されている。具体的には、下回路基板１１には、複数（ここでは４つ）のスイッチング素子１５からなるスイッチング素子群１６が下回路基板１１の長手方向に６列に並んで実装されている。これらのスイッチング素子群１６は、上記のスイッチング素子Ｑ１〜Ｑ６を構成している。上アームのスイッチング素子群１６と下アームのスイッチング素子群１６とは、互いに隣り合うように配置されている。

スイッチング素子群１６を構成する４つのスイッチング素子１５は、上述したように並列接続されており、下回路基板１１の長手方向に垂直な方向に並んで配置されている。スイッチング素子群１６は、４つのスイッチング素子１５を２組の素子グループ１６Ａに分離した状態で下回路基板１１に実装されている。各素子グループ１６Ａは、２つのスイッチング素子１５からなっている。そして、下回路基板１１における各素子グループ１６Ａ間の領域には、入力電極パターン１７及び出力電極パターン１８が並んで形成されている。入力電極パターン１７及び出力電極パターン１８は、それぞれ不図示の配線パターンを介して各スイッチング素子１５と電気的に接続されている。

なお、下回路基板１１には、主回路２を構成する他の電子部品及び制御回路３を構成する電子部品も実装されている。

スペーサブラケット１２は、矩形状の中継電極１９を収容するための複数（ここでは４つ）の電極収容部２０を有している。中継電極１９には、端子締結ネジ３６を貫通させるための貫通孔１９ａが形成されている。スペーサブラケット１２が下回路基板１１の上に載置されたときは、各電極収容部２０に収容された中継電極１９が各素子グループ１６Ａ間の領域に配置された状態となる。そして、中継電極１９は、下回路基板１１に形成された入力電極パターン１７と電気的に接続される。

上回路基板１３には、図４にも示すように、複数のコンデンサ９と制御回路３を構成する電子部品とが実装されている。上回路基板１３におけるコンデンサ９を実装する領域と制御回路３の構成部品を実装する領域との間には、入力端子４，５及び出力端子６〜８が固定ブラケット２１を介して固定されている。入力端子４，５は、上回路基板１３における制御回路３の構成部品を実装する領域側に固定されている。出力端子６〜８は、上回路基板１３におけるコンデンサ９を実装する領域側に固定されている。

上回路基板１３上における出力端子７，８の固定部に対応する部位には、出力端子７，８を流れる電流を検出する電流センサ２２が設けられている。電流センサ２２は、上回路基板１３と固定ブラケット２１との間に配置されている。

ケース１４の上部には、入力端子４，５及び出力端子６〜８の上端面を露出させるための５つの穴部２３が形成されている。その穴部２３を形成するケース１４の内壁面によって、入力端子４，５及び出力端子６〜８の上端部が位置決めされることとなる。

入力端子４，５は、クランク形状をなしている（図２（ａ）では入力端子５のみ図示）。入力端子４，５は、外部配線の端子（図示せず）が接続される外部端子接続部３０と、この外部端子接続部３０に対して偏心するように外部端子接続部３０と一体的に設けられ、下回路基板１１に接続固定される基板固定部３１とを有している。

外部端子接続部３０は、外部配線の端子（図示せず）とボルト３２（図７参照）で締結される外部端子締結面となる上端面３０ａを有している。上端面３０ａは、略多角形（ここでは略８角形）形状をなしている。また、ケース１４の穴部２３の形状も、上端面３０ａに対応して略多角形（ここでは略８角形）形状となっている。外部端子接続部３０は、上端面３０ａから上回路基板１３側に延びている。外部端子接続部３０には、ボルト３２と螺合するネジ部３３が形成されている。

外部端子接続部３０の上部には、ケース１４をシールするためのシール部材３４を装着するシール装着部分３５が設けられている。シール部材３４としては、例えばゴム製のＯリングが用いられる。シール装着部分３５は、環状溝３５ａを有し、その環状溝３５ａにシール部材３４を嵌め込む構造となっている。シール部材３４は、ケース１４の穴部２３の周辺に形成された隔壁との間に挟まれてケース１４をシールする。

このように外部端子接続部３０の上部にシール部材３４を装着するための環状溝３５ａを設けることにより、外部端子接続部３０の上端面（外部端子締結面）３０ａの面積を十分に確保することができる。つまり、Ｏリングを取り付けるために端子電極の上部を上端面に向けて縮径するような従来の構成と比較して、外部端子との接触抵抗を大きくすることが無くなるため、通電による熱がこもりにくくなる。また、ボルト３２を締め付けた時に外部端子締結面３０ａに加わる応力が小さくなるため、外部端子の締結条件が良くなる。さらに、シール装着部分３５を別部品で構成しなくて済むため、コストアップを抑えることができる。

基板固定部３１には、端子締結ネジ３６を貫通させるための貫通孔３１ａが形成されている。端子締結ネジ３６により入力端子４，５を下回路基板１１に接続固定する際には、外部端子接続部３０の下部を固定ブラケット２１の上に載せると共に、基板固定部３１を上回路基板１３の上面側の入力配線パターン（図示せず）上に載せる。そして、上回路基板１３の裏面側の入力配線パターン（図示せず）と下回路基板１１の入力電極パターン１７とを電気的に接続するように両基板１１，１３間に中継電極１９を配置する。その状態で、インシュレータ３７を介して端子締結ネジ３６を基板固定部３１の貫通孔３１ａに挿入する。そして、端子締結ネジ３６を上回路基板１３、中継電極１９及び下回路基板１１を介してヒートシンク１０に形成された螺子穴に螺子締結することで、それら複数の部材が一体的に固定され、入力端子４，５が下回路基板１１に固定される。

出力端子６〜８は、入力端子４，５と同様にクランク形状をなしている（図２（ｂ）では出力端子８のみ図示）。出力端子６〜８は、外部配線の端子（図示せず）が接続される外部端子接続部４０と、この外部端子接続部４０に対して偏心するように外部端子接続部４０と一体的に設けられ、下回路基板１１に接続固定される基板固定部４１とを有している。

外部端子接続部４０は、外部配線の端子（図示せず）とボルト３２（図７参照）で締結される外部端子締結面となる上端面４０ａを有している。上端面４０ａは、上記の外部端子接続部３０の上端面３０ａと同様に、略多角形（ここでは略８角形）形状をなしている。外部端子接続部４０は、上端面４０ａから上回路基板１３側に延びている。外部端子接続部４０には、ボルト３２と螺合するネジ部４２が形成されている。

外部端子接続部４０の上部には、ケース１４をシールするためのシール部材３４を装着するシール装着部分４３が設けられている。シール装着部分４３は、シール装着部分３５と同様に、シール部材３４が嵌め込まれる環状溝４３ａを有している。

図５及び図６に示すように、外部端子接続部４０における基板固定部４１の反対側、即ち上回路基板１３に搭載された他の電子部品と対向する側には、外部端子接続部４０の上端面４０ａよりも外形寸法の小さい寸法絞り部分４４が設けられている。寸法絞り部分４４は、断面略半円状を有している。寸法絞り部分４４は、外部端子接続部４０におけるシール装着部分４３の下端から外部端子接続部４０の下端までの領域に形成されている。外部端子接続部４０の下部には、固定ブラケット２１に対する載置面を形成する段状の切欠部４４ａが形成されている。

ここで、出力端子６〜８を流れる電流は最短の経路を通るため、図７に示すように、主に外部端子接続部４０の上端面４０ａから外部端子接続部４０における基板固定部４１側の領域を通って基板固定部４１へと電流が流れる。つまり、外部端子接続部４０における基板固定部４１と反対側の領域には電流が集中しないため、この部分における端子の肉を削減しても、出力端子６〜８の通電性能としては特に支障は無い。

外部端子接続部４０におけるシール装着部分４３よりも下側の領域には、基板固定部４１側に突出した端子肉厚部としての突起４５が設けられている。突起４５は、略円筒形の外部端子接続部４０に対して外部端子接続部４０の一部分の断面積が増加するように基板固定部４１側へ張り出す構造として形成されている。ここでは、円筒側面の一部に３つの平面状の側面を有する突起４５が一体に形成されている。このような突起４５を設けることにより、外部端子接続部４０における基板固定部４１の反対側の領域の端子の肉を削減しても、外部端子接続部４０の通電面積を確保することができる。

基板固定部４１には、端子締結ネジ４６を貫通させるための貫通孔４１ａが形成されている。端子締結ネジ４６により出力端子６〜８を下回路基板１１に固定する際には、外部端子接続部４０の下端を固定ブラケット２１に載せると共に、基板固定部４１を上回路基板１３に形成された貫通孔を介して下回路基板１１上の出力電極パターン１８の上に載せる。その状態で、インシュレータ４７を介して端子締結ネジ４６を基板固定部４１の貫通孔４１ａに挿入する。そして、端子締結ネジ４６を下回路基板１１を介してヒートシンク１０に形成された螺子穴に螺子締結することで、出力端子６〜８が下回路基板１１に固定される。

以上のように本実施形態にあっては、端子締結ネジ３６により入力端子４，５を下回路基板１１に１点で固定し、端子締結ネジ４６により出力端子６〜８を下回路基板１１に１点で固定するようにしたので、下回路基板１１における入力端子４，５及び出力端子６〜８の固定領域が小さくなる。従って、下回路基板１１の寸法を小さくし、インバータ装置１の小型化を図ることができる。

また、出力端子６〜８の外部端子接続部４０におけるシール装着部分４３から外部端子接続部４０の下端までの領域に、シール装着部分４３よりも外形寸法の小さい寸法絞り部分４４を設けたので、図５及び図７に示すように、背の高いコンデンサ９をシール装着部分４３の外縁よりも外部端子接続部４０の内側（中心側）に位置するように上回路基板１３に実装することができる。つまり、上回路基板１３上に搭載されるコンデンサ９を外部端子接続部４０に近づけて搭載することができる。これにより、例えば複数のコンデンサ９を上回路基板１３にスペース効率良く高密度に実装することができる。その結果、上回路基板１３の寸法を更に小さくし、インバータ装置１の更なる小型化を図ることが可能となる。

出力端子６〜８が下回路基板１１に１点で固定されているので、ボルト３２により外部端子（図示せず）を外部端子締結面４０ａに締結する際に、基板固定部４１の中心に対して外部端子接続部４０が回動することがある。しかし、図８に示すように、出力端子６〜８の外部端子接続部４０の上端面（外部端子締結面）４０ａの形状を略多角形状とし、これに合わせてケース１４の穴部２３の形状を略多角形状としたので、外部端子締結面４０ａの形状が円形である場合に比較して、ボルト３２により外部端子（図示せず）を外部端子締結面４０ａに締結する際における基板固定部４１を中心とした外部端子接続部４０の振れ量を小さくすることができる。

具体的には、出力端子６〜８の外部端子接続部４０の上端部と穴部２３を形成するケース１４の内壁面とのクリアランスは、取付ばらつきを考慮して予め決められた値となっている。このとき、例えば図９（ｂ）に示すように、外部端子締結面４０ａの形状を略四角形状とし、これに合わせて穴部２３の形状を略四角形状とした場合には、ボルト３２の締結時に出力端子６〜８の振れによって外部端子接続部４０の上端部がケース１４の内壁面に当たるときは、外部端子締結面４０ａの直線領域４０ｂの端がケース１４の内壁面に当たることになる。従って、その場合には、図９（ａ）に示すように、外部端子締結面４０ａの形状を円形状とし、これに合わせて穴部２３の形状を円形状とした場合に比べて、外部端子接続部４０の上端部がケース１４の内壁面に当たるまでの距離が短くなるため、基板固定部４１の中心Ｐに対する外部端子接続部４０の振れ角θが小さくなる。

このように基板固定部４１の中心Ｐに対する外部端子接続部４０の振れ量が最小限に抑えられるため、端子締結ネジ４６により基板固定部４１を上回路基板１３に１点で固定する場合でも、出力端子６〜８の精度の良い位置決めとボルト３２の締結時における出力端子６〜８の回動抑制とを実現することができる。

また、入力端子４，５についても、同様である。即ち、基板固定部３１の中心に対する外部端子接続部３０の振れ量が最小限に抑えられるため、端子締結ネジ３６により基板固定部３１を上回路基板１３に１点で固定する場合でも、入力端子４，５の精度の良い位置決めとボルト３２の締結時における入力端子４，５の回動抑制とを実現することができる。

なお、本発明は、上記実施形態に限定されるものでは無い。例えば、上記実施形態では、コンデンサ９が出力端子６〜８の近傍に配置されているために、出力端子６〜８の外部端子接続部４０における基板固定部４１の反対側に、シール装着部分４３よりも外形寸法の小さい寸法絞り部分４４を設けたが、入力端子４，５の近傍にコンデンサ９が配置されている場合には、入力端子４，５の外部端子接続部３０における基板固定部３１の反対側に、シール装着部分３５よりも外形寸法の小さい寸法絞り部分を設けるようにする。

また、上記実施形態では、出力端子６〜８の近傍においてコンデンサ９の配置スペースを確保するために、出力端子６〜８の外部端子接続部４０に寸法絞り部分４４を設けたが、主回路２を構成するコンデンサ９以外の電子部品の配置スペースを確保するために、入力端子４，５及び出力端子６〜８の少なくとも一方の外部端子接続部に寸法絞り部分を設けても良い。

さらに、上記実施形態では、入力端子４，５の外部端子接続部３０の外部端子締結面３０ａの形状及び出力端子６〜８の外部端子接続部４０の外部端子締結面４０ａの形状を略多角形状とし、これに合わせてケース１４の穴部２３の形状を略多角形状としたが、外部端子締結面３０ａ，４０ａの形状としては、特に略多角形状には限られず、外部端子締結面３０ａ，４０ａの縁部が複数の直線領域を有する形状をなしていても良い。この場合には、穴部２３の形状を外部端子締結面３０ａ，４０ａの形状に対応したものとする。また、入力端子４，５及び出力端子６〜８を上回路基板１３に１点で固定する構造であっても、基板固定部３１，４１の中心に対する外部端子接続部３０，４０の振れ角が小さいような場合には、外部端子締結面３０ａ，４０ａの形状を円形状とし、これに合わせてケース１４の穴部２３の形状を円形状としても良い。

また、上記実施形態は、３相のインバータ装置１についてであるが、本発明の半導体装置は、そのようなインバータ装置１に限られず、例えばＤＣ−ＤＣコンバータ等にも適用可能である。

１…インバータ装置（半導体装置）、２…主回路、４…正極電極端子（接続端子）、５…負極電極端子（接続端子）、６…Ｕ相出力端子（接続端子）、７…Ｖ相出力端子（接続端子）、８…Ｗ相出力端子（接続端子）、９…コンデンサ（電子部品）、１１…下回路基板（第１回路基板）、１３…上回路基板（第２回路基板）、１４…ケース、１５…スイッチング素子（半導体素子）、２３…穴部、３０…外部端子接続部、３０ａ…上端面、３１…基板固定部、３４…シール部材、３５…シール装着部分、４０…外部端子接続部、４０ａ…上端面、４１…基板固定部、４３…シール装着部分、４４…寸法絞り部分、４５…突起（端子肉厚部）。

Claims (5)

1. 主回路を構成する複数の半導体素子が搭載される第１回路基板と、
   前記第１回路基板の上方に近接配置されると共に、複数の電子部品が搭載される第２回路基板と、
   前記第１回路基板に接続固定される複数の接続端子と、
   前記第１回路基板及び前記第２回路基板を覆うケースとを備え、
   前記接続端子は、外部端子が接続される上端面を有すると共に、当該上端面から前記第２回路基板の上方まで延びる外部端子接続部と、前記外部端子接続部に対して偏心するように設けられると共に、前記第２回路基板に設けられた貫通孔を介して前記第１回路基板に接続固定される基板固定部とを有し、
   前記ケースには、前記外部端子接続部の前記上端面を露出させると共に前記外部端子接続部の上端部を位置決めするための穴部が設けられており、
   前記外部端子接続部の上部には、前記ケースをシールするためのシール部材を装着するシール装着部が設けられており、
   前記複数の接続端子の少なくとも１つは、前記外部端子接続部における前記第２回路基板上の前記複数の電子部品と対向する側に、前記上端面よりも外形寸法の小さい寸法絞り部を有し、
   前記寸法絞り部は、前記シール装着部から前記外部端子接続部の下端までの領域に形成されており、
   前記複数の電子部品の少なくとも１つは、前記シール装着部の外縁よりも前記外部端子接続部の中心側に位置することで、前記外部端子接続部の上端面が当該電子部品の一部と重なり合うように前記外部端子接続部に対して配置されていることを特徴とする半導体装置。
2. 前記接続端子は、前記第２回路基板に固定ブラケットを介して固定されており、
   前記外部端子接続部の下部には、前記固定ブラケットに対する載置面を形成する段状の切欠部が形成されており、
   前記切欠部が前記固定ブラケットに載っていることを特徴とする請求項１記載の半導体装置。
3. 前記外部端子接続部における前記寸法絞り部の反対側の領域には、前記基板固定部側に突出した端子肉厚部が設けられていることを特徴とする請求項１又は２記載の半導体装置。
4. 前記外部端子接続部の前記上端面の縁部は、複数の直線領域を有し、
   前記穴部は、前記上端面の形状に対応する形状をなしていることを特徴とする請求項１〜３の何れか一項記載の半導体装置。
5. 前記上端面は、略多角形状をなしており、
   前記穴部は、略多角形状をなしていることを特徴とする請求項４記載の半導体装置。

Images