JP6330629B2 - 半導体装置 - Google Patents

Description

本発明は、例えば３相インバータなどの半導体装置に関する。

複数の半導体素子が設けられて主回路を構成している主回路基板と、複数のコンデンサが設けられているコンデンサ基板と、制御回路が設けられている制御基板とを備え、それら３つの基板を上下方向に重ねて配置した半導体装置が知られている（例えば、特許文献１参照）。

実用新案登録３１７３５１２号公報

ところで、特許文献１に記載の半導体装置においては、外部配線と接続される入力端子電極や出力端子電極のそれぞれが、主回路基板上において２箇所以上の複数個所でネジなどにより固定されているため、各端子電極の基板に対する搭載面積が大きくなっていた。半導体装置を小型化するためには、入力端子電極及び出力端子電極の基板への固定箇所を少なくして搭載面積を小さくする必要がある。端子電極の基板への固定箇所を減らして、例えば、１箇所にすると、基板上における端子電極の搭載面積は減る。しかし、基板への固定箇所が１箇所の場合は、外部配線を端子電極に接続固定する際、ボルト締結力などの端子電極に作用する力によって、端子電極が基板上で固定箇所を中心に回転してしまう虞がある。

このような外部配線の接続時に基板上で端子電極が回転するという不具合に対して、例えば、１箇所のみ設けられた端子電極の基板固定箇所とは別の部分に基板側に突出する突起部を設け、基板に端子電極の突起部を挿入可能な位置決め穴を形成し、突起部と位置決め穴とを係合させることにより、外部配線の接続作業に伴う端子電極の回転を防止するという方法が考えられる。

しかしながら、このように端子電極に突起部を設けるとともに基板の一部に位置決め穴を形成して外部配線の接続作業に伴う端子電極の回転防止を図るような場合、基板に形成した位置決め穴の部分やその周辺領域には電子部品を搭載することができないため、基板上における電子部品の搭載性を高めることができず、半導体装置の更なる小型化にとっては不利になる虞がある。また、端子電極と電気的に接続される部分である基板の端子電極接続部周辺に位置決め穴を形成してしまうと、基板を流れる電流の電流経路が狭くなって、熱的に不利となる虞がある。

そこで、本発明は、半導体装置の小型化を図りつつ、外部配線接続時における基板上での端子電極の回転を抑制することが可能な半導体装置を提供することを課題とする。

本発明の一態様に係る半導体装置は、複数の半導体素子が搭載される回路基板に接続される端子電極と、端子電極を保持する端子電極保持部材とを備える半導体装置であって、端子電極は、回路基板に固定手段により固定される基板固定部と、基板固定部に対して偏心して設けられるとともに外部配線が接続される外部配線接続部と、を有し、端子電極保持部材は、回路基板に固定手段により固定される複数の固定部と、端子電極を両側面側から挟持する一対の挟持壁を有する保持部と、を有し、保持部は、基板固定部を通すための貫通孔が設けられている。

本発明の一態様に係る半導体装置によれば、端子電極が端子電極保持部材により基板に固定される。この場合、端子電極の基板固定部が貫通孔に挿入された際に、基板固定部が端子電極保持部材の一対の挟持壁により保持される。このため、基板固定部を中心にして外部配線接続部が回転（回動）する方向の力が端子電極に加えられた場合であっても、一対の挟持壁により外部配線接続部の回転が抑制される。また、端子電極は端子電極保持部材により回路基板に固定されるため、回路基板に位置決め穴を形成する必要がない。従って、例えば基板の電子部品の搭載密度を向上させることが可能となり、回路基板を大きくしなくて済むため、半導体装置の小型化を図ることができる。

端子電極は、回路基板上に複数搭載され、端子電極保持部材は、複数の保持部を有し、複数の保持部は一体に形成されていてもよい。この場合、端子電極保持部材により複数の端子電極を同時に保持することができる。このため、使用する端子電極保持部材の部品点数が少なくなる。

少なくとも１つの保持部が有する一対の挟持壁の少なくとも一方は、隣接して配置される保持部が有する一対の挟持壁の一方を兼ねていてもよい。この場合、例えば、複数の端子電極が略一列に配列された状態で基板に固定された構成とすることができる。

一対の挟持壁は、基板固定部の上部から外部配線接続部の下部にかけて、両側面側から挟持してもよい。この場合、端子電極は、外部配線接続部の下部にかけての両側面が挟持される。このため、例えば、外部配線が取り付けられる際に端子電極に生じる回転の回転モーメントに対して、当該回転を抑制することができる。

端子電極保持部材は、外部配線接続部の下部を支持する支持部を備えていてもよい。この場合、端子電極をより安定して保持することができる。

回路基板は、複数の半導体素子により主回路が形成された主回路基板であり、端子電極は、主回路基板に接続された入力端子及び出力端子であり、主回路基板上に近接配置されるとともに複数のコンデンサが搭載されているコンデンサ基板を更に備え、入力端子及び出力端子は、コンデンサ基板上において端子電極保持部材により保持されるとしてもよい。

本発明の別の態様に係る半導体装置は、複数の半導体素子が実装されている回路基板に接続される端子電極と、端子電極が配置される端子電極配置部材と、を備え、端子電極は、回路基板に締結部材により固定される基板固定部と、外部配線が接続される外部配線接続部と、を有し、基板固定部と外部配線接続部とは、回路基板に直交する方向から見て互いに偏心して位置し、端子電極配置部材は、回路基板に固定される複数の固定部と、端子電極の回転を抑制する回転抑制部と、を有し、回転抑制部には、基板固定部が挿通される貫通孔が設けられ、回転抑制部は、貫通孔に基板固定部が挿通された端子電極の両側に位置し、かつ、互いに対向する一対の壁を有し、当該壁に端子電極が接することにより端子電極の回転を抑制する。

本発明の別の態様に係る半導体装置では、端子電極配置部材の回転抑制部が、当該回転抑制部に設けられている貫通孔に基板固定部が挿通された端子電極の両側に位置し、かつ、互いに対向する一対の壁を有している。回転抑制部の壁は、当該壁に端子電極が接することにより端子電極の回転を抑制する。このため、例えば、基板固定部を中心にして外部配線接続部を回転させる力が端子電極に作用した場合であっても、上記壁により端子電極の回転が抑制される。回路基板に固定される複数の固定部を有する端子電極配置部材に端子電極が配置されることにより、当該端子電極が回路基板に搭載されるため、回路基板に位置決め穴を形成する必要がない。従って、例えば基板の電子部品の搭載密度を向上させることが可能となり、回路基板を大きくしなくて済む。この結果、半導体装置の小型化を図ることができる。

一対の壁は、端子電極を挟持していてもよい。この場合、端子電極配置部材の回転抑制部に端子電極が保持されるので、一対の壁により端子電極の回転が確実に抑制される。

基板固定部は、外部配線接続部よりも回路基板に寄りに位置し、一対の壁は、基板固定部における回路基板から遠い側の端部と、外部配線接続部における回路基板に近い側の端部と、にわたって端子電極を挟持していてもよい。この場合、例えば、外部配線が取り付けられる際に、端子電極に回転モーメントが作用する場合でも、端子電極の回転をより一層確実に抑制することができる。

一対の壁の対向方向での一対の壁の間隔は、一対の壁の対向方向での端子電極の幅よりも大きくてもよい。この場合、端子電極の基板固定部を、回転抑制部に設けられている貫通孔に容易に挿通することができ、端子電極配置部材への端子電極の配置を容易に行うことができる。

複数の端子電極が、回路基板に接続されており、端子電極配置部材は、複数の回転抑制部を有し、複数の回転抑制部は一体に形成されていてもよい。この場合、端子電極配置部材に複数の端子電極が配置される。このため、使用する端子電極配置部材の部品点数が少なくなる。

複数の回転抑制部のうち、互いに隣り合う二つの回転抑制部は、一対の壁のうち、当該二つの回転抑制部の間に位置する壁を共有していてもよい。この場合、例えば、複数の端子電極が略一列に配列された状態で基板に配置された構成を実現することができる。

端子電極配置部材は、外部配線接続部を支持する支持部を有していてもよい。この場合、端子電極をより安定して配置することができる。

回路基板と対向するように配置され、かつ、複数のコンデンサが実装されているコンデンサ基板を更に備え、端子電極配置部材は、コンデンサ基板の回路基板に対向する面の裏面上に配置されていてもよい。

本発明によれば、半導体装置の小型化を図りつつ、外部配線接続時における基板上での端子電極の回転を抑制することが可能な半導体装置を提供することができる。

本発明に係る半導体装置の一実施形態としてインバータ装置を示す分解斜視図である。 図１に示したインバータ装置の断面図である。 図１に示したインバータ装置の電気回路を示す回路構成図である。 図１に示した上基板の部品実装構造を示す平面図である。 本実施形態に係る固定ブラケットの斜視図である。 比較例としての接続端子の固定構造を示す側面図である。 本実施形態に係る接続端子の固定構造を示す側面図である。 本実施形態の変形例に係るインバータ装置の断面図である。 本実施形態の変形例に係るインバータ装置の断面図である。 本実施形態の変形例に係るインバータ装置の断面図である。 固定ブラケットと入力端子との関係を示す図である。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、各図における寸法比率は、実際のものと異なる場合がある。

図１は、本発明に係る半導体装置の一実施形態としてインバータ装置を示す分解斜視図であり、図２は、図１に示したインバータ装置の断面図である。なお、図２（ａ）は、図４のＩＩＡ−ＩＩＡ線断面図であり、図２（ｂ）は、図４のＩＩＢ−ＩＩＢ線断面図である。本実施形態のインバータ装置１は、例えば３相交流モータを駆動する３相インバータ装置である。

図３は、インバータ装置１の回路図である。図３において、インバータ装置１は、インバータ回路としての主回路２と、この主回路２を制御する制御回路３と、内部回路である主回路２とバッテリなどの外部電源（図示せず）とを接続して主回路２に外部電源から電圧を供給する入力端子である、端子電極としての正極電極端子４及び負極電極端子５と、を有している。

主回路２は、３相ブリッジ接続された６つのスイッチング素子Ｑ１〜Ｑ６と、各スイッチング素子Ｑ１〜Ｑ６に並列接続されたフライホイールダイオードＤ１〜Ｄ６とを有している。スイッチング素子Ｑ１〜Ｑ６としては、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。スイッチング素子Ｑ１〜Ｑ６は、並列接続された複数（例えば４つ）のスイッチング素子１５からなるスイッチング素子群１６（図１参照）を等価的に表したものである。なお、スイッチング素子Ｑ１，Ｑ３，Ｑ５及びフライホイールダイオードＤ１，Ｄ３，Ｄ５を含む群は、上アームとして構成され、スイッチング素子Ｑ２，Ｑ４，Ｑ６及びフライホイールダイオードＤ２，Ｄ４，Ｄ６を含む群は、下アームとして構成されている。スイッチング素子１５は、半導体素子として機能する。

スイッチング素子Ｑ１，Ｑ２は、正極電極端子４と負極電極端子５との間に直列接続されている。スイッチング素子Ｑ１，Ｑ２の接続点には、端子電極としてのＵ相出力端子６が接続されている。スイッチング素子Ｑ３，Ｑ４は、正極電極端子４と負極電極端子５との間に直列接続されている。スイッチング素子Ｑ３，Ｑ４の接続点には、端子電極としてのＶ相出力端子７が接続されている。スイッチング素子Ｑ５，Ｑ６は、正極電極端子４と負極電極端子５との間に直列接続されている。スイッチング素子Ｑ５，Ｑ６の接続点には、端子電極としてのＷ相出力端子８が接続されている。Ｕ相出力端子６、Ｖ相出力端子７及びＷ相出力端子８は、３相の交流出力を外部のモータに供給するための出力端子である。

また、正極電極端子４と負極電極端子５との間には、主回路２を構成するコンデンサ９が接続されている。なお、図３では、主回路２に接続されている複数のコンデンサ９が模式的に示されている（図１及び図２参照）。

制御回路３は、各スイッチング素子Ｑ１〜Ｑ６のスイッチング（ＯＮ／ＯＦＦ）を制御する回路である。制御回路３は、電子制御ユニット（ＥＣＵ）の一部として構成することができる。制御回路３は、例えば、負荷状態又は操作者の要求値などに応じて各スイッチング素子Ｑ１〜Ｑ６を適宜スイッチングする。

図１及び図２に戻り、インバータ装置１は、ヒートシンク１０上に配置された下基板１１と、この下基板１１の上にスペーサブラケット１２を介して配置された上基板１３と、下基板１１及び上基板１３を覆うケース１４と、上記の正極電極端子４及び負極電極端子５（以下、入力端子４，５ということがある）と、上記のＵ相出力端子６、Ｖ相出力端子７及びＷ相出力端子８（以下、出力端子６〜８ということがある）とを有している。下基板１１は、例えば絶縁金属基板（ＩＭＳ）である。上基板１３は、例えばプリント基板である。下基板１１及び上基板１３は、ヒートシンク１０にネジ止めされる。ケース１４も、ヒートシンク１０にネジ止めされる。

下基板１１には、主回路２の一部を構成する部品が実装されている。具体的には、下基板１１には、複数（ここでは４つ）のスイッチング素子１５からなるスイッチング素子群１６が下基板１１の長手方向に６列に並んで実装されている。これらのスイッチング素子群１６は、上記のスイッチング素子Ｑ１〜Ｑ６を構成している。上アームのスイッチング素子群１６と下アームのスイッチング素子群１６とは、互いに隣り合うように配置されている。

スイッチング素子群１６を構成する４つのスイッチング素子１５は、上述したように並列接続されており、下基板１１の長手方向に垂直な方向に並んで配置されている。スイッチング素子群１６は、４つのスイッチング素子１５を２組の素子グループ１６Ａに分離した状態で下基板１１に実装されている。各素子グループ１６Ａは、２つのスイッチング素子１５からなっている。そして、下基板１１における各素子グループ１６Ａ間の領域には、入力電極パターン１７及び出力電極パターン１８が並んで形成されている。入力電極パターン１７及び出力電極パターン１８は、それぞれ不図示の配線パターンを介して各スイッチング素子１５と電気的に接続されている。

なお、下基板１１には、制御回路３を構成する部品も実装されている。

スペーサブラケット１２は、矩形状の中継電極１９を収容するための複数（ここでは４つ）の電極収容部２０を有している。中継電極１９には、端子締結ネジ３６を貫通させるための貫通孔１９ａが形成されている。スペーサブラケット１２が下基板１１の上に載置された際は、各電極収容部２０に収容された中継電極１９が各素子グループ１６Ａ間の領域に配置された状態となる。そして、中継電極１９は、下基板１１に形成された入力電極パターン１７と電気的に接続される。

上基板１３には、図４にも示すように、複数のコンデンサ９と制御回路３を構成する部品とが実装されている。上基板１３におけるコンデンサ９を実装する領域と制御回路３の構成部品を実装する領域との間には、入力端子４，５及び出力端子６〜８が固定ブラケット（固定部品）２１を介して固定されている。上基板１３は、下基板１１に対して近接配置されている。すなわち、下基板１１と上基板１３とは、スペーサブラケット１２を介して互いに対向するように配置されている。上基板１３は、複数のコンデンサ９が搭載されているコンデンサ基板として機能する。

上基板１３上には出力端子７，８を流れる電流を検出する電流センサ２２が設けられている。

ケース１４の上部には、入力端子４，５及び出力端子６〜８の上端面をケース１４から露出させるための５つの穴部２３が形成されている。その穴部２３を形成するケース１４の内壁面によって、入力端子４，５及び出力端子６〜８の上端部が位置決めされることとなる。

入力端子４，５は、クランク形状をなしている（図２（ａ）では入力端子５のみ図示）。入力端子４，５は、外部配線の端子（図示せず）が接続される外部配線接続部３０と、この外部配線接続部３０に対して偏心するように外部配線接続部３０と一体的に設けられ、回路基板としての下基板１１に接続固定される基板固定部３１とを有している。すなわち、本実施形態では、外部配線接続部３０と基板固定部３１とは、下基板１１に直交する方向から見て、互いに偏心して位置している。また、外部配線接続部３０と基板固定部３１とは、下基板１１に直交する方向に互いにずれて位置している。基板固定部３１は、下基板１１に平行な方向から見て、外部配線接続部３０よりも下基板１１（上基板１３）寄りに位置している。基板固定部３１が下基板１１に接続固定されることにより、入力端子４，５は、下基板１１（絶縁金属基板）に接続される。ここで、入力端子４，５は、外部配線接続部３０が上基板１３における制御回路３の構成部品を実装する領域側に位置するように取り付けられている。

外部配線接続部３０の上端面３０ａは、外部配線の端子（図示せず）とボルト３２（図７参照）で締結される外部端子締結面となっている。外部配線接続部３０の上端面３０ａは、略多角形（ここでは略八角形）形状をなしている。また、ケース１４の穴部２３の形状も、外部配線接続部３０の上端面３０ａに対応して略多角形（ここでは略八角形）形状となっている。外部配線接続部３０には、ボルト３２と螺合するネジ部３３が形成されている。

外部配線接続部３０の上部には、ケース１４をシールするためのシール部材３４を装着するシール装着部分３５が設けられている。シール部材３４としては、例えばゴム製のＯリングが用いられる。シール装着部分３５は、環状溝３５ａを有し、その環状溝３５ａにシール部材３４を嵌め込む構造となっている。

基板固定部３１には、固定手段（締結部材）としての端子締結ネジ３６を貫通させるための貫通孔３１ａが形成されている。端子締結ネジ３６により入力端子４，５を下基板１１に接続固定する際には、外部配線接続部３０の下部を固定ブラケット２１の上に載せると共に、基板固定部３１を上基板１３の上面側の入力配線パターン上に載せる。このとき、上基板１３の裏面側の入力配線パターンと下基板１１の入力電極パターン１７とを電気的に接続するように両基板間に中継電極１９が配置されている。その状態で、インシュレータ３７を介して端子締結ネジ３６を基板固定部３１の貫通孔３１ａに挿入する。そして、端子締結ネジ３６を、上基板１３、中継電極１９、及び下基板１１を介してヒートシンク１０に形成されたネジ穴とネジ作用にて締結することにより、それら複数の部材を一体的に固定する。これにより、入力端子４，５が下基板１１に接続固定される。

出力端子６〜８は、入力端子４，５と同様にクランク形状をなしている（図２（ｂ）では出力端子８のみ図示）。出力端子６〜８は、外部配線の端子（図示せず）が接続される外部配線接続部４０と、この外部配線接続部４０に対して偏心するように外部配線接続部４０と一体的に設けられ、回路基板としての下基板１１に固定される基板固定部４１とを有している。すなわち、本実施形態では、外部配線接続部４０と基板固定部４１とは、下基板１１に直交する方向から見て、互いに偏心して位置している。また、外部配線接続部４０と基板固定部４１とは、下基板１１に直交する方向に互いにずれて位置している。基板固定部４１は、下基板１１に平行な方向から見て、外部配線接続部４０よりも下基板１１寄りに位置している。ここで、出力端子６〜８は、外部配線接続部４０が上基板１３におけるコンデンサ９を実装する領域側に位置するように取り付けられている。

外部配線接続部４０の上端面４０ａは、外部配線の端子（図示せず）とボルト３２（図７と同様）で締結される外部端子締結面となっている。外部配線接続部４０の上端面４０ａは、上記の外部配線接続部３０の上端面３０ａと同様に、略多角形（ここでは略八角形）形状をなしている。外部配線接続部４０には、ボルト３２と螺合するネジ部４２が形成されている。

外部配線接続部４０の上部には、ケース１４をシールするためのシール部材３４を装着するシール装着部分４３が設けられている。シール装着部分４３は、シール装着部分３５と同様に、シール部材３４が嵌め込まれる環状溝４３ａを有している。

基板固定部４１には、固定手段としての端子締結ネジ４６を貫通させるための貫通孔４１ａが形成されている。端子締結ネジ４６により出力端子６〜８を下基板１１に固定する際には、外部配線接続部４０の下側を固定ブラケット２１に載せると共に、基板固定部４１を上基板１３に形成された貫通孔４１ａを介して下基板１１上の出力電極パターン１８の上に載せる。その状態で、インシュレータ４７を介して端子締結ネジ４６を基板固定部４１の貫通孔４１ａに挿入する。そして、端子締結ネジ４６を、下基板１１を介してヒートシンク１０に形成されたネジ穴とネジ作用にて締結することにより出力端子６〜８が下基板１１に固定される。

ここで、図５を参照して、固定ブラケット２１について説明する。図５は、本実施形態に係る固定ブラケット２１の斜視図である。

固定ブラケット２１は、入力端子４，５及び出力端子６〜８を上基板１３に固定する。固定ブラケット２１は、一体に形成された部材であり、樹脂からなる。固定ブラケット２１は、複数（ここでは５つ）の保持部１２１と、複数（ここでは２つ）の固定部１２２と、を有している。固定ブラケット２１は、上基板１３の下基板１１に対向する面の裏面に配置されている。

各保持部１２１は、入力端子４，５の基板固定部３１及び出力端子６〜８の基板固定部４１を搭載する端子搭載領域１２１ｃを有している。また、各保持部１２１は、互いに対向する一対の挟持壁１２１ａ，１２１ａを有し、入力端子４，５及び出力端子６〜８をそれぞれ保持する。各保持部１２１は、一対の挟持壁１２１ａ，１２１ａが対向する方向に対して略同一方向に延びている。入力端子４，５及び出力端子６〜８が対応する保持部１２１に保持されるため、入力端子４，５及び出力端子６〜８を保持する端子電極保持部材として機能すると共に、固定ブラケット２１は、入力端子４，５及び出力端子６〜８が配置される端子電極配置部材として機能する。

複数の保持部１２１は、一対の挟持壁１２１ａ，１２１ａが対向する方向に対して直交する方向に互いに違いに偏在している。このため、固定ブラケット２１により、入力端子４，５は、上基板１３における制御回路３の構成部品を実装する領域側に固定される。また、固定ブラケット２１により、出力端子６〜８は、上基板１３におけるコンデンサ９を実装する領域側に固定される。

保持部１２１の端子搭載領域１２１ｃには、貫通孔１２１ｂが形成されている。端子搭載領域１２１ｃは入力端子４，５の外部配線接続部３０又は出力端子６〜８の外部配線接続部４０を支持する支持部である。貫通孔１２１ｂは、入力端子４，５の基板固定部３１又は出力端子６〜８の基板固定部４１を貫通させる。入力端子４，５を上基板１３に固定する際、入力端子４，５の基板固定部３１は、それぞれ貫通孔１２１ｂを通る。また、出力端子６〜８を上基板１３に固定する際、出力端子６〜８の基板固定部４１は、それぞれ貫通孔１２１ｂを通る。すなわち、一対の挟持壁１２１ａは、貫通孔１２１ｂに基板固定部３１，４１が挿通された端子４〜８の両側に位置している。本実施形態では、入力端子４，５が通る貫通孔１２１ｂの断面形状は、略矩形状である。出力端子６〜８が通る貫通孔１２１ｂの断面形状は、略円形状である。貫通孔１２１ｂの断面形状は、入力端子４，５の基板固定部３１又は出力端子６〜８の基板固定部４１の断面形状に合わせて適宜変更してよい。また、保持部１２１には、一対の挟持壁１２１ａ，１２１ａの間に設けられた補強壁１２１ｄが設けられている。

挟持壁１２１ａは、入力端子４，５及び出力端子６〜８における基板固定部３１，４１の上部から外部配線接続部３０，４０の下部にかけての両側面を挟持する。言い換えると、入力端子４，５及び出力端子６〜８は、保持部１２１の挟持壁１２１ａにより挟持される。すなわち、挟持壁１２１ａは、入力端子４，５及び出力端子６〜８に接している。
入力端子４，５及び出力端子６〜８は、外部配線接続部３０，４０の下部にかけての両側面が挟持されることにより、外部配線が取り付けられた際に入力端子４，５及び出力端子６〜８に生じる回転を抑制することができる。なお、入力端子４，５及び出力端子６〜８が端子搭載領域１２１ｃに載せられた状態では、挟持壁１２１ａの上端は、外部配線接続部３０，４０におけるシール装着部分３５，４３の下端と基板固定部３１，４１の上端との間に位置する。

固定部１２２は、固定ブラケット２１を上基板１３に固定する。固定部１２２は、固定ブラケット２１の一方側端部と他方側端部とに設けられている。固定部１２２には、固定ネジ２６を貫通させるための貫通孔が形成されている。固定部１２２の貫通孔に挿通された固定ネジ２６を、上基板１３、中継電極１９、下基板１１を介してヒートシンク１０に形成されたネジ穴とネジ作用により締結する。これにより、固定ブラケット２１は下基板１１に固定される。固定部１２２の取り付け位置が中継電極１９の固定位置として利用されていることにより、インバータ装置を大型化することなく、固定ブラケット２１が上基板１３に固定される。

ここで、図６及び図７を参照して、本実施形態の効果を説明する。図６は、比較例としての従来の端子電極の固定構造を示す側面図である。図７は、本実施形態に係る端子電極の固定構造を示す側面図である。

まず、図６を参照し、従来の端子電極を基板に固定する方法について説明する。図７に示されるように、インバータ装置１において、例えば、入力端子４などの端子電極４Ａを１点で基板に固定するようにしたものがある。

上述したように、外部端子（不図示）を端子電極４Ａの外部配線接続部３０と接続しようとする際、外部配線接続部３０が、基板固定部３１を中心に回転（回動）する場合がある。このため、端子電極４Ａの外部配線接続部３０の下部に突起部５０ａを設けると共に、上基板１３に突起部５０ａを位置決めするための位置決め穴１３ａを形成し、突起部５０ａと位置決め穴１３ａとを係合させることにより、外部配線接続部３０の位置ずれ及び回動を防ぐという方法が考えられる。

図６に示される方法によれば、上基板１３の一部に位置決め穴１３ａが形成されている。回路基板に位置決め穴のような貫通孔を形成した場合、その穴の位置には他の電子部品を搭載することはできない。また、回路構成の制約上、位置決め穴の形成部から所定の範囲には電子部品を搭載することができない。このため、上基板１３を有効活用することができなくなる。よって、他の電子部品を搭載するためには基板を大きくせざるを得ず、装置の小型化が阻害される場合がある。また、上基板１３における端子電極４Ａの接続部近傍に位置決め穴１３ａが形成されることになるため、熱的に不利となる。

これに対し、図７に示されるように、本実施形態によれば、入力端子４が固定ブラケット２１により上基板１３に固定される。この場合、入力端子４の基板固定部３１が貫通孔１２１ｂに挿入された際に、基板固定部３１及び外部配線接続部３０の側面が保持部１２１の一対の挟持壁１２１ａにより保持される。このため、基板固定部３１を中心にして外部配線接続部３０が回転する方向の力が入力端子４に加えられた場合であっても、一対の挟持壁１２１ａより外部配線接続部３０の回転が抑制される。すなわち、一対の挟持壁１２１ａを有する保持部１２１は、端子４〜８の回転を抑制する回転抑制部として機能する。このため、上基板１３に位置決め穴１３ａを形成する必要がない。従って、上基板１３を大きくしなくて済むため、インバータ装置１の小型化を図ることができる。さらに、端子締結ネジ３６を上基板１３、中継電極１９、及び下基板１１を介してヒートシンク１０に形成されたネジ穴とネジ作用にて締結することにより、それら複数の部材が一体的に固定される。これにより、入力端子４を下基板１１に接続固定する場合であっても、上基板１３に穴を開ける必要がないため、熱的に不利にはならない。

本実施形態では、入力端子４，５及び出力端子６〜８が、上基板１３（下基板１１）上に搭載され、固定ブラケット２１は、端子４〜８の数に対応した数の保持部１２１を有し、複数の保持部１２１は一体に形成されている。この場合、固定ブラケット２１により入力端子４，５及び出力端子６〜８が同時に保持される。このため、使用する固定ブラケット２１の部品点数が少なくなる。

本実施形態では、少なくとも１つの保持部１２１が有する一対の挟持壁１２１ａの少なくとも一方の挟持壁１２１ａは、隣接して配置される保持部１２１が有する一対の挟持壁１２１ａの一方の挟持壁１２１ａを兼ねている。これにより、例えば、入力端子４，５及び出力端子６〜８が略一列に配列された状態で下基板１１に固定された構成を実現することができる。

本実施形態では、一対の挟持壁１２１ａは、基板固定部３１，４１の上部から外部配線接続部３０，４０の下部にかけて、両側面側から挟持している。すなわち、端子４〜８は、外部配線接続部３０，４０の下部にかけての両側面が挟持される。このため、例えば、外部配線が取り付けられる際に、３０，４０に回転モーメントが作用する場合でも、３０，４０の回転を確実に抑制することができる。

本実施形態では、固定ブラケット２１は、外部配線接続部３０，４０の下部を支持する端子搭載領域１２１ｃを有している。これにより、端子４〜８をより安定して保持することができる。

次に、図８〜図１０を参照して、本実施形態の変形例に係るインバータ装置の構成を説明する。図８〜図１０は、本変形例に係るインバータ装置の断面図である。図８に示された断面構成は、本変形例に係るインバータ装置を図４のＡ−Ａ線に対応する位置で切断した際の断面構成に相当する。図９に示された断面構成は、本変形例に係るインバータ装置を図４のＢ−Ｂ線に対応する位置で切断した際の断面構成に相当する。図１０に示された断面構成は、本変形例に係るインバータ装置を図４のＡ−Ａ線及びＢ−Ｂ線に直交する面で切断した際の断面構成に相当する。

本変形例のインバータ装置も、上記実施形態のインバータ装置１と同様に、下基板１１と、上基板１３と、ケース１４と、複数の入力端子４，５と、複数の出力端子６〜８と、固定ブラケット２１と、を有している。本変形例では、複数の入力端子４，５及び複数の出力端子６〜８のサイズと、固定ブラケット２１のサイズと、の関係が、上記実施形態と相違している。

固定ブラケット２１は、複数の端子配置部（ここでは、５つの保持部）２２１と、複数の固定部（ここでは、２つの固定部）１２２と、を有している。固定ブラケット２１は、これらの端子配置部２２１と固定部１２２とが一体に形成された部材であり、樹脂からなる。入力端子４，５及び出力端子６〜８は、対応する端子配置部２２１にそれぞれ配置されている。すなわち、固定ブラケット２１は、入力端子４，５及び出力端子６〜８が配置される端子電極配置部材として機能する。端子配置部２２１の数と、端子４〜８の数とは、同じである。

各端子配置部２２１は、上記実施形態の保持部１２１と同様に、入力端子４，５の基板固定部３１及び出力端子６〜８の基板固定部４１が搭載される端子搭載領域１２１ｃを有している。端子配置部２２１の端子搭載領域１２１ｃには、貫通孔１２１ｂが形成されている。各端子配置部２２１は、互いに対向する一対の壁２２１ａを有している。一対の壁２２１ａは、端子配置部２２１に形成されている貫通孔１２１ｂに基板固定部３１，４１が挿通された端子４〜８の両側に位置している。各端子配置部２２１は、一対の壁２２１ａが対向する方向に対して略同一方向に並んでいる。各壁２２１ａは、下基板１１に直交する方向に延びている。

複数の端子配置部２２１は、一対の壁２２１ａが対向する方向に対して直交する方向で互いにずれるように位置している。このため、固定ブラケット２１により、入力端子４，５は、上基板１３における制御回路３の構成部品が実装される領域側に配置される。固定ブラケット２１により、出力端子６〜８は、上基板１３におけるコンデンサ９が実装される領域側に配置される。

一対の壁２２１ａの対向方向での一対の壁２２１ａの間隔は、一対の壁２２１ａの対向方向での各端子４〜８の幅よりも大きい。すなわち、各端子４〜８が、対応する端子配置部２２１に配置されている状態で、一対の壁２２１ａのうち少なくとも一方の壁２２１ａと各端子４〜８との間には、クリアランスが形成されている。

互いに隣り合う二つの端子配置部２２１は、一対の壁２２１ａのうち、当該二つの端子配置部２２１の間に位置する壁を共有している。すなわち、互いに隣り合う二つの端子配置部２２１のうちの一方の端子配置部２２１の壁２２１ａが、他方の端子配置部２２１の壁２２１ａを兼ねている。言い換えると、或る端子配置部２２１が有する一対の壁２２１ａの少なくとも一方の２２１ａは、上記或る端子配置部２２１に隣接して配置される端子配置部２２１が有する一対の壁２２１ａの少なくとも一方の２２１ａを兼ねている。

壁２２１ａは、入力端子４，５及び出力端子６〜８における基板固定部３１，４１の上部から外部配線接続部３０，４０の下部にかけての両側面と対向している。言い換えると、壁２２１ａは、基板固定部３１，４１における下基板１１から遠い側の端部と、外部配線接続部３０，４０における３０，４０に近い側の端部と、にわたって、入力端子４，５及び出力端子６〜８と対向している。入力端子４，５及び出力端子６〜８が端子搭載領域１２１ｃに載せられた状態では、壁２２１ａの上端は、外部配線接続部３０，４０におけるシール装着部分３５，４３の下端と基板固定部３１，４１の上端との間に位置する。

入力端子４，５は、上述したように、端子締結ネジ３６により、上基板１３（下基板１１）に固定されている。端子締結ネジ３６がヒートシンク１０に形成されたネジ穴に締結される際に、入力端子４，５は、端子締結ネジ３６の回転に伴い、端子締結ネジ３６を略回転中心として、端子締結ネジ３６の回転方向と同じ方向に回転することがある。このとき、入力端子４，５は、当該入力端子４，５の回転方向の前側に位置する壁２２１ａと接するので、入力端子４，５の回転が抑制される（図１１参照）。したがって、端子締結ネジ３６がヒートシンク１０に締結された状態では、入力端子４，５は、壁２２１ａと接している場合がある。

出力端子６〜８は、上述したように、端子締結ネジ４６により、下基板１１に固定されている。端子締結ネジ４６がヒートシンク１０に形成されたネジ穴に締結される際に、出力端子６〜８は、端子締結ネジ４６の回転に伴い、端子締結ネジ４６を略回転中心として、端子締結ネジ４６の回転方向と同じ方向に回転することがある。このとき、出力端子６〜８は、入力端子４，５と同様に、当該出力端子６〜８の回転方向の前側に位置する壁２２１ａと接するので、出力端子６〜８の回転が抑制される。したがって、端子締結ネジ４６がヒートシンク１０に締結された状態では、出力端子６〜８は、壁２２１ａと接している場合がある。

上述したように、ボルトを外部配線接続部３０，４０に締結することにより、外部端子が外部配線接続部３０，４０に固定される際に、入力端子４，５及び出力端子６〜８が回転することがある。この場合でも、入力端子４，５及び出力端子６〜８は、当該入力端子４，５の回転方向の前側に位置する壁２２１ａと接するので、入力端子４，５の回転が抑制される。

以上のように、本変形例では、端子配置部２２１の壁２２１ａは、当該壁２２１ａに端子４〜８が接することにより、端子４〜８の回転を抑制する。すなわち、壁２２１ａを有する端子配置部２２１は、端子４〜８の回転を抑制する回転抑制部として機能する。端子配置部２２１（壁２２１ａ）により、入力端子４，５及び出力端子６〜８の回転が抑制されるため、入力端子４，５及び出力端子６〜８が、回転防止機構を新たに備えている必要はない。従って、入力端子４，５及び出力端子６〜８の構成が複雑化することはない。また、上記実施形態と同様に、基板の電子部品の搭載密度を向上させることが可能となるため、半導体装置の小型化を図ることができる。

本変形例では、一対の壁２２１ａの対向方向での一対の壁２２１ａの間隔は、一対の壁２２１ａの対向方向での各端子４〜８の幅よりも大きい。このため、入力端子４，５及び出力端子６〜８の基板固定部３１，４１を、貫通孔１２１ｂに容易に挿通することができ、固定ブラケット２１への各端子４〜８の配置を容易に行うことができる。入力端子４，５及び出力端子６〜８は、対応する一対の壁２２１ａにより、固定ブラケット２１に位置決めされる。

本変形例では、互いに隣り合う二つの端子配置部２２１は、一対の壁２２１ａのうち、当該二つの端子配置部２２１の間に位置する壁を共有している。このため、例えば、入力端子４，５及び出力端子６〜８が略一列に配列された状態で上基板１３（下基板１１）に配置された構成を実現することができる。

本変形例では、固定ブラケット２１は、複数の端子配置部２２１を有し、複数の端子配置部２２１は一体に形成されている。固定ブラケット２１に入力端子４，５及び出力端子６〜８が配置されるので、使用する固定ブラケット２１の部品点数が少なくなる。

本変形例では、互いに隣り合う二つの端子配置部２２１は、一対の壁２２１ａのうち、当該二つの端子配置部２２１の間に位置する壁２２１ａを共有している。これにより、例えば、入力端子４，５及び出力端子６〜８が略一列に配列された状態で上基板１３（下基板１１）に配置されている構成を実現することができる。

なお、本発明は、上記実施形態及び変形例に限定されるものではない。例えば、上記実施形態では、図７を用いて、固定ブラケット２１が入力端子４を固定する場合を説明したが、これに限定されず、固定ブラケット２１により、入力端子５又は出力端子６〜８を固定した場合であっても、上述した作用及び効果を奏する。

また、上記実施形態及び変形例は、３相のインバータ装置１についてであるが、本発明の半導体装置は、そのようなインバータ装置１に限られず、例えばＤＣ−ＤＣコンバータなどにも適用可能である。

１…インバータ装置（半導体装置）、２…主回路、４…正極電極端子（端子電極、入力端子）、５…負極電極端子（端子電極、入力端子）、６…Ｕ相出力端子（端子電極、出力端子）、７…Ｖ相出力端子（端子電極、出力端子）、８…Ｗ相出力端子（端子電極、出力端子）、１１…下基板（回路基板、主回路基板）、１３…上基板（コンデンサ基板）、１５…スイッチング素子（半導体素子）、２１…固定ブラケット（端子電極保持部材、端子電極配置部材）、１２１…保持部（回転抑制部）、１２１ａ…挟持壁、１２１ｂ…貫通孔、１２１ｃ…端子搭載領域（支持部）、１２２…固定部、３０，４０…外部配線接続部、３１，４１…基板固定部、３６，４６…端子締結ネジ（固定手段、締結部材）、２２１…端子配置部（回転抑制部）、２２１ａ…壁。

Claims (13)

1. 複数の半導体素子が搭載される回路基板に接続される端子電極と、前記端子電極を保持する端子電極保持部材とを備える半導体装置であって、
   前記端子電極は、前記回路基板に固定手段により固定される基板固定部と、前記基板固定部に対して偏心して設けられるとともに外部配線が接続される外部配線接続部と、を有し、
   前記端子電極保持部材は、前記回路基板に固定手段により固定される複数の固定部と、前記端子電極を両側面側から挟持する一対の挟持壁を有する保持部と、前記外部配線接続部の下部が載り、かつ、当該下部を支持する支持部と、を有し、
   前記保持部は、前記基板固定部を通すための貫通孔が設けられている、半導体装置。
2. 前記端子電極は、前記回路基板上に複数搭載され、
   前記端子電極保持部材は、複数の前記保持部を有し、
   前記複数の保持部は一体に形成されている、請求項１に記載の半導体装置。
3. 少なくとも１つの前記保持部が有する前記一対の挟持壁の少なくとも一方は、隣接して配置される前記保持部が有する前記一対の挟持壁の一方を兼ねる、請求項２に記載の半導体装置。
4. 前記一対の挟持壁は、前記基板固定部の上部から前記外部配線接続部の下部にかけて、両側面側から挟持する、請求項１から３の何れか一項に記載の半導体装置。
5. 前記回路基板は、前記複数の半導体素子により主回路が形成された主回路基板であり、前記端子電極は、前記主回路基板に接続された入力端子及び出力端子であり、
   前記主回路基板上に近接配置されるとともに複数のコンデンサが搭載されているコンデンサ基板を更に備え、
   前記入力端子及び前記出力端子は、前記コンデンサ基板上において前記端子電極保持部材により保持される、請求項１から４の何れか一項に記載の半導体装置。
6. 複数の半導体素子が実装されている回路基板に接続される端子電極と、
   前記端子電極が配置される端子電極配置部材と、を備え、
   前記端子電極は、前記回路基板に締結部材により固定される基板固定部と、外部配線が接続される外部配線接続部と、を有し、前記基板固定部と前記外部配線接続部とは、前記回路基板に直交する方向から見て互いに偏心して位置し、
   前記端子電極配置部材は、前記回路基板に固定される複数の固定部と、前記端子電極の回転を抑制する回転抑制部と、を有し、前記回転抑制部には、前記基板固定部が挿通される貫通孔が形成され、
   前記回転抑制部は、前記貫通孔に前記基板固定部が挿通された前記端子電極の両側に位置し、かつ、互いに対向する一対の壁を有し、当該壁に前記端子電極が接することにより前記端子電極の回転を抑制する、半導体装置。
7. 前記一対の壁は、前記端子電極を挟持している、請求項６に記載の半導体装置。
8. 前記基板固定部は、前記外部配線接続部よりも前記回路基板に寄りに位置し、
   前記一対の壁は、前記基板固定部における前記回路基板から遠い側の端部と、前記外部配線接続部における前記回路基板に近い側の端部と、にわたって前記端子電極を挟持している、請求項７に記載の半導体装置。
9. 前記一対の壁の対向方向での前記一対の壁の間隔は、前記一対の壁の対向方向での前記端子電極の幅よりも大きい、請求項６に記載の半導体装置。
10. 複数の前記端子電極が、前記回路基板に接続されており、
    前記端子電極配置部材は、複数の前記回転抑制部を有し、
    複数の前記回転抑制部は一体に形成されている、請求項６〜９のいずれか一項に記載の半導体装置。
11. 前記複数の回転抑制部のうち、互いに隣り合う二つの回転抑制部は、前記一対の壁のうち、当該二つの回転抑制部の間に位置する壁を共有している、請求項１０に記載の半導体装置。
12. 前記端子電極配置部材は、前記外部配線接続部を支持する支持部を有している、請求項６〜１１のいずれか一項に記載の半導体装置。
13. 前記回路基板と対向するように配置され、かつ、複数のコンデンサが実装されているコンデンサ基板を更に備え、
    前記端子電極配置部材は、前記コンデンサ基板の前記回路基板に対向する面の裏面に配置されている、請求項６〜１２のいずれか一項に記載の半導体装置。

Images