JP7512706B2 - 半導体装置 - Google Patents

Description

本発明は、パワー半導体素子を内蔵する半導体装置（半導体モジュール）に関する。

パワー半導体素子は、例えば電力変換用のスイッチング素子として用いられている。従来のパワー半導体素子を内蔵する半導体装置として、絶縁回路基板上にパワー半導体素子を構成するパワー半導体チップ（以下、単に「半導体チップ」と呼ぶ。）を配置し、半導体チップの上方にプリント基板を配置した構造が知られている。

近年、窒化ガリウム（ＧａＮ）や酸化ガリウム（Ｇａ_２Ｏ_３）等からなる半導体チップを搭載した半導体装置の開発が進められている。ＧａＮやＧａ_２Ｏ_３等からなる半導体チップは、炭化ケイ素（ＳｉＣ）からなる半導体チップと比較して、バリガ指数が高く、低オン抵抗化を図ることができるため、半導体チップの低損失化、小型化が期待されている。

特許文献１には、炭素質基板の両面が絶縁層で覆われ、更に外側に導電層が配置されたプリント基板が記載され、炭素質基板、絶縁層、導電層を貫通するスルーホール内に樹脂で被覆されたコイル部材が配置されていることが記載されている。特許文献２には、内部にグラファイト又はグラフェン材質の第１コア層を有し、上下面が絶縁層で覆われた回路基板が記載されている。第１コア層を貫通するスルーホールの内部に金属材質が充填される。

特許文献３には、グラファイト・アルミ複合放熱剤をベースとし、熱伝導性エポキシ電気絶縁シートを固着させ、この積層構造により、高放熱、高熱伝導のフィルムとなることが記載されている。特許文献４には、導体層と、導体層上に重なる絶縁層とを備える金属張積層板が記載され、絶縁層が、電気絶縁性を有する母材と、母材に埋まっているグラファイトシート及びガイド部材とを含むことが記載されている。

特許文献５には、グラファイトシートを、半導体モジュールのヒートスプレッダの絶縁板側の表面と絶縁板との間に、ヒートスプレッダ及び絶縁板に接するように配置することが記載されている。特許文献６には、絶縁基板と、絶縁基板上に配置された半導体デバイスと、一端が半導体デバイスの表面側に接続され、他端が絶縁基板に繋がる異方性な熱伝導率を備えるグラファイトプレートとを備え、半導体デバイスの表面側の熱をグラファイトプレートを介して絶縁基板へ伝達するパワーモジュールが記載されている。

特開２００５－１９１５０９号公報 特開２０１６－１５７９２６号公報 特開２０１６－２０１５２３号公報 特開２０１８－００８４９６号公報 特開２０１７－０２８０４０号公報 特開２０１９－０７１３９９号公報

しかしながら、半導体装置の大容量化を図るために、サイズの小さい半導体チップを複数並べて配置すると、半導体チップの上方に搭載されたプリント基板に熱が篭り易くなる。この結果、プリント基板の小型化が困難となり、ひいては半導体装置の小型化が困難となる。

上記課題に鑑み、本発明は、半導体チップの上方に搭載されたプリント基板の放熱性を向上させることができ、小型化を図ることができる半導体装置を提供することを目的とする。

本発明の一態様は、（ａ）絶縁回路基板と、（ｂ）絶縁回路基板上に配置された半導体チップと、（ｃ）半導体チップの上方に配置され、第１炭素層と、第１炭素層の上面に配置された第１絶縁層と、第１絶縁層の上面に配置された第１配線層と、第１炭素層の下面に配置された第２絶縁層と、第２絶縁層の下面に配置された第２配線層と、第１炭素層、第１絶縁層及び第２絶縁層を貫通し、第１配線層及び第２配線層に接続する接続部材とを有するプリント基板とを備え、接続部材が、半導体チップに対向する領域に設けられている半導体装置であることを要旨とする。

本発明によれば、半導体チップの上方に搭載されたプリント基板の放熱性を向上させることができ、小型化を図ることができる半導体装置を提供することができる。

第１実施形態に係る半導体装置の断面図である。 第１実施形態に係る半導体装置の等価回路図である。 図１の領域Ａを拡大した断面図である。 第１実施形態に係る半導体チップの平面図である。 第１実施形態に係るインターポーザの平面図である。 図５のＢ－Ｂ方向の断面図である。 第１実施形態に係る炭素層及び接続部材の水平方向の断面図である。 第２実施形態に係る半導体装置の断面図である。 第３実施形態に係る半導体装置の断面図である。 第４実施形態に係る半導体装置の断面図である。 第５実施形態に係る半導体装置の断面図である。 第６実施形態に係る半導体装置の断面図である。

以下、図面を参照して、第１～第６実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第６実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

以下の説明において、「第１主電極」とは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であれば、エミッタ電極又はコレクタ電極のいずれか一方を意味する。電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であれば、ソース電極又はドレイン電極のいずれか一方を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）、ダイオードであれば、アノード電極又はカソード電極のいずれか一方を意味する。また、「第２主電極」とは、ＩＧＢＴであれば、上記第１主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方を意味する。ＦＥＴやＳＩＴであれば、上記第１主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。ＳＩサイリスタやＧＴＯ、ダイオードであれば、上記第１主電極とはならないアノード電極又はカソード電極のいずれか一方を意味する。即ち、「第１主電極」がソース電極であれば、「第２主電極」はドレイン電極を意味する。「第１主電極」がエミッタ電極であれば、「第２主電極」はコレクタ電極を意味する。「第１主電極」がアノード電極であれば、「第２主電極」はカソード電極を意味する。

また、以下の説明における「上」、「下」、「上下」、「左」、「右」、「左右」等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば「上下」は「左右」に変換して読まれ、１８０°回転して観察すれば「上下」は反転して読まれることは勿論である。

（第１実施形態）
第１実施形態に係る半導体装置は、パワー半導体素子２つ分の機能を有する「２イン１」と呼ばれる半導体モジュールである。第１実施形態に係る半導体装置は、図１に示すように、絶縁回路基板１と、絶縁回路基板１上に接合材２ａ，２ｂを介して搭載された半導体チップ３ａ，３ｂとを備える。半導体チップ３ａ，３ｂの上面には、インターポーザ４ａ，４ｂがそれぞれ配置されている。半導体チップ３ａ，３ｂの上方には、インターポーザ４ａ，４ｂを介してプリント基板６が配置されている。半導体チップ３ａ，３ｂ、インターポーザ４ａ，４ｂ及びプリント基板６の周囲は、封止部材１０により封止され、周囲と電気的に絶縁されている。

第１実施形態に係る半導体装置の等価回路の一例を図２に示す。図２に示すように、第１実施形態に係る半導体装置は、３相ブリッジ回路の一部を構成する。Ｐ端子にＭＯＳトランジスタＴ１の第２主電極（ドレイン電極）が接続され、Ｎ端子にＭＯＳトランジスタＴ２の第１主電極（ソース電極）が接続されている。ＭＯＳトランジスタＴ１のソース電極及びＭＯＳトランジスタＴ２のドレイン電極が出力端子Ｕ及びセンス端子Ｓ１に接続されている。ＭＯＳトランジスタＴ２のソース電極には、センス端子Ｓ２が接続されている。ＭＯＳトランジスタＴ１，Ｔ２には還流ダイオード（ＦＷＤ）Ｄ１，Ｄ２が逆並列接続されている。図２に示したＭＯＳトランジスタＴ１，Ｔ２が、図１に示した半導体チップ３ａ，３ｂにそれぞれ対応する。還流ダイオードＤ１，Ｄ２は図１では図示を省略している。

図１に示すように、絶縁回路基板１は、絶縁基板１１と、絶縁基板１１の上面（回路面側）に配置された上側導体層（導電板）１２ａ，１２ｂと、絶縁基板１１の下面（冷却面側）に配置された下側導体層（放熱板）１３とを備える。図１では図示を省略するが、上側導体層１２ａ，１２ｂには所定の回路パターンが形成されている。

絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＤ）基板等であってもよい。絶縁基板１１は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）、窒化ホウ素（ＢＮ）等からなるセラミクス基板や、高分子材料等を用いた樹脂絶縁基板で構成されている。上側導体層１２ａ，１２ｂ及び下側導体層１３は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。

上側導体層１２ａ，１２ｂ上には、接合材２ａ，２ｂを介して半導体チップ３ａ，３ｂが接合されている。接合材２ａ，２ｂは、例えばはんだ又は焼結材等で構成されている。はんだとしては、例えば錫アンチモン（ＳｎＳｂ）系、錫銀（ＳｎＡｇ）系のはんだ等が使用可能である。焼結材としては、例えば銀（Ａｇ）系又は銅（Ｃｕ）系の金属粒子ペースト（導電性ペースト）等が使用可能である。

半導体チップ３ａ，３ｂは、用途により種類が異なるが、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導（ＳＩ）サイリスタ、ゲートターンオフ（ＧＴＯ）サイリスタ等のパワー半導体素子、還流ダイオード（ＦＷＤ）等の整流素子等が採用可能である。半導体チップ３ａ，３ｂは、例えばシリコン（Ｓｉ）基板で構成してもよく、或いは炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）等のワイドバンドギャップ半導体基板で構成してもよい。

図１では、図２に示したＭＯＳトランジスタＴ１，Ｔ２に対応して１つずつの半導体チップ３ａ，３ｂが例示されているが、半導体チップの数は特に限定されず、定格電流等に応じて適宜選択可能である。例えば、ＭＯＳトランジスタＴ１，Ｔ２に対応して複数の半導体チップをそれぞれ有していてもよい。また、第１実施形態に係る半導体装置がパワー半導体素子１つ分の機能を有する「１イン１」の場合には、１つの半導体チップのみを有していてもよい。

図１に示した半導体チップ３ａ及びインターポーザ４ａの付近を破線で囲んだ領域Ａの拡大図を図３に示す。また、半導体チップ３ａの平面図を図４に示し、インターポーザ４ａの平面図を図５に示す。図４及び図５のＡ－Ａ方向から見た断面が、図３の半導体チップ３ａ及びインターポーザ４ａの断面に対応する。また、図５のインターポーザ４ａのＢ－Ｂ方向から見た断面図を図６に示す。

図３及び図４に示すように、半導体チップ３ａは、上面側に第１主電極（ソース電極）３１及び制御電極（ゲート電極）３２を有し、下面側に第２主電極（ドレイン電極）３３を有する。図４中の一点鎖線の丸は、後述する図５に示したポスト電極４１ａ～４１ｊの位置を模式的に示している。なお、図１に示した半導体チップ３ｂも、半導体チップ３ａと同様の構成を有している。

図３、図５及び図６に示すように、インターポーザ４ａは、絶縁層４２と、絶縁層４２の上面に配置された導電層４３ａ，４３ｂと、絶縁層４２を貫通し、導電層４３ａ，４３ｂの下面に接続されたポスト電極（バンプ）４１ａ～４１ｊとを備える。図５では、導電層４３ａ，４３ｂの下方に隠れたポスト電極４１ａ～４１ｊを破線で模式的に示している。

ポスト電極４１ａ～４１ｊは、例えば棒状（ピン状）又は柱状であり、具体的には円柱、楕円柱、三角柱又は四角柱等の多角柱等であってもよい。ポスト電極４１ａ～４１ｊ及び導電層４３ａ，４３ｂの材料としては、例えば銅（Ｃｕ）等の金属材料が使用可能である。絶縁層４２としては、例えばポリイミド等の樹脂が使用可能である。

ポスト電極４１ａ～４１ｉの上端は、はんだ又は焼結材等からなる接合材（不図示）を介して導電層４３ａに接続されている。ポスト電極４１ａ～４１ｉの下端は、はんだ又は焼結材等からなる接合材（不図示）を介して半導体チップ３ａのソース電極３１に接合される。ポスト電極４１ｊの上端は、はんだ又は焼結材等からなる接合材（不図示）を介して導電層４３ｂに接続されている。ポスト電極４１ｊの下端は、はんだ又は焼結材等からなる接合材（不図示）を介して半導体チップ３ａのゲート電極３２に接合される。なお、図１に示したインターポーザ４ｂも、インターポーザ４ａと同様の構成を有している。

図１に示すように、絶縁回路基板１の上側導体層１２ｂの上面には、接合材２ｃを介して導電ブロック８１が配置されている。導電ブロック８１の上面は、ポスト電極（バンプ）８２を介してプリント基板６の下側配線層６３ｂに接合されている。導電ブロック８１及びポスト電極８２は、プリント基板６の下側配線層６３ｂ等を介して、半導体チップ３ａのソース電極と、半導体チップ３ｂのドレイン電極とを電気的に接続する。

導電ブロック８１は、例えば図１の奥行方向を長手方向として延伸する直方体形状を有するが、これに限定されない。導電ブロック８１の高さは、半導体チップ３ａ，３ｂの高さに応じて適宜調整可能である。導電ブロック８１の材料としては、例えば銅（Ｃｕ）等の金属材料が使用可能である。図１では、１つの導電ブロック８１が例示されているが、複数の導電ブロックを有していてもよい。導電ブロック８１の上面のポスト電極８２の数は限定されず、導電ブロック８１の上面に複数本のポスト電極が配置されていてもよい。

プリント基板６は、炭素層６１と、炭素層６１の上面に配置された上側絶縁層６２ａと、上側絶縁層６２ａの上面に配置された上側配線層６３ａと、炭素層６１の下面に配置された下側絶縁層６２ｂと、下側絶縁層６２ｂの下面に配置された下側配線層６３ｂとを備える。図１の断面視において、炭素層６１の左右の両端は、上側絶縁層６２ａ及び下側絶縁層６２ｂの両端よりも内側に位置し、上側配線層６３ａ及び下側配線層６３ｂの両端と略一致する。炭素層６１の平面サイズは、上側絶縁層６２ａ及び下側絶縁層６２ｂの平面サイズよりも小さく、上側配線層６３ａ及び下側配線層６３ｂの平面サイズと略同等である。

なお、炭素層６１の平面サイズは、上側配線層６３ａ及び下側配線層６３ｂの平面サイズよりも小さくてもよく、炭素層６１の両端は、上側配線層６３ａ及び下側配線層６３ｂの両端よりも内側に位置してもよい。また、炭素層６１の平面サイズは、上側配線層６３ａ及び下側配線層６３ｂの平面サイズよりも大きくてもよく、炭素層６１の両端は、上側配線層６３ａ及び下側配線層６３ｂの両端よりも外側に位置してもよい。炭素層６１の
平面サイズや厚さは、上側絶縁層６２ａ、下側絶縁層６２ｂ、上側配線層６３ａ及び下側配線層６３ｂの平面サイズや厚さに応じて適宜調整可能である。

上側絶縁層６２ａ及び下側絶縁層６２ｂは、炭素層６１全体を被覆し、炭素層６１が内部に埋設されるように一体的に設けられていてもよい。また、炭素層６１の端部を被覆するように他の絶縁層が更に設けられていてもよい。

炭素層６１の熱伝導率は、上側配線層６３ａ及び下側配線層６３ｂの熱伝導率（例えば銅の熱伝導率である約４００Ｗ／ｍＫ）よりも高い。炭素層６１としては、シート状のグラファイト（グラファイトシート）又はグラフェン（グラフェンシート）が使用可能である。グラフェンは、炭素原子が結合した１原子層のシート状の物質であり、グラファイトは、複数のグラフェンシートの積層構造からなる。グラファイト又はグラフェンは、熱伝導率に異方性を有する。グラファイト又はグラフェンを炭素層６１に用いる場合には、炭素層６１の厚さ方向（図１の上下方向）の熱伝導率（例えば約５Ｗ／ｍＫ程度）よりも、面方向（図１の左右方向）の熱伝導率（例えば約１５００Ｗ／ｍＫ程度）が高い材料を使用すれば、炭素層６１の面方向に熱を瞬時に拡散させることができる。

炭素層６１は、炭素繊維や、炭素繊維を用いた複合材料で構成されていてもよい。例えば、炭素繊維を用いた複合材料としては、炭素繊維強化プラスチック（ＣＦＲＰ）や炭素繊維強化炭素複合材料等が挙げられる。

上側絶縁層６２ａ及び下側絶縁層６２ｂは、例えばアルミナ（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等を主成分としたセラミクスや樹脂等の絶縁材料で構成されている。上側絶縁層６２ａ及び下側絶縁層６２ｂは、ポリイミド樹脂や、ガラス繊維とエポキシ樹脂との組み合わせ等からなる樹脂基板であってよい。

上側配線層６３ａ及び下側配線層６３ｂは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。図１では図示を省略するが、上側配線層６３ａ及び下側配線層６３ｂには、所定の回路パターンが形成されている。例えば、上側配線層６３ａ及び下側配線層６３ｂには、互いに同一の回路パターンが形成されていてもよい。

プリント基板６には、炭素層６１、上側絶縁層６２ａ及び下側絶縁層６２ｂを貫通する複数の貫通孔が設けられている。プリント基板６の貫通孔には、スルーホールメッキが施されている。プリント基板６の貫通孔には、複数の接続部材（フィルドビア）７ａ～７ｇがそれぞれ配置されている。

接続部材７ａ～７ｇの上端には上側配線層６３ａが接続され、接続部材７ａ～７ｇの下端には下側配線層６３ｂが接続されている。接続部材７ａ～７ｃは、半導体チップ３ａの直上の、半導体チップ３ａの上面に対向する領域に配置されている。接続部材７ｄ～７ｆは、半導体チップ３ｂの直上の、半導体チップ３ｂの上面に対向する領域に配置されている。接続部材７ｇは、導電ブロック８１の上面に対向する領域に配置されている。

接続部材７ａ～７ｇは、例えば棒状（ピン状）又は柱状であり、具体的には円柱、楕円柱、三角柱又は四角柱等の多角柱等であってもよい。接続部材７ａ～７ｇの材料としては、銅（Ｃｕ）等の導電材料が使用可能である。接続部材７ａ～７ｇは、例えば炭素層６１、上側絶縁層６２ａ及び下側絶縁層６２ｂを貫通する複数の貫通孔を銅めっきにより埋め込んだフィルドビアで構成されている。図１では７本の接続部材７ａ～７ｇが例示されているが、接続部材の本数は特に限定されない。

接続部材７ａ～７ｇは、上側配線層６３ａ及び下側配線層６３ｂに電気的に接続し、上側配線層６３ａ及び下側配線層６３ｂを互いに導通させる。半導体チップ３ａ，３ｂの動作時には、半導体チップ３ａ，３ｂで発生した熱を、インターポーザ４ａ，４ｂ、下側配線層６３ｂ及び接続部材７ａ～７ｇを介して炭素層６１及び上側配線層６３ａへ逃がすことができる。また、半導体チップ３ａ，３ｂの停止時には、プリント基板６側の熱を、接続部材７ａ～７ｇ、下側配線層６３ｂ及びインターポーザ４ａ，４ｂを介して、半導体チップ３ａ，３ｂ及び絶縁回路基板１側へ逃がすことができる。

また、接続部材７ａ～７ｇは、炭素層６１に電気的に接続している。炭素層６１が電気的に浮遊状態であると浮遊容量が付加されるが、接続部材７ａ～７ｇが炭素層６１に電気的に接続されることにより、炭素層６１を上側配線層６３ａ及び下側配線層６３ｂと同電位とすることができる。

図１に示したＢ－Ｂ方向から見た、炭素層６１及び接続部材７ａ～７ｃを通過する水平方向の断面図を図７に示す。図７では、炭素層６１の下方に位置する半導体チップ３ａ及びソース電極３１の位置を破線で模式的に示している。接続部材７ａ～７ｃ，７ｈ～ｍは、半導体チップ３ａのソース電極３１に対向する領域に配置されている。なお、図１に示した半導体チップ３ｂの上方の接続部材７ｄ～７ｆ側も、接続部材７ａ～７ｃ，７ｈ～ｍ側と同様の構成を有している。

図１に示すように、プリント基板６の最表面は保護層（レジスト）９でコーティングされている。保護層９としては、例えば耐熱性が高く硬質な熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。保護層９としては、フレキシブルプリント配線板（ＦＰＣ）等で用いられるポリイミド等からなるカバーレイ等も適用可能である。なお、保護層９は必ずしも設けなくてもよい。

絶縁回路基板１の上側導体層１２ａの上面には、プリント基板６のはんだ又は焼結材等の接合材（不図示）を介して外部接続端子２１が接合されている。また、プリント基板６の上側絶縁層６２ａの上面には、上側配線層６３ａに接するように外部接続端子２２，２３が接合されている。外部接続端子２１～２３の材料としては、例えば銅（Ｃｕ）等の導電材料が使用可能である。外部接続端子２１～２３は、封止部材１０の上面側から突出して、外部回路に接続される。外部接続端子２１～２３の配置位置や本数は特に限定されない。

例えば、外部接続端子２１は、図２に示したＰ端子を構成する。外部接続端子２１から供給された電流は、図１に示した上側導体層１２ａを介して半導体チップ３ａのドレイン電極に供給される。外部接続端子２２は、図２に示したＮ端子を構成する。図１に示した半導体チップ３ｂのソース電極の電流が、下側配線層６３ｂ、接続部材７ｄ～７ｆ、上側配線層６３ａ及び外部接続端子２２を介して、外部回路へ出力される。外部接続端子２３は、図２に示したＵ端子を構成する。図１に示した半導体チップ３ａのソース電極と半導体チップ３ｂのドレイン電極との間の出力電流は、下側配線層６３ｂ、接続部材７ａ～７ｃ，７ｇ、上側配線層６３ａ及び外部接続端子２３を介して外部回路へ出力される。

図示を省略するが、図２に示したゲート端子Ｇ１，Ｇ２を構成する外部接続端子を更に備える。ゲート端子Ｇ１，Ｇ２を構成する外部接続端子は、半導体チップ３ａ，３ｂのオン・オフを制御する制御信号を、上側配線層６３ａ及び下側配線層６３ｂを介して半導体チップ３ａ，３ｂのゲート電極へ供給する。図示を省略するが、図２に示したセンス端子Ｓ１，Ｓ２を構成する外部接続端子を更に備える。センス端子Ｓ１，Ｓ２を構成する外部接続端子は、半導体チップ３ａ，３ｂの信号（ソース側電圧）を、上側配線層６３ａ及び下側配線層６３ｂを介して外部回路へ出力する。

図１に示すように、封止部材１０は、第１実施形態に係る半導体装置の筐体を構成し、略直方体形状を有する。封止部材１０の下面から、絶縁回路基板１が露出する。封止部材１０としては、例えば耐熱性が高く硬質な熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。

第１実施形態に係る半導体装置の製造方法（組立方法）の一例としては、図１に示した絶縁回路基板１を用意し、絶縁回路基板１の上側導体層１２ａ，１２ｂ上に接合材２ａ，２ｂを介して半導体チップ３ａ，３ｂを搭載すると共に、接合材２ｃを介して導電ブロック８１を搭載する。次に、半導体チップ３ａ，３ｂ上に接合材（不図示）を介してインターポーザ４ａ，４ｂを搭載する。次に、インターポーザ４ａ，４ｂ上に接合材５ａ，５ｂを介してプリント基板６を搭載する。次に、加熱処理により、絶縁回路基板１、半導体チップ３ａ，３ｂ、導電ブロック８１、インターポーザ４ａ，４ｂ及びプリント基板６を、接合材２ａ～２ｃ，５ａ，５ｂ等により一括して接合する。

第１実施形態に係る半導体装置によれば、プリント基板６の内部に炭素層６１を設けることにより、プリント基板６に篭った熱を炭素層６１を介して拡散させることができるので、プリント基板６の放熱性（熱拡散性）を向上させることができる。よって、プリント基板６の小型化を図ることができ、ひいては半導体装置全体の小型化を図ることができる。

更に、炭素層６１が設けられず、単層の絶縁層を上側配線層６３ａ及び下側配線層６３ｂで挟んだ通常のプリント基板の場合には、半導体チップ３ａ，３ｂの高周波動作時に、上側配線層６３ａ及び下側配線層６３ｂから磁界が発生し、電流密度にムラができる近接効果により、上側配線層６３ａ及び下側配線層６３ｂの導通損失が増加する。また、上側配線層６３ａ及び下側配線層６３ｂで発生する磁界を抑制する方向に渦電流が発生し、上側配線層６３ａ及び下側配線層６３ｂの表面付近にのみ電流が流れる表皮効果により、上側配線層６３ａ及び下側配線層６３ｂの導通損失が増加する。これに対して、第１実施形態に係る半導体装置によれば、上側配線層６３ａ及び下側配線層６３ｂで発生する磁界を炭素層６１が取り込み、近接効果及び表皮効果を抑制することができるので、近接効果及び表皮効果による導通損失を低減することができる。

更に、プリント基板６の内部に接続部材７ａ～７ｆを設けて、接続部材７ａ～７ｆを半導体チップ３ａ，３ｂの上面に対向する領域に配置することにより、半導体チップ３ａ，３ｂで発生した熱を、接続部材７ａ～７ｆを介して炭素層６１及び上側配線層６３ａ側へ効率よく逃がすことができる。

（第２実施形態）
第２実施形態に係る半導体装置は、図８に示すように、絶縁回路基板１の上側導体層１２ｂ上にはんだ又は焼結材等からなる接合材２ｃを介して接続配線（バー配線）８３が配置されている点が、図１に示した第１実施形態に係る半導体装置と異なる。接続配線８３は、プリント基板６の下側配線層６３ｂ、下側絶縁層６２ｂ、炭素層６１、上側絶縁層６２ａ及び上側配線層６３ａを貫通する。

接続配線８３は、例えば板状を有し、図８の前後方向（奥行方向）に平行な互いに対向する主面を有する。図８では１つの接続配線８３を例示しているが、複数の接続配線を有していてもよい。接続配線８３は、棒状（ピン状）又は柱状であってもよく、具体的には円柱、楕円柱、三角柱又は四角柱等の多角柱等であってもよい。第２実施形態に係る半導体装置の他の構成は、図１に示した第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

第２実施形態に係る半導体装置によれば、図１に示した第１実施形態に係る半導体装置と同様の効果を奏することができる。更に、プリント基板６に篭った熱を、接続配線８３を介して絶縁回路基板１側に拡散させることができ、発熱による特性劣化を低減することができる。

（第３実施形態）
第３実施形態に係る半導体装置は、図９に示すように、絶縁回路基板１の上側導体層１２ｂ上の接続配線（８４，８５、８６）が三層構造である点が、図８に示した第２実施形態に係る半導体装置と異なる。接続配線（８４，８５、８６）は例えば板状を有し、図９の奥行方向に延伸する互いに対向する主面を有する。接続配線（８４，８５、８６）は、絶縁回路基板１の上面の法線方向に平行に互いに対向する主面を有する炭素層８４と、炭素層８４の互いに対向する主面を挟むように配置された導電層８５，８６とを備える。

炭素層８４としては、プリント基板６の炭素層６１と同様の材料が使用可能であり、例えばグラファイトシート又はグラフェンシート等が使用可能である。炭素層８４は、厚さ方向（図９の左右方向）の熱伝導率よりも、面方向（図９の上下方向）の熱伝導率が高い材料が好ましい。

導電層８５，８６は、例えば銅箔等の導体箔で構成されている。大電流通電のため、導電層８５，８６の厚さは、炭素層８４の厚さよりも厚いことが好ましい。導電層８５，８６が銅箔である場合には、導電層８５，８６の厚さは例えば３５μｍ以上程度であることが好ましい。

第３実施形態に係る半導体装置の製造時における炭素層８４と導電層８５，８６の積層方法としては、例えば炭素層８４と導電層８５，８６とを熱伝導率の高い接着剤等を用いて接着する。第３実施形態に係る半導体装置の他の構成は、第２実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

第３実施形態に係る半導体装置によれば、図１に示した第１実施形態に係る半導体装置と同様の効果を奏することができる。更に、図１に示した第１実施形態に係る半導体装置のように、断面積の小さいポスト電極８２を用いて絶縁回路基板１とプリント基板６とを接続した場合、ポスト電極８２は、半導体モジュールの定格電流に応じて複数並列に接続するのが実際的である。しかし、ポスト電極８２を複数並列に接続すると、ポスト電極８２に発生する近接効果等による損失が発生し易く、この損失も影響してプリント基板６に熱が篭り易くなる。

これに対して、第３実施形態に係る半導体装置によれば、プリント基板６に篭った熱や、高周波大電流通電時において接続配線（８４，８５、８６）に発生する表皮効果や近接効果等によるジュール発熱を、接続配線（８４，８５、８６）を介して、絶縁回路基板１側へ拡散させることができ、発熱による特性劣化を低減することができる。

（第４実施形態）
第４実施形態に係る半導体装置は、図１１に示すように、半導体チップ３ａ，３ｂとプリント基板６との間にインターポーザ４ａ，４ｂを設けない点が、図１０に示した第３実施形態に係る半導体装置と異なる。例えば、半導体チップ３ａ，３ｂの上面は、ポスト電極４ｃ，４ｄによりプリント基板６の下側配線層６３ｂに接合されている。第４実施形態に係る半導体装置の他の構成は、図１０に示した第３実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

第４実施形態に係る半導体装置によれば、半導体チップ３ａ，３ｂとプリント基板６との間にインターポーザ４ａ，４ｂを設けない場合でも、図１０に示した第３実施形態に係る半導体装置と同様と同様の効果を奏することができる。なお、図１に示した第１実施形態に係る半導体装置においても、半導体チップ３ａ，３ｂとプリント基板６との間にインターポーザ４ａ，４ｂを設けない構成であってもよい。

（第５実施形態）
第５実施形態に係る半導体装置は、図１１に示すように、パワー半導体素子１つ分の機能を有する「１イン１」と呼ばれる半導体モジュールである点が、図１に示した第１実施形態に係る半導体装置と異なる。絶縁回路基板１の上側導体層１２上には、接合材２ａを介して半導体チップ３ａが配置されている。第５実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

第５実施形態に係る半導体装置によれば、「１イン１」と呼ばれる半導体モジュールの場合でも、図１に示した第１実施形態に係る半導体装置と同様の効果を奏することができる。

（第６実施形態）
第６実施形態に係る半導体装置は、図１２に示すように、半導体チップ３ａ，３ｂをそれぞれ配置する絶縁回路基板１ａ，１ｂが互いに分離している点が、図１に示した第１実施形態に係る半導体装置と異なる。絶縁回路基板１ａは、絶縁基板１１ａと、絶縁基板１１ａの上面に配置された上側導体層１２ａと、絶縁基板１１ａの下面に配置された下側導体層１３ａとを備える。絶縁回路基板１ｂは、絶縁基板１１ｂと、絶縁基板１１ｂの上面に配置された上側導体層１２ｂと、絶縁基板１１ｂの下面に配置された下側導体層１３ｂとを備える。第６実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

第６実施形態に係る半導体装置によれば、半導体チップ３ａ，３ｂをそれぞれ配置する絶縁回路基板１ａ，１ｂが互いに分離している場合でも、図１に示した第１実施形態に係る半導体装置と同様の効果を奏することができる。

（その他の実施形態）
上記のように、本発明は第１～第６実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

例えば、第１～第６実施形態がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１，１ａ，１ｂ…絶縁回路基板
２ａ～２ｃ，５ａ，５ｂ…接合材
３ａ，３ｂ…半導体チップ
４ａ，４ｂ…インターポーザ
６…プリント基板
７ａ～７ｍ…接続部材（フィルドビア）
９…保護層（レジスト）
１０…封止部材
１１，１１ａ，１１ｂ…絶縁基板
１２，１２ａ，１２ｂ…上側導体層
１３，１３ａ，１３ｂ…下側導体層
２１～２３…外部接続端子
３１…第１主電極（ソース電極）
３２…制御電極（ゲート電極）
３３…第２主電極（ドレイン電極）
４１ａ～４１ｊ…ポスト電極（バンプ）
４２…絶縁層
４３ａ，４３ｂ…導電層
６１…炭素層
６２ａ…上側絶縁層
６２ｂ…下側絶縁層
６３ａ…上側配線層
６３ｂ…下側配線層
８１…導電ブロック
８２…ポスト電極（バンプ）
８３…接続配線（バー配線）
８４…炭素層
８５，８６…導電層

Claims (10)

1. 絶縁回路基板と、
   前記絶縁回路基板上に配置された半導体チップと、
   前記半導体チップの上方に配置され、第１炭素層と、前記第１炭素層の上面に配置された第１絶縁層と、前記第１絶縁層の上面に配置された第１配線層と、前記第１炭素層の下面に配置された第２絶縁層と、前記第２絶縁層の下面に配置された第２配線層と、前記第１炭素層、前記第１絶縁層及び前記第２絶縁層を貫通し、前記第１配線層及び前記第２配線層に接続する接続部材と、を有するプリント基板と、
   を備え、
   前記接続部材が、前記半導体チップに対向する領域に設けられていることを特徴とする半導体装置。
2. 前記第１炭素層の熱伝導率が、前記第１及び第２配線層の熱伝導率よりも高いことを特徴とする請求項１に記載の半導体装置。
3. 前記第１炭素層の面方向の熱伝導率が、前記第１炭素層の厚さ方向の熱伝導率よりも高いことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１炭素層が、グラファイト又はグラフェンからなることを特徴とする請求項１～３のいずれか１項に記載の半導体装置。
5. 前記半導体チップと前記第２配線層とを接続するインターポーザを更に備えることを特徴とする請求項１～４のいずれか１項に記載の半導体装置。
6. 前記半導体チップが、炭化珪素、窒化ガリウム及び酸化ガリウムのいずれからなることを特徴とする請求項１～５のいずれか１項に記載の半導体装置。
7. 前記絶縁回路基板の上面に配置された導電ブロックと、
   前記導電ブロックの上面と配置され、前記第２配線層に接続するポスト電極と、
   を更に備えることを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
8. 前記絶縁回路基板の上面に配置され、前記プリント基板を貫通する接続配線を更に備えることを特徴とする請求項１～７のいずれか１項に記載の半導体装置。
9. 前記接続配線が、
   前記絶縁回路基板の上面に配置され、前記絶縁回路基板の上面の法線方向に平行に互いに対向する主面を有する第２炭素層と、
   前記第２炭素層の前記互いに対向する主面にそれぞれ配置された第１及び第２導電層と、
   を備えることを特徴とする請求項８に記載の半導体装置。
10. 前記第２炭素層の面方向の熱伝導率が、前記第２炭素層の厚さ方向の熱伝導率よりも高いことを特徴とする請求項９に記載の半導体装置。

Images