JP2024019932A - 半導体装置 - Google Patents

Abstract

【課題】配線領域を確保することができる。
【解決手段】制御配線基板３０は、絶縁層と、絶縁層のおもて面に配置された制御配線層と、絶縁層の裏面に配置された金属層とを含んでいる。さらに、金属層が、主配線板２２ａのおもて面に設けられた固定穴に固定される固定突起部を含んでいる。制御ワイヤ４１ａ，４１ｂは、制御配線層と半導体チップ１０ａ～１０ｄの制御電極１１とを接続する。半導体装置では、主配線板２２ａに制御配線基板３０ａ，３０ｂを配置して、制御配線基板３０ａ，３０ｂに制御端子及びセンス端子を接続している。このため、配線板間の隙間を要せず、配線領域を確保することができ、主配線基板２０を縮小することができる。これにより、半導体装置の小型化を図ることができる。
【選択図】図２

Description

本発明は、半導体装置に関する。

半導体装置は、パワーデバイスを含み、電力変換装置として用いられる。パワーデバイスは、スイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。半導体装置は、パワーデバイスを含む複数の半導体チップと絶縁回路基板とを含む。絶縁回路基板は、絶縁板と絶縁板のおもて面に形成され、半導体チップが接合される配線板とを含んでいる。複数の半導体チップが配線板上に並列接続される。また、このような複数の半導体チップの出力電極と別の配線板とがワイヤにより電気的に接続される（例えば、特許文献１を参照）。このような半導体チップ、絶縁回路基板、ワイヤ、外部接続端子の一部がケースに収納されてケース内に封止部材が充填される（例えば、特許文献２を参照）。

なお、半導体装置では、半導体チップの制御電極に対して信号を絶縁回路基板に配置した多層構造の基板を介して印加されることが行われている（例えば、特許文献３～６を参照）。または、ピンが突出するプリント基板を半導体チップ上に配置して、制御電極にプリント基板のピンを接触させて制御電極に対する信号の印加が行われている（例えば、特許文献７を参照）。

米国特許出願公開第２０１９／０１３９８８０号明細書 特開２０２１－１５８２３２号公報 特開２００４－１１１７４８号公報 特開２００１－２９８１５２号公報 特開２０２０－０１７７４６号公報 特開２０１０－１７７７１０号公報 特開２０１４－１４６７７４号公報

ところで、半導体装置は小型化を図るためには、絶縁回路基板も小型化を要する。しかし、絶縁回路基板が小型化されると、絶縁回路基板の面積が制限されてしまう。このため、絶縁回路基板に半導体チップを配置してしまうと、絶縁回路基板に対する、電流経路となる、ワイヤ等の配線領域が制限されてしまう。

本発明は、このような点に鑑みてなされたものであり、配線領域を確保することができる半導体装置を提供することを目的とする。

本発明の一観点によれば、おもて面に制御電極を備える半導体チップと、前記半導体チップの裏面が接合される第１配線パターン層をおもて面に含む主配線基板と、絶縁層と前記絶縁層のおもて面に配置された制御配線層と前記絶縁層の裏面に配置された金属層と、を含み、前記金属層が、前記第１配線パターン層のおもて面に設けられた嵌合部に固定される制御配線基板と、前記制御配線層と前記半導体チップの前記制御電極とを接続する制御接続部材と、を含む半導体装置が提供される。

開示の技術によれば、配線領域を確保して、半導体装置の小型化を図ることができる。

第１の実施の形態の半導体装置の外観図である。 第１の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。 第１の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。 第１の実施の形態の半導体ユニットに含まれる主配線基板の平面図である。 第１の実施の形態の半導体ユニットに含まれる主配線基板の断面図である。 第１の実施の形態の半導体ユニットに含まれる制御配線基板を示す図である。 第１の実施の形態の半導体装置の機能の等価回路図である。 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。 第１の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す図である。 第２の実施の形態の半導体装置の外観図である。 第２の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。 第２の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。 第２の実施の形態の半導体ユニットに含まれる主配線基板の平面図である。 第２の実施の形態の半導体ユニットに含まれる制御配線基板を示す図である。

以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置１，１ａにおいて、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図の半導体装置１，１ａにおいて、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図の半導体装置１，１ａにおいて、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図の半導体装置１，１ａにおいて、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。

［第１の実施の形態］
第１の実施の形態の半導体装置１について、図１を用いて説明する。図１は、第１の実施の形態の半導体装置の外観図である。

半導体装置１は、ケース２とケース２を封止する封止部材４とケース２内に設けられて封止部材４から鉛直上方（＋Ｚ方向）に延伸する外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄとを含んでいる。なお、ケース２内には、後述する半導体ユニットを収納している。外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄは、ケース２内で半導体ユニットに電気的かつ機械的に接合されている。

ケース２は、平面視で、矩形状を成している。このようなケース２は、側壁２ａ～２ｄが四方を順に取り囲んでいる。ケース２の収納領域２ｅは、側壁２ａ～２ｄにより取り囲まれて画定されている。側壁２ａ～２ｄのそれぞれの高さ（＋Ｚ方向）は、収納領域２ｅに収納された半導体ユニット及び配線部材（例えば、ワイヤ）の高さよりも大きい。側壁２ａ～２ｄのそれぞれの厚さは、少なくとも、ケース２の強度が維持できる範囲であって、小型化、軽量化のため出来る限り薄いことが好ましい。側壁２ａ～２ｄの、平面視で、それぞれの接続箇所は、直角であってもよく、また、Ｒ面取りされていてもよい。

また、ケース２の側壁２ａ，２ｃには、締結部材５ａ，５ｃがそれぞれ取り付けられている。締結部材５ａ，５ｃは、例えば、金属で構成されて平板状を成し、開口孔が形成されている。締結部材５ａ，５ｃは半導体装置１を冷却装置に取り付ける際に用いられる。例えば、半導体装置１の締結部材５ａ，５ｃにねじを挿通して、当該ねじを冷却装置に螺合することで、半導体装置１は冷却装置に取り付けられる。締結部材５ａ，５ｃは、ケース２の裏面に同一平面を成して取り付けられている。締結部材５ａ，５ｃの取り付け箇所の例として、締結部材５ａは、側壁２ａの－Ｙ方向の端部であり、締結部材５ｃは、側壁２ｃの＋Ｙ方向の端部である。または、締結部材５ａ，５ｃは、側壁２ａ，２ｃの中央に取り付けられてよい。または、側壁２ａ，２ｃに対して、締結部材５ａ，５ｃをそれぞれ取り付ける場合に限らず、２つ以上取り付けてもよい。

このようなケース２は、樹脂を用いて、締結部材５ａ，５ｃを含んで射出成形により成形されてよい。このような樹脂として、例えば、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂が挙げられる。

外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄは、それぞれ、柱状を成している。柱状とは、例えば、角柱、円柱であってよい。外部端子３ａ，３ｂには、Ｐ端子及びＮ端子が接続される。制御端子３ｃには、制御信号が印加される。センス端子３ｄからは出力電流が出力される。外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄは、導電性に優れた金属を主成分として構成されている。金属は、例えば、銅あるいは銅合金が挙げられる。外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄは、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。

封止部材４は、ケース２の収納領域２ｅ内に充填されて、収納領域２ｅ内の半導体ユニット及びワイヤを封止している。封止部材４のおもて面は、ケース２の側壁２ａ～２ｄのおもて面よりも下位に位置する。封止部材４は、熱硬化性樹脂と熱硬化性樹脂に含有される充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂である。充填剤は、フィラーであり、例えば、ガラス、二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。このような封止部材４の熱硬化性樹脂の一例として、エポキシ樹脂が挙げられる。

なお、このようなケース２の裏面には放熱ベース板７（図９を参照）が設けられている。放熱ベース板７の中心部に半導体ユニットが設けられている。収納領域２ｅに半導体ユニットが収納されるようにケース２が放熱ベース板７上に設けられている。

次に、半導体ユニットについて、図２～図６を用いて説明する。図２は、第１の実施の形態の半導体装置に含まれる半導体ユニットの平面図であり、図３は、第１の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。図４は、第１の実施の形態の半導体ユニットに含まれる主配線基板の平面図であり、図５は、第１の実施の形態の半導体ユニットに含まれる主配線基板の断面図である。図６は、第１の実施の形態の半導体ユニットに含まれる制御配線基板を示す図である。なお、図３は、図２の一点鎖線Ｙ－Ｙにおける断面図である。図５は、図４の一点鎖線Ｙ－Ｙにおける断面図である。図６（Ａ）は、制御配線基板３０の＋Ｙ方向の側面図であり、図６（Ｂ）は制御配線基板３０の裏面図である。

半導体ユニット６は、半導体チップ１０ａ～１０ｄと主配線基板２０と制御配線基板３０ａ，３０ｂと、を含んでいる。なお、以下では、半導体チップ１０ａ～１０ｄを区別することがない場合には、半導体チップ１０として説明する。また、制御配線基板３０ａ，３０ｂを区別することがない場合には、制御配線基板３０として説明する。

半導体チップ１０は、パワーＭＯＳＦＥＴからなるスイッチング素子を含んでいてよい。このような半導体チップ１０は、おもて面に、制御電極１１としてゲート電極、及び、主電極である出力電極１２としてソース電極をそれぞれ備えている。制御電極１１はおもて面の側部の中央に、出力電極１２はおもて面の中央部にそれぞれ設けられている。また、半導体チップ１０は、裏面に主電極である入力電極１３（図９を参照）としてドレイン電極を備えている。このような半導体チップ１０は、炭化シリコンで構成されていてよい。

半導体チップ１０は、または、ＲＣ（Reverse Conducting）－ＩＧＢＴのスイッチング素子を含んでいてよい。ＲＣ－ＩＧＢＴは、ＩＧＢＴ及びＦＷＤ（Free Wheeling Diode）を１チップ内に構成しているものである。このような半導体チップ１０もまたおもて面に、制御電極１１としてゲート電極、及び、主電極である出力電極１２としてエミッタ電極を、裏面に主電極の入力電極１３としてコレクタ電極をそれぞれ備えている。このような半導体チップ１０はシリコンで構成されていてよい。

このような半導体チップ１０ａ～１０ｄは、後述する主配線板２２ａに対して、それぞれの制御電極１１が主配線板２２ａの±Ｙ方向に平行な中心線を向いて、２行・２列を成して設けられている。すなわち、半導体チップ１０ａ～１０ｄの出力電極１２は、それぞれ±Ｘ方向側を向いている。なお、半導体チップ１０の個数並びに配置は一例である。

主配線基板２０は、絶縁板２１と、絶縁板２１のおもて面に形成された主配線板２２ａ及び配線板２２ｂ，２２ｃと、絶縁板２１の裏面に形成された金属板２３と、を含んでいる。主配線板２２ａ及び配線板２２ｂ，２２ｃ及び金属板２３の外形は、平面視で、絶縁板２１の外形より小さく、絶縁板２１の内側に形成されている。なお、主配線板２２ａ及び配線板２２ｂ，２２ｃの形状、個数は一例である。

絶縁板２１は、平面視で矩形状を成す。また、絶縁板２１は、角部が面取りされていてもよい。例えば、Ｃ面取りあるいはＲ面取りであってよい。絶縁板２１は、外周辺である長辺２１ａ、短辺２１ｂ、長辺２１ｃ、短辺２１ｄにより四方が囲まれている。絶縁板２１は、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。

主配線板２２ａ及び配線板２２ｂ，２２ｃは、導電性に優れた金属を主成分として構成されている。金属は、例えば、銅あるいは銅合金が挙げられる。主配線板２２ａ及び配線板２２ｂ，２２ｃは、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。主配線板２２ａ及び配線板２２ｂ，２２ｃはめっき処理されることで耐食性並びに接合性が向上する。

主配線板２２ａ（第１配線パターン層）は、平面視で、矩形状を成している。主配線板２２ａは、絶縁板２１のおもて面に短辺２１ｄから短辺２１ｂに渡り、長辺２１ａ，２１ｃ側に隙間を空けて形成されている。このような主配線板２２ａのおもて面の中央部に半導体チップ１０ａ～１０ｄが２行・２列で配置されている。また、主配線板２２ａのおもて面の半導体チップ１０ａ～１０ｄの±Ｙ方向側に隙間が空いている。この隙間に制御配線基板３０ａ，３０ｂがそれぞれ設けられている。

また、主配線板２２ａは、この制御配線基板３０ａ，３０ｂが配置される領域内に固定穴２２ａ１（嵌合部）が形成されている。固定穴２２ａ１は、主配線板２２ａを貫通することなく、窪んでいる。固定穴２２ａ１は、制御配線基板３０ａ，３０ｂを固定することができればよい。ここでの固定穴２２ａ１は、制御配線基板３０ａ，３０ｂの固定突起部３３ａが嵌合することができる穴である。固定穴２２ａ１は、固定突起部３３ａの形状に対応している。この場合の固定穴２２ａ１は、円筒状に窪んでいる。また、固定穴２２ａ１は、制御配線基板３０ａ，３０ｂを固定するために、例えば、短辺２１ｂ，２１ｄに沿って２つ以上形成されることを要する。

このような主配線板２２ａの端子領域３ａ１（図２及び図４中の破線の丸印）に外部端子３ａの下端部が接合される。この接合は、例えば、はんだまたは金属焼結体の接合部材を用いてよい。端子領域３ａ１は、主配線板２２ａであればどこでもよい。但し、ここでは、端子領域３ａ１は、半導体チップ１０ａ，１０ｄ及び半導体チップ１０ｂ，１０ｃのそれぞれの間であって、長辺２１ａ，２１ｃ側にそれぞれ設定されている。

配線板２２ｂ，２２ｃ（第２配線パターン層）は、平面視で、矩形状を成している。より具体的には、配線板２２ｂ，２２ｃは、平面視で、短冊状を成している。配線板２２ｂ，２２ｃは、絶縁板２１のおもて面に主配線板２２ａの長辺２１ａ，２１ｃ側であって、短辺２１ｄから短辺２１ｂに渡り形成されている。また、配線板２２ｂ，２２ｃは、主配線板２２ａの長辺２１ａ，２１ｃ側のそれぞれの辺に対し、所定の距離で離間すると共に隣接している。

このような配線板２２ｂ，２２ｃの端子領域３ｂ１（図２及び図４中の破線の丸印）に外部端子３ｂの下端部が接合される。この接合は、例えば、はんだまたは金属焼結体の接合部材を用いてよい。端子領域３ｂ１は、配線板２２ｂ，２２ｃであればどこでもよい。但し、ここでは、端子領域３ｂ１は、配線板２２ｂ，２２ｃのおもて面であって、端子領域３ａ１に対し、所定の距離で離隔すると共に隣接して設定されている。端子領域３ａ１，３ｂ１をこのように設定することで、外部端子３ａ，３ｂが所定の距離で離隔すると共に隣接して配置されることになる。外部端子３ａ，３ｂは、後述するように、正極及び負極がそれぞれ接続される。したがって、このような配置により、外部端子３ａ，３ｂの配線長を短くすることができ、また、外部端子３ａ，３ｂの相互インダクタンスを相殺させることができ、半導体装置１全体のインダクタンスを低減することができる。

金属板２３は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。そして、耐食性並びに接合性を向上させるために、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。

このような構成を有する主配線基板２０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。主配線基板２０は接合部材を介して放熱ベース板７に接合される。主配線基板２０は、半導体チップ１０で発生した熱を主配線板２２ａと絶縁板２１と金属板２３とを介して、放熱ベース板７側に伝導させることができる。

制御配線基板３０ａ，３０ｂは、絶縁層３１と、絶縁層３１のおもて面に設けられた制御配線層３２と、絶縁層３１の裏面に設けられた金属層３３と、を含んでいる。制御配線層３２と金属層３３との外形は、平面視で、絶縁層３１の外形より小さく、絶縁層３１の内側に形成されている。

絶縁層３１は、平面視で矩形状を成す。また、絶縁層３１は、角部が面取りされていてもよい。例えば、Ｃ面取りあるいはＲ面取りであってよい。絶縁層３１は、外周辺である短辺３１ａ、長辺３１ｂ、短辺３１ｃ、長辺３１ｄにより四方が囲まれている。なお、絶縁層３１の短辺３１ａ、長辺３１ｂ、短辺３１ｃ、長辺３１ｄは、絶縁板２１の長辺２１ａ、短辺２１ｂ、長辺２１ｃ、短辺２１ｄにそれぞれ向いている。

絶縁層３１は、熱伝導性のよいセラミックスにより構成されてよい。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素、または、窒化硼素を主成分とする材料により構成されている。絶縁層３１は、または、絶縁樹脂層でもよい。絶縁樹脂層は、例えば、シート状である。このような絶縁樹脂層は、熱抵抗の小さい樹脂を主成分としてよい。この樹脂は、例えば、エポキシ樹脂、液晶ポリマー等の絶縁樹脂が挙げられる。さらに、絶縁樹脂層には、フィラーが混合されてもよい。フィラーは、熱伝導率が大きな材料を主成分とする。このような材料は、例えば、窒化硼素、酸化アルミニウム、酸化珪素である。

制御配線層３２は、絶縁層３１のおもて面に、絶縁層３１の外周部を空けて全面に形成されている。制御配線層３２は、導電性に優れた金属を主成分として構成されている。金属は、例えば、銅あるいは銅合金、アルミニウムあるいはアルミニウム合金が挙げられる。制御配線層３２は、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。制御配線層３２はめっき処理されることで耐食性並びに接合性が向上する。

このような制御配線基板３０ａ，３０ｂの制御配線層３２の端子領域３ｃ１，３ｄ１（図２中の破線の丸印）に外部端子３ａ，３ｂの下端部が接合される。この接合は、例えば、はんだまたは金属焼結体の接合部材を用いてよい。端子領域３ｃ１，３ｄ１は、制御配線層３２の長手方向の中心部に設けられている。

金属層３３は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。そして、耐食性並びに接合性を向上させるために、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。

金属層３３の裏面に固定突起部３３ａが形成されている。固定突起部３３ａは、主配線板２２ａの固定穴２２ａ１と形状及び位置が対応している。この場合の固定突起部３３ａは、例えば、円柱状を成している。これに対応して固定穴２２ａ１も円柱状の窪みである。但し、固定突起部３３ａは主配線板２２ａを貫通することがない。なお、固定突起部３３ａは円柱状に限らず、角柱状でもよい。また、固定突起部３３ａは固定穴２２ａ１に対応して２つに限らず、２つ以上であって、金属層３３の長手方向に沿って形成されてよい。

なお、固定穴２２ａ１及び固定突起部３３ａは、主配線板２２ａ及び金属層３３に限らず、金属層３３及び主配線板２２ａにそれぞれ形成してもよい。但し、固定穴２２ａ１は主配線板２２ａ及び金属層３３のうち厚い方に形成されることが望ましい。

このような構成を有する制御配線基板３０として、例えば、ＤＣＢ基板、ＡＭＢ基板、ＤＢＡ（Direct Bonding Aluminum）基板を用いることができる。主配線基板２０は接合部材を介して放熱ベース板に接合される。主配線基板２０は、半導体チップ１０で発生した熱を主配線板２２ａと絶縁板２１と金属板２３とを介して、放熱ベース板７側に伝導させることができる。

このような制御配線基板３０は、主配線板２２ａの所定の領域に設けられた固定穴２２ａ１に固定突出部３３ａが嵌り、接合部材３５を介して接合されている。接合部材３５は、はんだまたは金属焼結体であってよい。はんだは、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルト、アンチモンまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。また、金属焼結体は、銀を主成分とする金属により構成される。

制御ワイヤ４１ａ（制御接続部材）は、制御配線基板３０ａの制御配線層３２と半導体チップ１０ａ，１０ｄの制御電極１１とをそれぞれ電気的かつ機械的に接続している。制御ワイヤ４１ｂ（制御接続部材）は、制御配線基板３０ａの制御配線層３２と半導体チップ１０ｂ，１０ｃの制御電極１１とをそれぞれ電気的かつ機械的に接続している。制御ワイヤ４１ａ，４１ｂは、平行に配線されており、制御配線基板３０ａの制御配線層３２から短辺２１ｄに向かって直交方向に延伸している。

センスワイヤ４２ａ（センス接続部材）は、制御配線基板３０ｂの制御配線層３２と半導体チップ１０ａ，１０ｄの出力電極１２とをそれぞれ電気的かつ機械的に接続している。センスワイヤ４２ｂ（センス接続部材）は、制御配線基板３０ｂの制御配線層３２と半導体チップ１０ｂ，１０ｃの出力電極１２とをそれぞれ電気的かつ機械的に接続している。センスワイヤ４２ａ，４２ｂは、平行に配線されており、制御配線基板３０ｂの制御配線層３２から短辺２１ｂに向かって直交方向に延伸している。

主電流ワイヤ４３ａ，４３ｄ（主接続部材）は、半導体チップ１０ａ，１０ｄの出力電極１２と配線板２２ｂとを電気的かつ機械的に接続している。主電流ワイヤ４３ａ，４３ｄは、平行に配線されており、半導体チップ１０ａ，１０ｄの出力電極１２から長辺２１ａに向かって直交方向に延伸している。主電流ワイヤ４３ｂ，４３ｃ（主接続部材）は、半導体チップ１０ｂ，１０ｃの出力電極１２と配線板２２ｃとを電気的かつ機械的に接続している。主電流ワイヤ４３ｂ，４３ｄは、平行に配線されており、半導体チップ１０ｂ，１０ｃの出力電極１２から長辺２１ｃに向かって直交方向に延伸している。なお、主電流ワイヤ４３ａ，４３ｂ並びに主電流ワイヤ４３ｂ，４３ｃに代わり、リードフレームを用いてもよい。

このような制御ワイヤ４１ａ，４１ｂとセンスワイヤ４２ａ，４２ｂと主電流ワイヤ４３ａ～４３ｄとは、導電性に優れたアルミニウム、銅、銀の金属、または、少なくともこれらの一種を含む合金により構成されている。また、制御ワイヤ４１ａ，４１ｂ及びセンスワイヤ４２ａ，４２ｂは、接合される制御配線層３２と同種の材料であることが望ましい。これにより、高温動作時の相互拡散等で生じる変質の影響を低減することができる。

このような構成を備える半導体装置１の機能を表す等価回路図について図７を用いて説明する。図７は、第１の実施の形態の半導体装置の機能の等価回路図である。接続点Ｄは、正極に接続される。これは、接続点Ｄである外部端子３ａと主配線板２２ａを介して半導体チップ１０ａ～１０ｄの入力電極１３（ドレイン電極）に接続される。

接続点Ｓは、負極に接続される。すなわち、接続点Ｓである外部端子３ｂ（図２中長辺２１ａ側）は、半導体チップ１０ａ，１０ｄの出力電極１２（ソース電極）と主電流ワイヤ４３ａ，４３ｄと配線板２２ｂを介して接続される。さらに、接続点Ｓである外部端子３ｂ（図２中長辺２１ｃ側）は、半導体チップ１０ｂ，１０ｃの出力電極１２（ソース電極）と主電流ワイヤ４３ｂ，４３ｃと配線板２２ｃを介して接続される。

接続点Ｇは、制御信号が印加される。すなわち、接続点Ｇである制御端子３ｃと制御配線基板３０ａの制御配線層３２及び制御ワイヤ４１ａ，４１ｂを介して半導体チップ１０ａ～１０ｄの制御電極１１に接続される。

接続点Ｓ１は、センス電流（出力電流）が出力される。すなわち、接続点Ｓ１であるセンス端子３ｄが、半導体チップ１０ａ～１０ｄの出力電極１２に制御配線基板３０ｂの制御配線層３２及びセンスワイヤ４２ａ，４２ｂを介して接続される。

また、半導体ユニット６において、主配線板２２ａに制御配線基板３０ａ，３０ｂが配置されていることから、半導体ユニット６は等価回路的にキャパシタがそれぞれ含まれる。制御配線基板３０ａによるキャパシタは接続点Ｇと接続点Ｄとに接続される。制御配線基板３０ｂによるキャパシタは接続点Ｓ１と接続点Ｓとに接続される。この場合、制御配線基板３０ａ，３０ｂによるそれぞれのキャパシタの容量が異なる場合には、スパイク電圧の発生等により、スイッチング動作が乱れてしまうおそれがある。そこで、制御配線基板３０ａ，３０ｂによるそれぞれのキャパシタの容量は略等しく設定されている。制御配線基板３０ａ，３０ｂによるそれぞれのキャパシタの容量は、絶縁層３１の体積に依存する。このため、制御配線基板３０ａ，３０ｂに含まれる絶縁層３１は同じサイズのものを利用することが望ましい。

次に、このような半導体装置１の製造方法について、図２～図６並びに図８及び図９を用いて説明する。図８は、第１の実施の形態の半導体装置の製造方法を示すフローチャートである。図９は、第１の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す図である。なお、図９は、図２の一点鎖線Ｘ－Ｘの位置での断面図である。

まず、半導体装置１の構成部品を用意する用意工程を行う（ステップＳ１）。構成部品は、例えば、半導体チップ１０ａ～１０ｄ、主配線基板２０、制御配線基板３０、外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄ、ケース２、放熱ベース板７である。この他、接合部材、ワイヤといった半導体装置１の製造に必要な構成部品を用意する。

次いで、放熱ベース板７に主配線基板２０を搭載し、主配線基板２０の所定の領域に半導体チップ１０ａ～１０ｄ並びに制御配線基板３０をそれぞれ搭載する搭載工程を行う（ステップＳ２）。図９に示されるように、放熱ベース板７に主配線基板２０をはんだ板を介して搭載する。そして、主配線基板２０の主配線板２２ａに半導体チップ１０ａ～１０ｄを、例えば、はんだ板を介して搭載する。また、主配線基板２０の主配線板２２ａに制御配線基板３０を、例えば、はんだ板を介して搭載する。

次いで、放熱ベース板７に主配線基板２０を接合し、主配線基板２０の所定の領域に搭載した半導体チップ１０ａ～１０ｄ並びに制御配線基板３０をそれぞれ接合する接合工程を行う（ステップＳ３）。ステップＳ２で主配線基板２０がはんだ板を介して搭載された放熱ベース板７と、半導体チップ１０ａ～１０ｄ並びに制御配線基板３０がはんだ板を介して搭載された主配線基板２０とを加熱する。はんだ板を溶融させて、固化することで、放熱ベース板に主配線基板２０が接合し、主配線基板２０の所定の領域に搭載した半導体チップ１０ａ～１０ｄ並びに制御配線基板３０をそれぞれ接合する。

この際、制御配線基板３０の固定突起部３３ａが主配線板２２ａの固定穴２２ａ１に嵌合している。このため、制御配線基板３０の位置ずれ、傾きが防止されて、制御配線基板３０を主配線板２２ａの所定の領域に確実に接合することができる。

また、外部端子３ａ，３ｂの下端部をはんだにより主配線板２２ａの端子領域３ａ１及び配線板２２ｂ，２２ｃの端子領域３ｂ１にそれぞれ接合する。制御端子３ｃ並びにセンス端子３ｄを制御配線基板３０ａ，３０ｂの端子領域３ｃ１，３ｄ１にそれぞれ接合する。

次いで、ワイヤにより配線する配線工程を行う（ステップＳ４）。制御ワイヤ４１ａにより、制御配線基板３０ａの制御配線層３２と半導体チップ１０ａ，１０ｄの制御電極１１とをそれぞれ直接接続する。制御ワイヤ４１ｂにより、制御配線基板３０ａの制御配線層３２と半導体チップ１０ｂ，１０ｃの制御電極１１とをそれぞれ直接接続する。

センスワイヤ４２ａにより、制御配線基板３０ｂの制御配線層３２と半導体チップ１０ａ，１０ｄの出力電極１２とをそれぞれ直接接続する。センスワイヤ４２ｂにより、制御配線基板３０ｂの制御配線層３２と半導体チップ１０ｂ，１０ｃの出力電極１２とをそれぞれ直接接続する。

また、制御配線基板３０ａ，３０ｂは主配線板２２ａに対して、位置ずれ及び傾斜することなく接合されている。このため、制御ワイヤ４１ａ，４１ｂ及びセンスワイヤ４２ａ，４２ｂを制御配線基板３０ａ，３０ｂの制御配線層３２に確実に接続することができる。

主電流ワイヤ４３ａ，４３ｄにより、半導体チップ１０ａ，１０ｄの出力電極１２と配線板２２ｂとを直接接続する。主電流ワイヤ４３ｂ，４３ｃにより、半導体チップ１０ｂ，１０ｃの出力電極１２と配線板２２ｃとを直接接続する。これにより、放熱ベース板７上に、半導体ユニット６が構成される。

次いで、半導体ユニット６をケース２に収納し、封止部材４で封止する封止工程を行う（ステップＳ５）。ケース２の収納領域２ｅに半導体ユニット６が収納されるようにケース２を放熱ベース板７上に配置する。なお、ケース２の裏面と放熱ベース板７とは接着剤により接合する。半導体ユニット６が収納されている収納領域２ｅに封止部材４を充填して、収納領域２ｅ内の半導体ユニット６を封止する。この際、外部端子３ａ，３ｂ、制御端子３ｃ並びにセンス端子３ｄは封止部材４のおもて面から鉛直上方に延伸している。以上により、図１に示した半導体装置１が得られる。

半導体装置１は、おもて面に制御電極１１を備える半導体チップ１０と、主配線基板２０と、制御配線基板３０と、制御ワイヤ４１ａ，４１ｂとを含む。主配線基板２０は、半導体チップ１０の裏面が接合される主配線板２２ａをおもて面に含む。制御配線基板３０は、絶縁層３１と、絶縁層３１のおもて面に配置された制御配線層３２と、絶縁層３１の裏面に配置された金属層３３とを含んでいる。さらに、金属層３３が、主配線板２２ａのおもて面に設けられた固定穴２２ａ１に固定される固定突起部３３ａを含んでいる。制御ワイヤ４１ａ，４１ｂは、制御配線層３２と半導体チップ１０ａ～１０ｄの制御電極１１とを接続する。

仮に、制御配線基板３０が無い場合、主配線基板２０の絶縁板２１には、制御端子３ｃ及び制御ワイヤ４１ａ，４１ｂを接続するための配線板が主配線板２２ａ及び配線板２２ｂ，２２ｃに対して隙間を空けて形成される必要がある。センス端子３ｄ及びセンスワイヤ４２ａ，４２ｂについても同様に別途、配線板と共に主配線板２２ａ及び配線板２２ｂ，２２ｃに対して隙間を要する。すなわち、絶縁板２１はこの隙間分のスペースをさらに要し、小型化の妨げとなる。

他方、半導体装置１では、主配線板２２ａに制御配線基板３０ａ，３０ｂを配置して、制御配線基板３０ａ，３０ｂに制御端子３ｃ及びセンス端子３ｄを接続している。このため、配線板間の隙間を要せず、配線領域を確保することができ、主配線基板２０を縮小することができる。これにより、半導体装置１の小型化を図ることができる。

また、半導体装置１は、上記のように、制御配線基板３０を設けることで、新たに設けることなくキャパシタとしての機能を含む。このため、新たにキャパシタを設けるための領域を必要とせずに、半導体装置１の小型化を図りつつ、半導体装置１の高速動作の低減を抑制することができる。

［第２の実施の形態］
第２の実施の形態では、主配線基板２０及び制御配線基板３０のレイアウトが第１の実施の形態の場合と異なる場合を例に挙げる。第２の実施の形態の半導体装置について、図１０を用いて説明する。図１０は、第２の実施の形態の半導体装置の外観図である。

第２の実施の形態の半導体装置１ａは、外部端子３ａ，３ｂ、制御端子３ｃ、センス端子３ｄの位置並びに主配線基板２０及び制御配線基板３０の配線パターン層が第１の実施の形態の半導体装置１の場合と異なっている。半導体装置１ａは、これらの端子以外は、半導体装置１と同様の構成である。外部端子３ａ，３ｂ、制御端子３ｃ、センス端子３ｄの位置及び主配線基板２０及び制御配線基板３０の配線パターン層の詳細については後述する。

次に、半導体装置１ａに含まれる半導体ユニットについて、図１１～図１４を用いて説明する。図１１は、第２の実施の形態の半導体装置に含まれる半導体ユニットの平面図であり、図１２は、第２の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。図１３は、第２の実施の形態の半導体ユニットに含まれる主配線基板の平面図である。図１４は、第２の実施の形態の半導体ユニットに含まれる制御配線基板を示す図である。なお、図１２は、図１１の一点鎖線Ｘ－Ｘにおける断面図である。図１４（Ａ）は、制御配線基板３０ｃの平面図であり、図１４（Ｂ）は、制御配線基板３０ｃの＋Ｙ方向の側面図であり、図１４（Ｃ）は制御配線基板３０ｃの裏面図である。

半導体ユニット６ａは、半導体ユニット６と同様の半導体チップ１０ａ～１０ｄ及び主配線基板２０を含んでいる。また、半導体ユニット６ａは、半導体ユニット６と異なる制御配線基板３０ｃとを含んでいる。但し、主配線基板２０に対する半導体チップ１０ａ～１０ｄ及び制御配線基板３０ｃの配置位置が半導体装置１の場合と異なっている。

主配線基板２０の主配線板２２ａに対して、半導体チップ１０ａ～１０ｄは短辺２１ｄ側に寄って配置されている。半導体チップ１０ａ～１０ｄもまた、主配線板２２ａに対して、それぞれの制御電極１１が主配線板２２ａの±Ｙ方向に平行な中心線を向いて、２行、２列を成して設けられている。すなわち、半導体チップ１０ａ～１０ｄの出力電極１２は、それぞれ±Ｘ方向側を向いている。主配線板２２ａの半導体チップ１０ａ，１０ｂの＋Ｙ方向側に隙間が空いている。この隙間には、制御配線基板３０ｃが配置され、固定穴２２ａ１が形成されている。

主配線板２２ａ及び配線板２２ｂ，２２ｃの端子領域３ａ１，３ｂ１（図１１及び図１３中の破線の丸印）にも外部端子３ａ，３ｂの下端部が接合される。この接合もまた、例えば、はんだまたは金属焼結体の接合部材を用いてよい。端子領域３ａ１，３ｂ１もまた、主配線板２２ａ及び配線板２２ｂであればどこでもよい。但し、ここでもまた、端子領域３ａ１は、半導体チップ１０ａ，１０ｄ及び半導体チップ１０ｂ，１０ｃのそれぞれの間であって、長辺２１ａ，２１ｃ側にそれぞれ設定されている。端子領域３ｂ１は、配線板２２ｂ，２２ｃのおもて面であって、端子領域３ａ１に対向して設定されている。端子領域３ａ１，３ｂ１をこのように設定することで、外部端子３ａ，３ｂが隣接して配置されることになる。

制御配線基板３０ｃは、主配線板２２ａの平面視で半導体チップ１０ａ，１０ｄと短辺２１ｂとの隙間に設けられている。この際、制御配線基板３０ｃは、平面視で、半導体チップ１０ａ，１０ｄに対し、所定の距離で離隔すると共に隣接している。制御配線基板３０ｃもまた、絶縁層３１と、絶縁層３１のおもて面に設けられた制御配線層３２ａ，３２ｂと、絶縁層３１の裏面に設けられた金属層３３と、を含んでいる。制御配線層３２ａ，３２ｂと金属層３３との外形は、平面視で、絶縁層３１の外形より小さく、絶縁層３１の内側に形成されている。

絶縁層３１は、第１の実施の形態の絶縁層３１の（±Ｙ方向の）幅の１．５倍以上、２．５倍以下である。金属層３３もまた、第１の実施の形態の金属層３３の（±Ｙ方向の）幅の１．５倍以上、２．５倍以下である。

絶縁層３１及び金属層３３は、第１の実施の形態の絶縁層３１及び金属層３３と同様の材質を主成分としている。また、金属層３３の裏面にもまた固定突起部３３ａが形成されている。固定突起部３３ａは、主配線板２２ａの固定穴２２ａ１と形状及び位置が対応している。この場合の固定突起部３３ａは、例えば、円柱状を成している。これに対応して固定穴２２ａ１も円柱状の窪みである。但し、固定突起部３３ａは主配線板２２ａを貫通することがない。なお、固定突起部３３ａは円柱状に限らず、角柱状でもよい。また、固定突起部３３ａは２つに限らず、２つ以上であって、金属層３３の長手方向に沿って形成されてよい。

なお、固定穴２２ａ１及び固定突起部３３ａは、主配線板２２ａ及び金属層３３に限らず、金属層３３及び主配線板２２ａにそれぞれ形成してもよい。但し、固定穴２２ａ１は主配線板２２ａ及び金属層３３のうち厚い方に形成されることが望ましい。

制御配線層３２ａ，３２ｂは共に短冊状を成している。制御配線層３２ａは、絶縁層３１の－Ｙ方向側であって、短辺３１ａから短辺３１ｃに掛けて形成されている。制御配線層３２ｂは、絶縁層３１の＋Ｙ方向側であって、短辺３１ａから短辺３１ｃに掛けて形成されている。なお、本実施の形態では、制御配線基板３０ｃに含まれる制御配線層３２ｂが、平面視で、半導体チップ１０ａ，１０ｄに対し、所定の距離で離隔すると共に隣接している。また、制御配線基板３０ｃが、図１１において上下（±Ｙ方向）反対に配置される場合には、制御配線層３２ａが、平面視で、半導体チップ１０ｄ，１０ｃに対し、所定の距離で離隔すると共に隣接する。

このような制御配線層３２ａ，３２ｂの端子領域３ｃ１，３ｄ１（図１１及び図１４中の破線の丸印）に外部端子３ａ，３ｂの下端部が接合される。この接合は、例えば、はんだまたは金属焼結体の接合部材を用いてよい。端子領域３ｃ１，３ｄ１は、制御配線層３２ａ，３２ｂに設けられればよい。長手方向の中心部に設けられている。

但し、端子領域３ｃ１，３ｄ１は、制御配線層３２ａ，３２ｂのおもて面の中央部にそれぞれ設定されている。端子領域３ｃ１，３ｄ１をこのように設定することで、制御端子３ｃ及びセンス端子３ｄが隣接して配置されることになる。制御端子３ｃ及びセンス端子３ｄは、既述の通り、それぞれ制御信号が入力され、出力電流が出力される。したがって、このような配置により、制御端子３ｃ及びセンス端子３ｄの配線長を短くすることができ、また、制御端子３ｃ及びセンス端子３ｄの相互インダクタンスを相殺させることができ、半導体装置１ａ全体のインダクタンスを低減することができる。

このような構成を有する制御配線基板３０ｃもまた、例えば、ＤＣＢ基板、ＡＭＢ基板、ＤＢＡ基板を用いることができる。主配線基板２０は接合部材を介して放熱ベース板に接合される。主配線基板２０は、半導体チップ１０で発生した熱を主配線板２２ａと絶縁板２１と金属板２３とを介して、放熱ベース板側に伝導させることができる。このような制御配線基板３０ｃもまた、主配線板２２ａの所定の領域に固定突出部３３ａが固定穴２２ａ１に嵌り、既述の接合部材３５を介して接合されている。

制御ワイヤ４１ａは、制御配線基板３０ｃの制御配線層３２ｂと半導体チップ１０ａ，１０ｄの制御電極１１とをそれぞれ電気的かつ機械的に接続している。制御ワイヤ４１ｂは、制御配線基板３０ｃの制御配線層３２ｂと半導体チップ１０ｂ，１０ｃの制御電極１１とをそれぞれ電気的かつ機械的に接続している。制御ワイヤ４１ａ，４１ｂは、平行に配線されており、制御配線基板３０ｃの制御配線層３２ａから短辺２１ｄに向かって直交方向に延伸している。

センスワイヤ４２ａは、制御配線基板３０ｃの制御配線層３２ａと半導体チップ１０ａ，１０ｄの出力電極１２とをそれぞれ電気的かつ機械的に接続している。センスワイヤ４２ｂは、制御配線基板３０ｃの制御配線層３２ａと半導体チップ１０ｂ，１０ｃの出力電極１２とをそれぞれ電気的かつ機械的に接続している。センスワイヤ４２ａ，４２ｂは、平行に配線されており、制御配線基板３０ｃの制御配線層３２ａから短辺２１ｄに向かって直交方向に延伸している。

また、センスワイヤ４２ａ，４２ｂは制御ワイヤ４１ａ，４１ｂに対して近接し、また、反対方向に通電される。このため、センスワイヤ４２ａ，４２ｂは制御ワイヤ４１ａ，４１ｂに対するインダクタンスを抑制することができる。したがって、制御信号の印加による半導体チップ１０ａ，１０ｃ間、半導体チップ１０ｂ，１０ｄ間のそれぞれの応答速度の誤差を小さくすることができる。また、センスワイヤ４２ａ，４２ｂが接続されている制御配線基板３０ｂが後述するようにキャパシタとして機能する。このため、半導体チップ１０ａ，１０ｃ間、半導体チップ１０ｂ，１０ｄ間のそれぞれの出力電流の出力のタイミングの誤差を低減し、高速動作を損ねることがない。

主電流ワイヤ４３ａ，４３ｄ及び主電流ワイヤ４３ｂ，４３ｃは、第１の実施の形態と同様に、半導体チップ１０ａ，１０ｄ及び半導体チップ１０ｂ，１０ｃの出力電極１２と配線板２２ｂ，２２ｃとを電気的かつ機械的に接続している。

このような制御ワイヤ４１ａ，４１ｂとセンスワイヤ４２ａ，４２ｂと主電流ワイヤ４３ａ～４３ｄともまた、導電性に優れたアルミニウム、銅、銀の金属、または、少なくともこれらの一種を含む合金により構成されている。また、制御ワイヤ４１ａ，４１ｂ及びセンスワイヤ４２ａ，４２ｂは、接合される制御配線層３２ａ，３２ｂと同種の材料であることが望ましい。これにより、高温動作時の相互拡散等で生じる変質の影響を低減することができる。

このような半導体装置１ａもまた、図７と同様の機能を表す等価回路を含み、図８のフローチャートに沿って製造される。半導体装置１ａでは、主配線板２２ａに制御配線基板３０ｃを配置して、制御配線基板３０ｃの制御配線層３２ａ，３２ｂに制御端子３ｃ及びセンス端子３ｄを接続している。このため、配線板間の隙間を要せず、配線領域を確保することができ、主配線基板２０を縮小することができる。これにより、半導体装置１ａの小型化を図ることができる。

１，１ａ 半導体装置
２ ケース
２ａ～２ｄ 側壁
２ｅ 収納領域
３ａ，３ｂ 外部端子
３ａ１，３ｂ１，３ｃ１，３ｄ１ 端子領域
３ｃ 制御端子
３ｄ センス端子
４ 封止部材
５ａ，５ｃ 締結部材
６，６ａ 半導体ユニット
７ 放熱ベース板
１０，１０ａ～１０ｄ 半導体チップ
１１ 制御電極
１２ 出力電極
１３ 入力電極
２０ 主配線基板
２１ 絶縁板
２１ａ，２１ｃ 長辺
２１ｂ，２１ｄ 短辺
２２ａ 主配線板
２２ａ１ 固定穴
２２ｂ，２２ｃ 配線板
２３ 金属板
３０，３０ａ，３０ｂ，３０ｃ 制御配線基板
３１ 絶縁層
３１ａ，３１ｃ 短辺
３１ｂ，３１ｄ 長辺
３２，３２ａ，３２ｂ 制御配線層
３３ 金属層
３３ａ 固定突起部
３５ 接合部材
４１ａ，４１ｂ 制御ワイヤ
４２ａ，４２ｂ センスワイヤ
４３ａ～４３ｄ 主電流ワイヤ

Claims (17)

1. おもて面に制御電極を備える半導体チップと、
   前記半導体チップの裏面が接合される第１配線パターン層をおもて面に含む主配線基板と、
   絶縁層と前記絶縁層のおもて面に配置された制御配線層と、前記絶縁層の裏面に配置された金属層とを含み、前記金属層が、前記第１配線パターン層のおもて面に設けられた嵌合部に固定される制御配線基板と、
   前記制御配線層と前記半導体チップの前記制御電極とを接続する制御接続部材と、
   を含む半導体装置。
2. 前記絶縁層はセラミックスまたは樹脂を主成分として構成されている、
   請求項１に記載の半導体装置。
3. 前記制御接続部材は、ワイヤである、
   請求項１に記載の半導体装置。
4. 前記嵌合部は、前記主配線基板の前記第１配線パターン層の前記制御配線基板が配置される範囲内に設けられた、窪んだ固定穴であり、
   前記制御配線基板の前記金属層に前記固定穴に嵌る固定突起部を備える、
   請求項１に記載の半導体装置。
5. 前記半導体チップの前記おもて面に主電極を備え、
   前記半導体チップの前記主電極に主接続部材を介して電気的に接続し、前記主配線基板の前記おもて面に配置された第２配線パターン層を含む、
   請求項１に記載の半導体装置。
6. 前記主配線基板は、矩形状の絶縁板を有し、
   矩形状の前記第１配線パターン層が、前記絶縁板上に配置され、
   矩形状の前記第２配線パターン層が、前記第１配線パターン層と所定の距離で離隔すると共に隣接して前記絶縁板上に配置されている
   請求項５に記載の半導体装置。
7. 前記第２配線パターン層を複数備え、
   一方の前記第２配線パターン層が、前記第１配線パターン層の一方の辺に対し、所定の距離で離隔すると共に隣接し、
   他方の前記第２配線パターン層が、前記第１配線パターン層の前記一方の辺と対向する他方の辺に対し、所定の距離で離隔すると共に隣接する、
   請求項６に記載の半導体装置。
8. 前記半導体チップは、偶数設けられ、
   偶数の前記半導体チップは、前記第１配線パターン層上に、前記制御電極を対向して２列で配置されている、
   請求項７に記載の半導体装置。
9. 前記制御配線基板は、前記第１配線パターン層上にそれぞれ設けられた第１制御配線基板及び第２制御配線基板を含み、
   前記第１制御配線基板及び前記第２制御配線基板は、前記第２配線パターン層が設けられていない側の前記第１配線パターン層上に前記半導体チップを挟んで対向する位置に配置されている、
   請求項８に記載の半導体装置。
10. 複数の前記制御接続部材は、平行を成し、前記第１配線パターン層に２列でそれぞれ配置された前記半導体チップの列ごとに前記制御電極のそれぞれと、前記第１制御配線基板の前記制御配線層とを接続している、
    請求項９に記載の半導体装置。
11. 平行を成し、前記第１配線パターン層に２列でそれぞれ配置された前記半導体チップの列ごとの前記主電極のそれぞれと、前記第２制御配線基板の前記制御配線層とを接続し、複数の前記制御接続部材に平行を成す複数のセンス接続部材をさらに備える、
    請求項１０に記載の半導体装置。
12. 前記主接続部材は、前記制御接続部材に対して直交して延伸し、前記第２配線パターン層と、前記半導体チップの前記主電極とをそれぞれ接続する、
    請求項１１に記載の半導体装置。
13. 前記第１配線パターン層上に下端部が接続され、上端部が前記第１配線パターン層に対して鉛直上方に延伸する第１外部端子と、
    前記第２配線パターン層上に下端部が接続され、上端部が前記第２配線パターン層に対して鉛直上方に延伸する第２外部端子と、
    をさらに備え、
    前記第１外部端子と前記第２外部端子とは近接し、対向している、
    請求項１２に記載の半導体装置
14. 前記制御配線基板に含まれる前記制御配線層は、第１制御配線層及び第２制御配線層を有し、前記第１制御配線層または前記第２制御配線層のいずれかが平面視で前記半導体チップに対し、所定の距離で離隔すると共に隣接し、
    前記第１制御配線層及び前記第２制御配線層は、前記制御配線基板の前記絶縁層上に、互いに平行に設けられている、
    請求項８に記載の半導体装置。
15. 複数の前記制御接続部材は、平行を成し、前記第１配線パターン層に２列でそれぞれ配置された前記半導体チップの列ごとに前記制御電極のそれぞれと、前記制御配線基板の前記第１制御配線層とを接続している、
    請求項１４に記載の半導体装置。
16. 平行を成し、前記第１配線パターン層に２列でそれぞれ配置された前記半導体チップの列ごとの前記主電極のそれぞれと、前記制御配線基板の前記第２制御配線層とを接続し、複数の前記制御接続部材に平行を成す複数のセンス接続部材をさらに備える、
    請求項１５に記載の半導体装置。
17. 前記主接続部材は、前記制御接続部材に対して直交して延伸し、前記第２配線パターン層と、前記半導体チップの前記主電極とをそれぞれ接続する、
    請求項１６に記載の半導体装置。

Images