JPWO2022137811A5

JPWO2022137811A5 -

Info

Publication number: JPWO2022137811A5
Application number: JP2022571927A
Authority: JP
Filing date: 2021-11-01
Publication date: 2023-02-27
Anticipated expiration: 2041-11-01

Description

第１の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。第１の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。第１の実施の形態の半導体装置に含まれる半導体ユニットの別の平面図である。第１の実施の形態の半導体装置の平面図（その１）である。第１の実施の形態の半導体装置の平面図（その２）である。第１の実施の形態の半導体装置の等価回路を示す図である。参考例の半導体ユニットの平面図である。第１の実施の形態の変形例１の半導体装置の平面図である。第１の実施の形態の変形例２の半導体装置の平面図である。第１の実施の形態の変形例３の半導体装置の平面図（その１）である。第１の実施の形態の変形例３の半導体装置の平面図（その２）である。第１の実施の形態の変形例４の半導体装置の平面図（その１）である。第１の実施の形態の変形例４の半導体装置の平面図（その２）である。第１の実施の形態の変形例５の半導体装置の平面図（その１）である。第１の実施の形態の変形例５の半導体装置の平面図（その２）である。第２の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。第３の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。

以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体ユニット１０において、紙面手前（＋Ｚ方向）を向いた面を表す。同様に、「上」とは、図１の半導体ユニット１０において、紙面手前（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図１の半導体ユニット１０において、紙面奥側（－Ｚ方向）を向いた面を表す（図１では当該裏面の記載は省略）。同様に、「下」とは、図１の半導体ユニット１０において、紙面奥（－Ｚ方向）の方向を表す。「側面」とは、半導体ユニット１０において、「おもて面」または「上面」と「裏面」または「下面」とを繋ぐ面を表す。例えば、「側面」とは、図１の半導体ユニット１０において、紙面の上下（±Ｘ方向）並びに左右（±Ｙ方向）に向いた面を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。

また、セラミックス回路基板２０において、第１辺２１ａ側に入力端子領域２３ａ２が配置され、第２辺２１ｂ側に出力端子領域２３ｂ２が配置される。つまり、主電流方向Ｄ１は、入力端子領域２３ａ２から出力端子領域２３ｂ２に向けた方向である。入力端子領域２３ａ２と出力端子領域２３ｂ２とは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）から等距離に設けられている。さらに、入力端子領域２３ａ２と出力端子領域２３ｂ２とは、第１，第２辺２１ａ，２１ｂからほぼ等距離に設けられている。

また、このような回路パターン２３ｃ，２３ｆは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）に対して線対称の位置に形成されている。また、回路パターン２３ｃ，２３ｆは、セラミックス板２１の第１，第２辺２１ａ，２１ｂから等距離に形成されている。

回路パターン２３０ａは、図６における接続点Ｅ１Ｃ２を含むパターンを構成する。回路パターン２３０ａは、回路パターン２３０ｂに配置された半導体チップ１３１の入力電極と接続されたボンディングワイヤ１４０が接続される。また、回路パターン２３０ａは、半導体チップ１３０，１３１の裏面がはんだを介して接合されている。回路パターン２３０ａは、略矩形状を成しており、図７中上側にコンタクト領域２３０ａ１を含む部分が突出している。回路パターン２３０ａは、回路パターン２３０ｂと並んで配置される。

半導体装置１ｂは、図９に示されるように、図１～図５に示した半導体ユニット１０ａ，１０ｂ（Ｙ２，Ｙ３）に対して、さらに、－Ｙ方向側に半導体ユニット１０ａ（Ｙ１）を、＋Ｙ方向側に半導体ユニット１０ｂ（Ｙ４）を含んでいる。すなわち、半導体装置１ｂは、２つの半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）と２つの半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）とが一列に接続されている。なお、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）の間は、それぞれの回路パターン２３ｃ，２３ｄ，２３ｅ，２３ｆをワイヤでそれぞれ機械的、かつ、電気的に接続されている。半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）の間も同様にワイヤにより機械的、かつ、電気的に接続されている。

［変形例３］
変形例３では、図４及び図５に示した半導体ユニット１０ａ，１０ｂを縦方向（Ｘ方向）に配置させた場合について、図１０及び図１１を用いて説明する。図１０及び図１１は、第１の実施の形態の変形例３の半導体装置の平面図である。なお、図１０の半導体装置１ｃに含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細な説明については省略する。また、図１１は、図１０の半導体装置１ｃをＹ方向に複数配列させた場合を示している。また、図１０の半導体装置１ｃの半導体ユニット１０ａ，１０ｂには、便宜的に、－Ｘ方向に沿って、Ｘ１，Ｘ２を対応付けている。また、図１１の半導体装置１ｄの半導体ユニット１０ａ，１０ｂには、便宜的に、－Ｘ方向及び＋Ｙに沿って、Ｘ１１，Ｘ１２，Ｘ２１，Ｘ２２を対応付けている。

また、半導体装置１ｄでは、半導体ユニット１０ａ，１０ａ（Ｘ１１，Ｘ２１）がバスバー５０ａ，５０ｃ１により接続されている。さらに、半導体ユニット１０ｂ，１０ｂ（Ｘ１２，Ｘ２２）がバスバー５０ｂ，５０ｃ２により接続されている。

なお、図１１では、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）と半導体ユニット１０ａ，１０ｂ（Ｘ２１，Ｘ２２）とで主電流方向Ｄ１が同一方向（＋Ｘ方向）になるように配置した例を示した。この場合に限らず、主電流方向Ｄ１が反対方向になるように、（Ｘ１１，Ｘ１２）に半導体ユニット１０ａ，１０ｂを、（Ｘ２１，Ｘ２２）に半導体ユニット１０ａ，１０ｂを配置してもよい。言い換えると、（Ｘ１１，Ｘ２１）に主電流方向Ｄ１が＋Ｘ方向の半導体ユニット１０ａをそれぞれ配置し、（Ｘ２１，Ｘ２２）に主電流方向Ｄ１が－Ｘ方向の半導体ユニット１０ｂをそれぞれ配置してもよい。

［変形例４］
変形例４では、図１０に示した半導体装置１ｃにおいて、半導体ユニット１０の配置方向を異ならせた場合について、図１２及び図１３を用いて説明する。図１２及び図１３は、第１の実施の形態の変形例４の半導体装置の平面図である。なお、図１２の半導体装置１ｅ１，１ｅ２に含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細な説明については省略する。また、図１２では、バスバーの記載を省略している。また、図１２（Ａ）では、半導体ユニット１０ａ，１０ｂを、図１２（Ｂ）では、半導体ユニット１０ｂ，１０ａを－Ｘ方向に沿って配置した場合をそれぞれ示している。また、それぞれに－Ｘ方向に沿って、Ｘ１，Ｘ２を対応付けている。また、図１３の半導体装置１ｅの半導体ユニット１０ａ，１０ｂには、便宜的に、－Ｘ方向及び＋Ｙ方向に沿って、Ｘ１１，Ｘ１２，Ｘ２１，Ｘ２２を対応付けている。

半導体装置１ｅ２は、図１２（Ｂ）に示されるように、１組の半導体ユニット１０ａ，１０ｂを含んでいる。すなわち、半導体装置１ｅ２は、半導体ユニット１０ｂ，１０ａ（Ｘ１，Ｘ２）を一列に並べて配置して機械的、かつ、電気的に接続させている。半導体ユニット１０ｂ（Ｘ１）と半導体ユニット１０ａ（Ｘ２）との主電流方向Ｄ１は、反対向きである。すなわち、半導体ユニット１０ｂの主電流方向Ｄ１は、－Ｘ方向を、半導体ユニット１０ａの主電流方向Ｄ１は、＋Ｘ方向をそれぞれ向いている。

半導体ユニット１０ｂ，１０ａ（Ｘ１，Ｘ２）の間は、図１０に示した半導体ユニット１０ｂ，１０ａと同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｅ２は、半導体ユニット１０ｂ，１０ａにバスバーをそれぞれ接続することができる（例えば、図１１を参照）。

なお、半導体装置１ｅ１，１ｅ２を図１２のＹ方向に沿って、複数接続してもよい。この場合の一例である、図１３に示される半導体装置１ｅは、図１２に示した半導体装置１ｅ１，１ｅ２を＋Ｙ方向に並んで配置させている。すなわち、半導体装置１ｅは、一列目で縦方向に半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）を配置して、２列目で縦方向に、半導体ユニット１０ｂ，１０ａ（Ｘ２１，Ｘ２２）を配置している。なお、半導体装置１ｅでは、半導体ユニット１０ｂ，１０ａ（Ｘ２１，Ｘ２２）の間は、図１２（Ｂ）に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ｂ及びセンス連結ワイヤ４５ｂにより機械的、かつ、電気的に接続されている。また、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）の間は、図１２（Ａ）に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ａ及びセンス連結ワイヤ４５ａにより機械的、かつ、電気的に接続することができる。さらに、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ２１）の間は、図４に示した半導体チップ１０ａ，１０ｂと同様に連結ワイヤ４４ｂ，４４ａ及びセンス連結ワイヤ４５ｂ，４５ａにより機械的、かつ、電気的に接続されている。半導体ユニット１０ｂ，１０ａ（Ｘ１２，Ｘ２２）の間もまた、同様にワイヤでそれぞれ機械的、かつ、電気的に接続されている。

他方、半導体装置１ｇは、図１５に示されるように、半導体装置１ｆを主電流方向Ｄ１が同一方向の－Ｘ方向に向けて構成される。すなわち、半導体装置１ｇは、Ｙ方向に半導体ユニット１０ｂ，１０ｂ（Ｙ１，Ｙ２）を一列に配置して機械的、かつ、電気的に接続させている。なお、半導体ユニット１０ｂ，１０ｂ（Ｙ１，Ｙ２）の間は、図９に示した半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）と同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｇは、半導体ユニット１０ｂ，１０ｂ（Ｙ１，Ｙ２）に、図９と同様に、バスバー５０ｂが接続されている。

また、回路パターン２３ａは、略矩形状を成しており、図１７中下側に突出する突出領域２３ａ３を含んでいる。回路パターン２３ａは、セラミックス板２１の第３辺２１ｃから第４辺２１ｄに渡って形成されている。すなわち、回路パターン２３ａの（－Ｙ方向側の）端部は、セラミックス板２１の第３辺２１ｃに隣接して形成され、その間に他の回路パターンが形成されていない。回路パターン２３ａの（＋Ｙ方向側の）端部は、セラミックス板２１の第４辺２１ｄに隣接して対向して形成され、その間に他の回路パターンが形成されていない。突出領域２３ａ３の±Ｙ方向の幅は、回路パターン２３ａの±Ｙ方向の幅により狭くなっている。このため、突出領域２３ａ３の±Ｙ側の端部と、セラミックス板２１の第３，第４辺２１ｃ，２１ｄとの間には隙間が空いている。また、回路パターン２３ａは、突出領域２３ａ３に１つの入力端子領域２３ａ２が含まれている。

このような回路パターン２３ａにおいて、半導体チップ３０は、中心線（一点鎖線Ｘ－Ｘ）を含む領域に配置されている。図１７では、４つの半導体チップ３０が中心線（一点鎖線Ｘ－Ｘ）を中心として上下（±Ｘ方向）に２つずつ配置されている。また、セラミックス板２１の第３辺２１ｃと第４辺２１ｄとの中心線（一点鎖線Ｙ－Ｙ）を中心として線対称に２つずつ配置されている。それぞれの半導体チップ３０の制御電極３１は、第３辺２１ｃ及び第４辺２１ｄ側に配置されており、中心線（一点鎖線Ｙ－Ｙ）を中心として対向して配置されている。

また、このような回路パターン２３ｄ，２３ｅは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）に対して線対称の位置に形成されている。また、回路パターン２３ｄ，２３ｅは、セラミックス板２１の第１，第２辺２１ａ，２１ｂから等距離に形成されている。なお、半導体ユニット１２において、センス連結用の回路パターン２３ｅ及びゲート連結用の回路パターン２３ｆがなくてもよい。こうすることで、さらに基板面積を縮小できる。

このような半導体ユニット１２を、図４及び図５と同様に、２つの半導体ユニット１２のそれぞれの主電流方向Ｄ１が反対方向になるようにＹ方向に一列に配置して、お互いの半導体ユニットとを接続することでハーフブリッジ回路を備える半導体装置が得られる。このように、半導体ユニット１２の配置及び主電流方向Ｄ１の向きを組み合わせることで、第１の実施の形態並びにその変形例のような半導体装置が容易に得られる。

Claims

第１アーム部を構成する前記半導体ユニットと第２アーム部を構成する前記半導体ユニットとを含み、
前記第１アーム部を構成する前記半導体ユニットと前記第２アーム部を構成する前記半導体ユニットは、異なる絶縁回路基板で構成されており、
前記第１アーム部を構成する前記半導体ユニットの前記主電流方向と前記第２アーム部を構成する前記半導体ユニットの前記主電流方向とが、反対方向を向いた状態で備えられている、
請求項１乃至１６のいずれかに記載の半導体ユニットを含む半導体装置。
前記第１アーム部と前記第２アーム部とは前記第１アーム部の前記第１辺と前記第２アーム部の前記第１辺とが対向し、または、前記第１アーム部の前記第２辺と前記第２アーム部の前記第２辺とが対向して隣接している、
請求項１７に記載の半導体装置。