CN114788158A - 电子电路、半导体模块 - Google Patents

电子电路、半导体模块 Download PDF

Info

Publication number
CN114788158A
CN114788158A CN202180005459.9A CN202180005459A CN114788158A CN 114788158 A CN114788158 A CN 114788158A CN 202180005459 A CN202180005459 A CN 202180005459A CN 114788158 A CN114788158 A CN 114788158A
Authority
CN
China
Prior art keywords
diode
wiring
terminal
lead
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005459.9A
Other languages
English (en)
Inventor
奥村启树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114788158A publication Critical patent/CN114788158A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供能防止回流二极管的损坏的电子电路及半导体模块。电子电路包括：第1二极管(BD0)，其具有正向电压成为第1电压的PN结；第2二极管(SBD0)，其具有所述正向电压成为比所述第1电压要小的第2电压的肖特基结；第1布线构件(50,52,54,55)，其经由所述第1二极管在第1端子(U)和第2端子(P)之间进行连接；以及第2布线构件(50‑53)，其经由所述第2二极管在所述第1端子和第2端子之间进行连接，并具有比所述第1布线构件的电感要大的电感。

Description

电子电路、半导体模块
技术领域
本发明涉及电子电路和半导体模块。
背景技术
存在一种桥式电路，包含上臂的开关元件和下臂的开关元件，并作为驱动负载的电路(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开2020-009834号公报
发明内容
发明所要解决的技术问题
例如，当下臂的开关元件关断时，流过下臂的开关元件的电流一般经由上臂的开关元件的寄生二极管、和连接到上臂的开关元件的回流二极管来流动。
然而，在寄生二极管的正向电压比回流二极管的正向电压要大的情况下，流过负载的电流大多流过回流二极管，因此，回流二极管有时被损坏。
本发明是鉴于上述现有问题而完成的，其目的在于提供一种电子电路以及半导体模块，能防止回流二极管的损坏。
用于解决技术问题的技术手段
解决上述问题的本发明的电子电路的方式包括：第1二极管，该第1二极管具有正向电压成为第1电压的PN结；第2二极管，该第2二极管具有所述正向电压成为比所述第1电压要小的第2电压的肖特基结；第1布线构件，该第1布线构件经由所述第1二极管将第1端子和第2端子之间连接；以及第2布线构件，该第2布线构件经由所述第2二极管将所述第1端子和第2端子之间连接，并具有比所述第1布线构件的电感要大的电感。
此外，本发明的半导体模块的方式具备电子电路，该电子电路包括：第1二极管，该第1二极管具有正向电压成为第1电压的PN结；第2二极管，该第2二极管具有所述正向电压成为比所述第1电压要小的第2电压的肖特基结；第1布线构件，该第1布线构件经由所述第1二极管将第1端子和第2端子之间连接；以及第2布线构件，该第2布线构件经由所述第2二极管将所述第1端子和第2端子之间连接，并具有比所述第1布线构件的电感要大的电感。
发明效果
根据本发明，能提供可防止回流二极管的损坏的电子电路和半导体模块。
附图说明
图1是示出电子电路10的一个示例的图。
图2是用于说明流过上臂的二极管BD0、SBD0的电流的图。
图3是用于说明流过下臂的二极管BD2、SBD2的电流的图。
图4是半导体模块80的俯视示意图。
图5是用于说明半导体模块80的构造的示意图。
图6是用于说明在概念上形成于导电图案220的布线图案的图。
图7是用于说明流过半导体模块80的上臂的元件的电流的图。
图8是示出上臂的元件的等效电路的一个示例的图。
图9是用于说明流过半导体模块80的下臂的元件的电流的图。
图10是示出下臂的元件的等效电路的一个示例的图。
图11是示出调整引线的长度的实施方式的一个示例的图。
图12是示出图11的实施方式的等效电路的图。
图13是示出调整引线的截面积的实施方式的一个示例的图。
图14是示出调整引线的曲率的实施方式的一个示例的图。
图15是示出调整引线图案的实施方式的一个示例的图。
图16是用于说明导电图案240、250的厚度的示意图。
图17是示出半导体模块80的上臂的结构的一个示例的图。
图18是示出图17的实施方式的等效电路的图。
图19是示出半导体模块80的下臂的结构的一个示例的图。
图20是示出图17的实施方式的等效电路的图。
具体实施方式
相关申请的相互参照
本申请基于2020年4月21日提交的日本专利申请、日本专利特愿2020-075679要求优先权，并援引其内容。
根据本说明书及附图的记载，至少明确了以下事项。
＝＝＝＝＝本实施方式＝＝＝＝＝
<<<电子电路10的一个示例>>>
图1是示出本发明的一个实施方式即电子电路10的构成的图。电子电路10是用于驱动电机线圈等负载(未图示)的半桥电路，构成为包含NMOS晶体管(n-TypeMetal-Oxide-SemiconductorField-Effect-Transistor)M0～M3、二极管SBD0～SBD3、正极端子P、输出端子U、负极端子N、控制端子IN1、IN2。
NMOS晶体管M0是上臂的开关元件，栅极电极(控制电极)连接到上臂的控制端子IN1，源极电极连接到输出端子U，漏极电极连接到正极端子P。此外，NMOS晶体管M0包含二极管BD0，来作为寄生二极管(即、体二极管)。
NMOS晶体管M1是与NMOS晶体管M0同样的上臂的开关元件，包含二极管BD1。
NMOS晶体管M2是下臂的开关元件，栅极电极连接到下臂的控制端子IN2，源极电极连接到负极端子N，漏极电极连接到输出端子U。此外，NMOS晶体管M2包含二极管BD2，来作为寄生二极管。
NMOS晶体管M3是与NMOS晶体管M2同样的下臂的开关元件，包含二极管BD3。
这里，本实施方式中，作为开关元件使用了MOS晶体管，但并不限于此。作为开关元件，可以使用包含双极型晶体管、二极管的逆导通型的IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)即RC(ReverseConducting：逆导通)-IGBT。在RC-IGBT的情况下，内部所形成的PN结二极管可以是二极管BD0～BD3。
本实施方式的二极管BD0～BD3是PN结二极管。此外，本实施方式的NMOS晶体管M0～M3是使用宽带隙半导体即SiC(SiliconCarbide：碳化硅)来制造的元件。因此，作为体二极管的二极管BD0～BD3的正向电压Vf1(第1电压)成为基于SiC的PN结的值(例如，2.5V)。
二极管SBD0是包含金属和n型SiC的肖特基结的肖特基势垒二极管，与NMOS晶体管M0反向并联连接。此外，二极管SBD1～SBD3是与二极管SBD0同样的SiC的肖特基势垒二极管，与NMOS晶体管M1～M3分别反向并联连接。因此，二极管SBD0～SBD3作为回流二极管进行动作。另外，二极管SBD0～SBD3的正向电压Vf2(第2电压)成为基于肖特基结的值(例如，0.7V)。
此外，本实施方式中，开关元件和回流二极管使用SiC来制造，但例如也可以使用GaN(GalliumNitride：氮化镓)等其它宽带隙半导体。此外，回流二极管也可以是包含金属和Si的肖特基结的肖特基势垒二极管。
正极端子P是电源侧(或高侧)的端子，负极端子N是接地侧(或低侧)的端子，输出端子U是连接负载的端子。此外，控制端子IN1是上臂的开关元件，输入有控制NMOS晶体管M0、M1的开关的信号。控制端子IN2是下臂的开关元件，输入有控制NMOS晶体管M2、M3的开关的信号。
这样的电子电路10中，通过对上臂的开关元件和下臂的开关元件进行导通、关断来驱动负载。当电子电路10驱动负载时，如果上臂的开关元件和下臂的开关元件同时导通，则较大的贯通电流从正极端子P流向负极端子N。因此，当驱动负载时，设定上臂的开关元件和下臂的开关元件均关断的死区时间期间。在死区时间期间中，例如，电流有时从输出端子U流向正极端子P。此外，在死区时间期间中，例如，电流有时从负极端子N流向输出端子U。
<<<关于从输出端子U向正极端子P的电流>>>
图2例如是用于说明在死区时间期间中流过上臂的二极管BD0、SBD0的电流的图。另外，本实施方式中，在死区时间期间中，流过二极管BD0、SBD0的电流与流过二极管BD1、SBD1的电流相同，因此，这里仅说明流过二极管BD0、SBD0的电流。
图2中的节点x0是图1中将来自输出端子U的布线、来自NMOS晶体管MO的源极电极S1的布线和来自二极管SBD0的阳极电极A0的布线相连接的节点。此外，节点x1是将来自正极端子P的布线、来自NMOS晶体管M0的漏极电极D1的布线和来自二极管SBD0的阴极电极K0的布线相连接的节点。另外，以下将阳极电极称为阳极，将阴极电极称为阴极。
此外，这里，将输出端子U和节点x0之间的布线设为电感La的布线50，将节点x0和二极管SBD0的阳极A0之间的布线设为电感Lb的布线51。此外，将正极端子P和节点x1之间的布线设为电感Lc的布线52，将节点x1和二极管SBD0的阴极K0之间的布线设为电感Ld的布线53。另外，将NMOS晶体管M0的源极电极S1和节点x0之间的布线设为电感Li的布线54，将NMOS晶体管M0的漏极电极D1和节点x1之间的布线设为电感Lj的布线55。另外，电感La～Ld、Li、Lj是布线50～55的寄生电感。
此外，如上述那样，二极管BD0是具有基于SiC的PN结的正向电压Vf1(例如，2.5V)的体二极管，二极管SBD0是具有基于SiC的肖特基结的正向电压Vf2(例如，0.7V)的肖特基二极管。
因此，来自输出端子U的电流首先经由通过二极管SBD0的点划线所示的路径P2流向正极端子P。此时，节点x0与节点x1的电压Vx01成为以下式(1)。
Vx01＝(Lb+Ld)×di2/dt+Vf2···(1)
式(1)中，将流过路径P2的电流设为i2，将di2/dt设为流向路径P2的电流i2的时间变化。另外，电流i2的时间变化例如是由流过负载的电流、以及开关元件从导通到截止为止的时间所决定的值，例如为0.1～10A/nsec。
这里，例如，在电感Lb、Ld的值较小、电压Vx01不超过正向电压Vf1(例如，2.5V)的情况下，从输出端子U流入的电流全部在路径P2中流动。其结果是，电流i2超过二极管SBD0的额定电流，二极管SBD0有时被损坏。因此，本实施方式中，提高电感Lb、Ld的值，以使得来自输出端子U的电流不仅经由路径P2、还经由通过二极管BD0的虚线所示的路径P1而流向正极端子P。另外，电感Lb、Ld的值基于式(2)的关系来计算。
(Lb+Ld)×di2/dt+Vf2＞(Li+Lj)×di1/dt+Vf1···(2)
若对式(2)进行变形，将正向电压Vf1设为2.5V，将正向电压Vf2设为0.7V，并将di2/dt(＝di1/dt)设为10A/nsec，则得到以下式(3)所示的关系式。
((Lb+Ld)－(Li+Lj))＞(Vf1－Vf2)×dt/di2＞(2.5－0.7)×(1/10)＞0.18···(3)
其结果是，如果电感Lb、Ld的合计值比电感Li、Lj的合计值要大例如0.18nH，则电流i1、i2经由路径P1、P2流动，能防止大电流流过二极管SBD0。
由此，本实施方式中，使路径P2的布线的电感大于路径P1的布线的电感，以使得当电流从输出端子U流入时，二极管BD0导通。其结果是，能在来自输出端子U的电流中、使流过二极管SBD0的电流i2减少，因此能防止二极管SBD0的损坏。
图2中，例如，作为连接到节点x0的布线，使3根布线50、51、54模型化，但在节点x0相当于源极电极S1的情况下，可以无视布线54的电感Li，成为Li＝0。此外，例如，在节点x0相当于输出端子U的情况下，可以无视布线50的电感La，成为La＝0。因此，虽然在后面详述，但通过使用图2的电路，从而能用等效电路来表现各种半导体模块。
此外，这里，二极管BD0相当于“第1二极管”，二极管SBD0相当于“第2二极管”。此外，输出端子U相当于“第1端子，正极端子P相当于“第2端子”。此外，经由二极管BD0连接在输出端子U与正极端子P之间的布线50、52、54、55相当于“第1布线构件”，经由二极管SBD0连接在输出端子U与正极端子P之间的布线50～53相当于“第2布线构件”。
本实施方式中，将正向电压Vf1设为2.5V，将正向电压Vf2设为0.7V，但这些值是一个示例。此外，正向电压Vf1、Vf2的值、布线的电感的值根据制造偏差而变化。
此外，所需的电感值Lb、Ld的合计值根据使用的温度、电流和时间而变化。因此，至少“第2布线构件”的电感比“第1布线构件”的电感更大即可。优选为“第2布线构件”的电感比“第1布线构件”的电感大0.18nH以上。更优选为“第2布线构件”的电感比“第1布线构件”的电感大0.36nH以上。
<<关于从负极端子N向输出端子U的电流>>
图3例如是用于说明在死区时间期间中流过下臂的二极管SBD2、BD2的电流的图。另外，本实施方式中，在死区时间期间中，流过二极管BD2、SBD2的电流与流过二极管BD3、SBD3的电流相同，因此，这里仅说明流过二极管BD2、SBD2的电流。
图3中的节点x2是图1中将来自负极端子N的布线、来自NMOS晶体管M2的源极电极S2的布线和来自二极管SBD2的阳极电极A3的布线相连接的节点。此外，节点x3是将来自输出端子U的布线、来自NMOS晶体管M2的漏极电极D2的布线和来自二极管SBD2的阴极K3的布线相连接的节点。
此外，这里，将负极端子N和节点x2之间的布线设为电感Le的布线60，将节点x2和二极管SBD2的阳极A3之间的布线设为电感Lf的布线61。此外，将输出端子U和节点x3之间的布线设为电感Lg的布线62，将节点x3和二极管SBD2的阴极K3之间的布线设为电感Lh的布线63。另外，将NMOS晶体管M2的源极电极S2和节点x2之间的布线设为电感Lm的布线64，将NMOS晶体管M2的漏极电极D2和节点x3之间的布线设为电感Ln的布线65。另外，电感Le～Lh、Lm、Ln是布线60～65的寄生电感。
本实施方式中，与图2的上臂同样地，当电流从负极端子N流入时，使电感Lf、Lh的值变大，以使得经由二极管BD2的虚线所示的路径P3中流过的电流i3、和经由二极管SBD2的点划线所示的路径P4的电流i4流过。具体而言，基于上述式(3)，例如设为(Lf+Lh)-(Lm+Ln)＞0.18nH。其结果是，在电流从负极端子N流入的情况下，能防止大电流流过下臂的二极管SBD2而损坏二极管SBD2。
此外，该情况下，二极管BD2相当于“第1二极管”，二极管SBD2相当于“第2二极管”。此外，负极端子N相当于“第1端子”，输出端子U相当于“第2端子”。此外，经由二极管BD2连接在输出端子N与输出端子U之间的布线60、62、64、65相当于“第1布线构件”，经由二极管SBD2连接在负极端子N与输出端子U之间的布线60～63相当于“第2布线构件”。
＝＝＝半导体模块80的一个示例＝＝＝
图4是示出将电子电路10具体化后的半导体模块80的一个示例的俯视示意图，图5是用于说明半导体模块80的构造的示意图。另外，本实施方式中，电子电路10的多个开关元件和回流二极管以相同构造安装于半导体模块80。因此，图5中，为了方便起见，仅图示出上臂的NMOS晶体管M0和二极管SBD0。
另外，NMOS晶体管M0的栅极电极G1和源极电极S1例如形成在NMOS晶体管M0的中心轴上，但这里为了方便起见分开图示。此外，以下，在本实施方式中，“电连接”指结构E1和结构E2经由布线、接合材料(例如焊料)等相连接以使得两者导通，也简称为“连接”。此外，除了经由布线构件相连接的情况以外，“连接”还包含结构E1和结构E1经由设置在结构E1和结构E1之间的导电图案等相连接的情况。
半导体模块80是包含电子电路10的多个开关元件和回流二极管的半导体装置。图4中，开关元件是NMOS晶体管M0～M3，回流二极管是二极管SBD0～SBD3。半导体模块80构成为包含：包括导电图案210、220、230、310、320、330的层叠基板110、111；配置于导电图案220、320的开关元件和回流二极管；配置于导电图案210、220、310、320、330的端子；以及与开关元件、回流二极管和导电图案电连接的接合线。另外，可以构成为包含基板100。
端子例如具有棱柱形状，一端与导电图案接合，另一端从半导体模块80延伸，并电连接到未图示的外部设备。端子例如由铜、铝或包含它们的合金构成。
接合线由铜、铝、金或包含它们的合金构成。此外，作为布线构件，也能使用接合线以外的构件。例如，可以使用引线框来作为布线构件。
基板100具有上表面接合有绝缘电路基板的平滑的接合面，例如具有俯视矩形形状。基板100例如是由铝、铜或包含它们的合金所形成的金属板。基板100如图5所示，经由焊料等接合材料101安装有层叠基板110。另外，层叠基板111也以与层叠基板110同样的结构安装在与层叠基板110相同的基板100上。
<<上臂侧的层叠基板110>>
层叠基板110包含绝缘板200、以及形成在绝缘板200的表面(上侧)的导电图案210、220、230。绝缘板200例如由陶瓷或树脂构成。导电图案210、220、230例如由铜、铝或包含它们的合金构成。层叠基板110还可以在绝缘板200的背面(下侧)具备散热板201。这样构成的绝缘电路基板例如由DCB(DirectCopperBonding：直接铜键合)基板、AMB(ActiveMetalBrazing：活性金属钎焊)基板形成。本实施方式中，层叠基板110是安装有上臂的元件的DBC(DirectBondedCopper：直接铜键合)基板。
<<导电图案210>>
导电图案210安装有输入用于控制上臂的开关元件的信号的控制端子IN1。这里，如图5所示，导电图案210经由接合材料252(例如焊料)安装有控制端子IN1。导电图案210经由接合线(以下简称为引线)与NMOS晶体管M0的栅极电极G1连接，并经由引线与NMOS晶体管M1的栅极电极连接。
另外，本实施方式中，在上臂中，NMOS晶体管M1和二极管SBD1、输出端子U、正极端子P以及控制端子IN1之间的连接关系与NMOS晶体管M0和二极管SBD0、输出端子U、正极端子P以及控制端子IN1之间的连接关系相同。因此，这里，以NMOS晶体管M0和二极管SBD0为中心来说明。
<<导电图案220>>
导电图案220安装有电源侧的正极端子P、NMOS晶体管M0、M1以及二极管SBD0、SBD1。这里，如图5所示，导电图案220经由接合材料250(例如焊料)安装有形成在NMOS晶体管M0的背面的漏极电极D1。本实施方式中，二极管BD0的阴极K1与漏极电极D1共通，其结果是，二极管BD0的阴极K1也最终连接到导电图案220。
此外，导电图案220经由接合材料251安装有二极管SBD0的阴极K0。此外，导电图案220经由接合材料安装有正极端子P。
这里，形成在二极管SBD0的表面的阳极A0与形成在NMOS晶体管M0的表面的源极电极S1经由引线W1电连接。二极管BD0的阳极A1与源极电极S1共通，其结果是，二极管BD0的阳极A1与二极管SBD0的阳极A0最终经由引线W1相连接。
图6是用于说明概念上在导电图案220中产生的布线图案的图。导电图案220中，例如，来自二极管BD0的阴极K1的电流沿着阴极K1与正极端子P之间的路径P10流动。此外，来自二极管SBD0的阴极K0的电流沿着阴极K0与正极端子P之间的路径P11流动。因此，在导电图案220中，产生与路径P10、P11分别对应的布线图案。
以下，本实施方式中，将对应于路径P10的布线图案设为布线图案C10，将对应于路径P11的布线图案设为布线图案C11。路径P11比路径P10要长，因此，布线图案C11比布线图案C10要长。因此，布线图案C11的电感比布线图案C10的电感要大。
另外，NMOS晶体管M1和二极管SBD1与NMOS晶体管M0和二极管SBD0同样地也安装于导电图案220，因此，这里省略详细说明。此外，这里将“布线图案”设为概念上在导电性图案的一部分中形成的布线，但可以是实际上形成图案的布线。
<<导电图案230>>
图4的导电图案230是与输出端子U电连接的图案。更具体而言，是安装有引线的图案，该引线来自安装有输出端子U的导电图案320(后述)。导电图案230经由引线W0与NMOS晶体管M0的源极电极S1和二极管BD0的阳极A1相连接。来自源极电极S1的引线W1与二极管SBD0的阳极A0相连接。
<<下臂侧的层叠基板111>>
层叠基板111是安装有下臂的元件的DBC基板。层叠基板111为与层叠基板110同样的结构，因此省略详细的说明，但在层叠基板111上的绝缘板300的表面形成有导电图案310、320、330。
<<导电图案310>>
导电图案310安装有输入用于控制下臂的开关元件的信号的控制端子IN2。导电图案310经由接合材料(例如焊料)安装有控制端子IN2。导电图案310经由引线与NMOS晶体管M2的栅极电极G2连接，并经由引线与NMOS晶体管M3的栅极电极连接。
另外，在下臂中，NMOS晶体管M2和二极管SBD2、输出端子U、负极端子N以及控制端子IN2之间的连接关系与NMOS晶体管M3和二极管SBD3、输出端子U、负极端子N以及控制端子IN2之间的连接关系相同。因此，这里，以NMOS晶体管M2和二极管SBD2为中心来说明。
<<导电图案320>>
导电图案320安装有连接了负载的输出端子U、NMOS晶体管M2、M3以及二极管SBD2、SBD3。另外，这些元件和导电图案320的连接关系与图5中所说明的NMOS晶体管M0和二极管SBD0以及导电图案220之间的连接关系相同。
具体而言，NMOS晶体管M2的背面侧的漏极电极D2和与漏极电极D2共通的阴极K2经由接合材料连接到导电图案320。此外，形成在二极管SBD2的背面的阴极K3经由接合材料连接到导电图案320。此外，导电图案320经由接合材料安装有输出端子U。
这里，形成在二极管SBD2的表面的阳极A3与形成在NMOS晶体管M2的表面的源极电极S2经由引线W3电连接。二极管BD2的阳极A2与源极电极S2共通，其结果是，二极管SBD2的阳极A3与二极管BD2的阳极A2最终经由引线W3连接。
另外，此时，从二极管SBD2的阴极K3到输出端子U的距离比从二极管BD2的阴极K2到输出端子U的距离要长。因此，从输出端子U到二极管SBD2的布线图案的电感比从输出端子U到二极管BD2的布线图案的电感要大。这里，从输出端子U到二极管SBD2的阴极K3的“距离(或路径)”例如由阴极K3的电极的中心和输出端子U的中心来确定。
另外，NMOS晶体管M3和二极管SBD3以与NMOS晶体管M2和二极管SBD2同样的结构连接到导电图案320，因此，这里省略详细说明。
<<导电图案330>>
导电图案330安装有接地侧的负极端子N。导电图案330经由接合材料(例如焊料)安装有负极端子N。导电图案330经由引线W2与NMOS晶体管M2的源极电极S2连接，并经由引线与NMOS晶体管M3的源极电极连接。
<<关于从输出端子U向正极端子P的电流>>
这里，在半导体模块80中，关于从输出端子U向正极端子P的电流，参照图7和图8来说明。来自输出端子U的电流经由导电图案320、连接到导电图案320和导电图案230的引线、导电图案230以及引线W0流向NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)。此外，来自引线W0的电流经由引线W1提供给二极管SBD0的阳极A0。
这里，从输出端子U到NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)的布线可以等效地表现为图8的布线50。此外，从源极电极S1到二极管SBD0的阳极A0的引线W1可以等效地表现为布线51。另外，在图8和图2中，带有相同标号的结构是相同的。
提供给二极管BD0的阳极A1的电流经由背面的阴极K1、图6的布线图案C10流向正极端子P。此外，提供给二极管SBD0的阳极A0的电流经由背面的阴极K0、图6的布线图案C11流向正极端子P。这里，从阴极K1到正极端子P的布线图案C10能等效地表现为图8的布线55，从阴极K0到正极端子P的布线图案C11能等效地表现为布线53。
本实施方式中，使图8的路径P2的布线的电感增大，以满足式(3)的条件。具体而言，例如使电感Lb、Ld增大，以使得路径P2的电感(La+Lb+Ld)与路径P1的电感(La+Lj)之差增大到0.18nH以上。
其结果是，来自输出端子U的电流中、提供给NMOS晶体管M0的表面的源极电极S1(二极管BD0的阳极A1)的电流i1从二极管BD0的表面的阳极A1经由二极管BD0流向背面的阴极K1，之后经由导电图案220中的布线图案C10流向正极端子P。此外，提供给二极管SBD0的表面的阳极A0的电流i2从二极管SBD0的表面的阳极A0经由二极管SBD0流向背面的阴极K0，之后经由导电图案220中的布线图案C11流向正极端子P。
由此，本实施方式中，即使大电流从输出端子U流入，电流也能流过二极管BD0、SBD0双方，因此，能防止二极管SBD0被损坏。另外，半导体模块80中，设置于路径P1的布线图案(例如，引线W0、导电图案220中的布线图案C10)相当于“第1布线图案”，设置于路径P2的布线图案(例如，引线W0、W1、导电图案220中的布线图案C11)相当于“第2布线图案”。
<<关于从负极端子N向输出端子U的电流>>
接着，在半导体模块80中，关于从负极端子N向输出端子U的电流，参照图9和图10来说明。来自负极端子N的电流经由导电图案330、引线W2流向NMOS晶体管M2的源极电极S2(二极管BD2的阳极A2)。此外，来自引线W2的电流经由引线W3提供给二极管SBD2的阳极A3。
这里，连接负极端子N和NMOS晶体管M2的源极电极S2(二极管BD2的阳极A2)的引线W2可以等效地表现为图10的布线60。连接NMOS晶体管M2的源极电极S2和二极管SBD2的阳极A3的引线W3可以等效地表现为图10的布线61。此外，与图6同样地，从阴极K2到输出端子U的布线图案能等效地表现为布线65，从阴极K3到输出端子U的布线图案能等效地表现为布线63。
本实施方式中，使路径P4的布线的电感增大，以满足式(3)的条件。具体而言，例如使电感Lf、Lh增大，以使得路径P4的电感(Le+Lf+Lh)与路径P3的电感(Le+Ln)之差增大到0.18nH以上。
因此，来自负极端子N的电流中、提供给NMOS晶体管M2的表面的源极电极S2(二极管BD2的阳极A2)的电流i3从二极管BD2的表面的阳极A2经由二极管BD2流向背面的阴极K2，之后经由导电图案320中的布线图案(未图示)流向输出端子U。此外，提供给二极管SBD2的表面的阳极A3的电流i4从二极管SBD2的表面的阳极A3经由二极管SBD2流向背面的阴极K3，之后经由导电图案320中的布线图案(未图示)流向输出端子U。
其结果是，本实施方式中，即使大电流从负极端子N流入，电流也能流过二极管BD2、SBD2双方，因此，能防止二极管SBD2被损坏。
＝＝＝其它实施方式＝＝＝
这里，例如，为了防止上臂的二极管SBD0因电流而损坏，使图2的布线51的电感Lb或布线53的电感Ld的至少任一方增大即可。
<<布线51由引线来实现的情况>>
在布线51由引线来实现的情况下，可以通过增加引线的长度、减小引线的截面积、或增大引线的曲率，来使电感Lb增加。
<<调整引线的长度>>
图11是用于说明调整引线的长度的实施方式的图。图11中，带有和图4相同的标号的结构是相同的。因此，这里，以到NMOS晶体管M0的引线W10和到二极管SBD0的引线W11为中心来进行说明。另外，图11中，在导电图案220中，二极管SBD0安装在远离NMOS晶体管M0的位置。
引线W10将电连接到输出端子U的导电图案230、与NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)连接。
引线W11是比引线W10要长的引线，并连接导电图案230与二极管SBD0的阳极A0。另外，引线W10和引线W11中，长度以外的项目(例如，引线的截面积、引线的曲率)相同，因此，引线W11的电感变得比引线W10的电感要大。
图12是用等效电路示出图11的结构的图。这里，包含连接输出端子U和NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)的导电图案230和引线W10在内的布线可以等效地表现为布线54。此外，连接输出端子U和二极管SBDO的阳极A0的引线W11可以等效地表现为布线51。此外，二极管BD0的阴极K1和到正极端子P为止的布线图案可以等效地表现为布线55，二极管SBD0的阴极K0和到正极端子P为止的布线图案可以等效地表现为布线53。
本实施方式中，使路径P2的电感(Lb+Ld)大于路径P1的电感(Li+Lj)，并延长引线W11的长度，以满足例如式(3)。其结果是，即使在大电流从输出端子U流入的情况下，也能防止二极管SBD0的损坏。此外，这里，引线W10相当于“第1引线”，引线W11相当于“第2引线”。
<<调整引线的截面积>>
图13是用于说明调整引线的截面积的实施方式的图。图13中，带有和图4相同的标号的结构是相同的。因此，这里，以到NMOS晶体管M0的引线W20和到二极管SBD0的引线W21为中心来进行说明。
引线W20是截面积比引线W21要大(即、粗细更粗)的引线，并将连接到输出端子U的导电图案230、NMOS晶体管M0的源极电极S1和二极管BD0的阳极A1相连接。例如，引线W20的直径为400μm，引线W21的直径为250μm。
引线W21连接导电图案230与二极管SBD0的阳极A0。另外，引线W20和引线W21中，截面积以外的项目(例如，引线的长度、引线的曲率)相同，因此，引线W21的电感变得比引线W20的电感要大。
图13的输出端子U和正极端子P之间的连接关系与图11的输出端子U和正极端子P之间的连接关系相同，因此，这样的图13的实施方式的等效电路也成为图12。如果减小引线W21的截面积，则电感Lb变大，因此，能防止二极管SBD0的损坏。
另外，这里，使引线W20的根数(4根)与引线W21的根数(4根)一致，并使用截面积较小的引线W21，但并不限于此。例如，即使使用截面积相等的引线W20、W21，并将引线W21的根数设为比引线W20的根数要少，也能得到与本实施方式同样的效果。此外，这里，引线W20相当于“第1引线”，引线W21相当于“第2引线”。
<<调整引线的曲率>>
图14是用于说明调整引线的曲率的实施方式的图。图14中，带有和图4相同的标号的结构是相同的。因此，这里，以到NMOS晶体管M0的引线W30和到二极管SBD0的引线W31为中心来进行说明。
引线W30将连接到输出端子U的导电图案230、NMOS晶体管M0的源极电极S1和二极管BD0的阳极A1连接。
引线W31是曲率比引线W30要大的引线，并连接导电图案230与二极管SBD0的阳极A0。如果引线W31的曲率(弯曲程度)变大，则引线W31的长度也变长。这里，引线W30和引线W31中，例如引线的截面积相同，因此，引线W31的电感变得比引线W30的电感要大。
图14的输出端子U和正极端子P之间的连接关系与图11的输出端子U和正极端子P之间的连接关系相同，因此，这样的图14的实施方式的等效电路也成为图12。例如，如果使引线W31的曲率变大，则电感Lb变大，因此，能防止二极管SBD0的损坏。此外，这里，引线W30相当于“第1引线”，引线W31相当于“第2引线”。
<<布线53由布线图案来实现的情况>>
接着，对图2的布线53由布线图案来实现的情况进行说明。这里，在布线53由布线图案来实现的情况下，例如，通过使布线图案的长度变长、使布线图案的厚度变薄或使布线图案的宽度变窄，从而能使电感Ld变大。另外，通过使布线图案变长来增大电感Ld，这在图6中进行了说明。因此，这里，对剩余的2个方法进行说明。
<<调整布线图案的厚度和宽度>>
图15和图16是用于说明调整布线图案的厚度和宽度的实施方式的图。图15和图16中，附加有与图4和图5相同的标号的结构是相同的。因此，这里，对导电图案270、280、引线W40～W42进行说明。
导电图案270安装有电源侧的正极端子P，并安装有NMOS晶体管M0。
导电图案28是比导电图案270要薄、并安装有二极管SBD0的图案。此外，导电图案280中，安装有二极管SBD0的区域、与连接有引线W40的区域之间的区域的宽度Wx变窄。另外，导电图案270和导电图案280通过引线W40连接。
引线W41将电连接到输出端子U的导电图案230与NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)连接。
引线W42将NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)与二极管SBD0的阳极A0连接。
这里，来自与输出端子U电连接的导电图案230的电流经由引线W41流过源极电极S1(阳极A1)。来自源极电极S1的电流经由引线W42流过阳极A0。来自阳极A1的电流经由二极管BD0、背面侧的阴极K1和导电图案270中的布线图案C21流向正极端子P。此外，来自阳极A0的电流经由二极管SBD0、背面侧的阴极K2、布线图案C20、引线W40和导电图案270流向正极端子P。因此，图15的实施方式与图4的实施方式同样地能用图8所示的等效电路来表现。
本实施方式中，形成有路径P20的导电图案280比导电图案270要薄，路径P20的宽度Wx也变窄。因此，概念上形成于路径P20的布线图案C20的电感比概念上形成于路径P21的布线图案C21的电感要大。因此，通过使用电感较大的布线图案C20，从而能使图8的布线53的电感Ld变大。其结果是，通过使用图15、16所示的结构，从而能防止二极管SBD0的损坏。
<<半导体模块的一部分的其它结构例>>
图17是示出半导体模块的上臂的元件的结构的图。图17中，带有图4中相同的标号的结构是相同的。因此，这里，以导电图案290、291、引线W50、W51为中心进行说明。
导电图案290是安装有输出端子U的图案，引线W50将导电图案290与NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)连接。
导电图案291是安装有正极端子P、NMOS晶体管M0、二极管SBD0的图案。引线W51将NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)与二极管SBD0的阳极A0连接。
图18是用等效电路示出图17的结构的图。这里，包含连接输出端子U和NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)的导电图案290以及引线W50在内的布线可以等效地表现为布线50。此外，将NMOS晶体管M0的源极电极S1(二极管BD0的阳极A1)与二极管SBD0的阳极A0连接的引线51可以等效地表现为布线51。并且，二极管SBD0的阴极K0与到二极管BD0的阴极K1为止的布线图案可以等效地表现为布线53，二极管SBD0的阴极K1与到正极端子P为止的布线图案可以等效地表现为布线52。
该实施方式中，路径P2的电感(La+Lb+Lc+Ld)必然比路径P1的电感(La+Lc)要大。本实施方式中，例如使引线W51的长度变长，以使得例如Lb+Ld＞0.18nH的关系得到满足。其结果是，即使在大电流从输出端子U流入的情况下，也能防止二极管SBD0的损坏。此外，这里，引线W50相当于“第1引线”，引线W50和引线W51相当于“第2引线”。
图19是示出半导体模块的下臂的元件的结构的图。图19中，带有图4中相同的标号的结构是相同的。因此，这里，以导电图案340、341、引线W60、W61为中心进行说明。
导电图案340是安装有负极端子N的图案，引线W60将导电图案340与NMOS晶体管M2的源极电极S2(二极管BD2的阳极A2)连接。此外，引线W61连接导电图案340与二极管SBD2的阳极A3。
导电图案341是安装有输出端子U、NMOS晶体管M2、二极管SBD2的图案。
图20是用等效电路示出图19的结构的图。这里，概念上从负极端子N到导电图案340中的位置O处形成的布线图案可以等效地表现为布线60。另外，位置O是在导电图案340中将来自负极端子N的电流概念上分流到NMOS晶体管M2和二极管SBD2的位置，相当于节点x2。
包含从位置O到NMOS晶体管M2的源极电极S2(二极管BD2的阳极A2)为止的布线图案和引线W60在内的布线可以等效地表现为布线64。包含从位置O到二极管SBD2的阳极A3为止的布线图案和引线W61在内的布线可以等效地表现为布线61。并且，二极管SBD2的阴极K3与到二极管BD2的阴极K2为止的布线图案可以等效地表现为布线63，二极管BD2的阴极K2与到输出端子U为止的布线图案可以等效地表现为布线62。
该实施方式中，例如使引线W61的长度变长，以使得路径P4的电感(Le+Lf+Lg+Lh)大于路径P3的电感(Le+Lm+Lg)。其结果是，即使在大电流从负极端子N流入的情况下，也能防止二极管SBD2的损坏。另外，本实施方式中，也优选为(Lf+Lh)-Lm＞0.18nH，更优选为(Lf+Lh)-Lm＞0.36nH。由此，通过使(Lf+Lh)进一步增大，从而例如在引线W60的电感、元件的特性存在偏差的情况下，也能使流过二极管SBD2的电流进一步减小。
＝＝＝总结＝＝＝
以上，对本实施方式的电子电路10和半导体模块80进行了说明。如图2所例示的那样，电子电路10中的路径P2的电感比路径P1的电感要大。因此，来自输出端子U的电流除了路径P2的二极管SBD0以外也流过路径P1的二极管BD0。因此，电子电路10中，能防止大电流流过作为回流二极管的二极管SBD0而发生损坏。
此外，作为开关元件，可以使用一般的双极型晶体管。即使将具有PN结的PN二极管和具有肖特基结的肖特基二极管作为回流二极管连接到双极型晶体管，也能得到与本实施方式同样的效果。其中，本实施方式中，作为开关元件，使用了NMOS晶体管M0。因此，能将NMOS晶体管M0的寄生二极管(体二极管)作为回流二极管来使用，而不另外设置PN二极管。
此外，NMOS晶体管M0和具有肖特基结的二极管SBD0是使用了宽带隙半导体的元件。因此，本实施方式中，能提高电子电路10的耐压，并使驱动负载时的损耗减小。
此外，具有肖特基结的二极管SBD0反向并联连接到NMOS晶体管M0，以使得当NMOS晶体管M0截止时能作为回流二极管进行动作。
此外，半导体模块80是包含电子电路10的装置，该电子电路10中，经由SBD0的路径P2的电感比经由NMOS晶体管M0的路径P1的电感要大。因此，在使用这样的半导体模块80的情况下，能保护具有肖特基结的二极管SBD0不受大电流的影响。
此外，如图4所示，在半导体模块80中，来自导电图案230的引线W0连接到具有PN结的二极管BD0，来自二极管BD0的引线W1连接到具有肖特基结的二极管SBD0。因此，能使从导电图案230到二极管SBD0为止的电感比从导电图案230到二极管BD0为止的电感要大。
此外，如图7所示，可以使用比引线W10要长的引线W11，将导电图案230与二极管SBD0连接。该情况下，也能使从导电图案230到二极管SBD0为止的电感比从导电图案230到二极管BD0为止的电感要大。
此外，如图8所示，可以使用截面积比引线W20要小的引线W21，将导电图案230与二极管SBD0连接。该情况下，也能使从导电图案230到二极管SBD0为止的电感比从导电图案230到二极管BD0为止的电感要大。
此外，如图9所示，可以使用曲率比引线W30要大的引线W31，将导电图案230与二极管SBD0连接。该情况下，也能使从导电图案230到二极管SBD0为止的电感比从导电图案230到二极管BD0为止的电感要大。
此外，在半导体模块80中，沿着半导体模块80的长边方向(规定方向)，依次配置有U端子(或连接到U端子的导电图案230)、NMOS晶体管M0、二极管SBD0。即，在U端子与二极管SBD0之间设有NMOS晶体管M0。假如沿着长边方向依次配置U端子、二极管SBD0、NMOS晶体管M0，则一般情况下，输出端子U与二极管SBD0的布线的电感小于U端子与二极管BD0的布线的电感。然而，通过按本实施方式的顺序配置各元件等，从而能使U端子与二极管SBD0的布线的电感比U端子与作为寄生元件的二极管BD0的布线的电感要大。
此外，半导体模块80中，在连接U端子和二极管SBD0的引线(例如，引线W0、W1)中，引线W0作为连接U端子和二极管BD0的引线来使用。该情况下，连接U端子和二极管SBD0的引线的电感必定比连接U端子和二极管BD0的引线的电感要大。另外，在半导体模块80中，引线W0、W1相当于“第2引线”，引线W0相当于“第1引线”。
此外，例如，为了使路径P2的电感增大，可以使布线图案的电感而非引线的电感增大。该情况下，也能保护二极管SBD0。
此外，如图6所示，在路径P2包含比布线图案C10要长的布线图案C11的情况下，能使路径P2的电感增大。另外，布线图案C10相当于“第1布线图案”，布线图案C11相当于“第2布线图案”。
此外，例如，如图11所示，可以是概念上形成的布线图案C20的厚度比布线图案C21的厚度要薄。该情况下，也能使路径P2的电感增大。
此外，例如，如图10所示，即使使布线图案C20的宽度Wx变窄，也能增大路径P2的电感。
此外，如图6所示，布线图案C10基于导电图案220中的正极端子P与到二极管BD0为止的距离来确定，布线图案C11基于导电图案220中的正极端子P与到二极管BD0为止的距离来确定。
此外，在半导体模块80中，在安装有控制端子IN1的导电图案210与电连接到输出端子U的导电图案230之间，设有安装了正极P端子的导电图案220。另外，导电图案220相当于“第1导电图案”，导电图案230相当于“第2导电图案”，导电图案210相当于“第3导电图案”。
上述实施方式是为了便于理解本发明，而不是为了限定地解释本发明。另外，本发明可以在不脱离其主旨的情况下进行变更或改进，并且本发明当然包含其等价物。
标号说明
10 电子电路
50～55、60～65 布线
80 半导体模块
100 基板
101、250、251、252 接合材料
110、111 层叠基板
200 绝缘板
201 散热板
210、220、230、270、280、290、291、310、320、330、340、341 导电图案
M0～M3NMOS 晶体管
BD0～BD3、SBD0～SBD3 二极管
G1、G2 栅极电极
S1、S2 源极电极
D1、D2 漏极电极
K0～K3 阴极电极
A0～A3 阳极电极
La～Lj、Lm、Ln 电感
C10、C11 布线图案
P1～P4、P20、P21 路径
W0～W3、W10、W11、W20、W21、W30、W31、W40～W42、W50、W51、W60、W61 引线
O 位置
P 正极端子
U 输出端子
N 负极端子
IN1、IN2 控制端子。
权利要求书(按照条约第19条的修改)
1.一种电子电路，其特征在于，包括：
第1二极管，该第1二极管具有正向电压成为第1电压的PN结；
第2二极管，该第2二极管具有所述正向电压成为比所述第1电压要小的第2电压的肖特基结；
第1布线构件，该第1布线构件经由所述第1二极管将第1端子和第2端子之间连接；以及
第2布线构件，该第2布线构件经由所述第2二极管将所述第1端子和第2端子之间连接，并具有比所述第1布线构件的电感要大的电感。
2.如权利要求1所述的电子电路，其特征在于，
所述第1二极管是包含于开关元件的寄生二极管。
3.如权利要求2所述的电子电路，其特征在于，
所述开关元件和第2二极管是使用了宽带隙半导体的元件。
4.如权利要求2或3所述的电子电路，其特征在于，
所述第2二极管反向并联连接到所述开关元件。
5.(修改后).如权利要求1至4中任一项所述的电子电路，其特征在于，
将从所述第1端子经由所述第1布线构件到所述第2端子为止设为第1路径，将从所述第1端子经由所述第2布线构件到所述第2端子为止设为第2路径，
在该情况下，所述第2布线构件的电感与所述第1布线构件的电感之差比所述第1电压和第2电压之差、与所述第1路径或所述第2路径的电流的时间变化的倒数之积要大。
6.(修改后).如权利要求1至5中任一项所述的电子电路，其特征在于，
所述第2布线构件的电感与所述第1布线构件的电感之差大于0.18nH。
7.(修改后).一种半导体模块，其特征在于，包括：
权利要求1至6中任一项所述的电子电路。
8.(修改后).如权利要求7所述的半导体模块，其特征在于，
所述第1布线构件包含设置在所述第1端子与所述第1二极管之间的第1引线，
所述第2布线构件包含设置在所述第1端子与所述第2二极管之间、且电感比第1引线的电感要大的第2引线。
9.(修改后).如权利要求8所述的半导体模块，其特征在于，
所述第2引线比所述第1引线要长。
10.(修改后).如权利要求8或9所述的半导体模块，其特征在于，
所述第2引线的截面积比所述第1引线的截面积要小。
11.(修改后).如权利要求8至10中任一项所述的半导体模块，其特征在于，
所述第2引线的曲率比所述第1引线的曲率要大。
12.(修改后).如权利要求9所述的半导体模块，其特征在于，
所述第1二极管设置在所述第1端子与所述第2二极管之间。
13.(修改后).如权利要求12所述的半导体模块，其特征在于，
所述第2引线包含所述第1引线。
14.(修改后).如权利要求8至13中任一项所述的半导体模块，其特征在于，
所述第1布线构件包含设置在所述第2端子与所述第1二极管之间的第1布线图案，
所述第2布线构件包含设置在所述第2端子与所述第2二极管之间、且电感比第1布线图案的电感要大的第2布线图案。
15.(修改后).如权利要求14所述的半导体模块，其特征在于，
所述第2布线图案比所述第1布线图案要长。
16.(修改后).如权利要求14或15所述的半导体模块，其特征在于，
所述第2布线图案比所述第1布线图案要薄。
17.(修改后).如权利要求14至16中任一项所述的半导体模块，其特征在于，
所述第2布线图案的宽度比所述第1布线图案的宽度要窄。
18.(追加).如权利要求15所述的半导体模块，其特征在于，
所述第1二极管和第2二极管安装在表面上，包含安装有所述第2端子的第1导电图案，
所述第1布线图案基于从所述第1二极管安装于所述第1导电图案的位置起到所述第2端子为止的距离来确定，
所述第2布线图案基于从所述第2二极管安装于所述第1导电图案的位置起到所述第2端子为止的距离来确定。
19.(追加).如权利要求18所述的半导体模块，其特征在于，包括：
连接到所述第1端子的第2导电图案；以及
连接到控制包含所述第1二极管在内的开关元件的控制电极的第3导电图案，
所述第1导电图案设置在所述第2导电图案与所述第3导电图案之间。

Claims (17)

1.一种电子电路，其特征在于，包括：
第1二极管，该第1二极管具有正向电压成为第1电压的PN结；
第2二极管，该第2二极管具有所述正向电压成为比所述第1电压要小的第2电压的肖特基结；
第1布线构件，该第1布线构件经由所述第1二极管将第1端子和第2端子之间连接；以及
第2布线构件，该第2布线构件经由所述第2二极管将所述第1端子和第2端子之间连接，并具有比所述第1布线构件的电感要大的电感。
2.如权利要求1所述的电子电路，其特征在于，
所述第1二极管是包含于开关元件的寄生二极管。
3.如权利要求2所述的电子电路，其特征在于，
所述开关元件和第2二极管是使用了宽带隙半导体的元件。
4.如权利要求2或3所述的电子电路，其特征在于，
所述第2二极管反向并联连接到所述开关元件。
5.一种半导体模块，其特征在于，包括：
权利要求1至4中任一项所述的电子电路。
6.如权利要求5所述的半导体模块，其特征在于，
所述第1布线构件包含设置在所述第1端子与所述第1二极管之间的第1引线，
所述第2布线构件包含设置在所述第1端子与所述第2二极管之间、且电感比第1引线的电感要大的第2引线。
7.如权利要求6所述的半导体模块，其特征在于，
所述第2引线比所述第1引线要长。
8.如权利要求6或7所述的半导体模块，其特征在于，
所述第2引线的截面积比所述第1引线的截面积要小。
9.如权利要求6至8中任一项所述的半导体模块，其特征在于，
所述第2引线的曲率比所述第1引线的曲率要大。
10.如权利要求7所述的半导体模块，其特征在于，
所述第1二极管设置在所述第1端子与所述第2二极管之间。
11.如权利要求10所述的半导体模块，其特征在于，
所述第2引线包含所述第1引线。
12.如权利要求6至11中任一项所述的半导体模块，其特征在于，
所述第1布线构件包含设置在所述第2端子与所述第1二极管之间的第1布线图案，
所述第2布线构件包含设置在所述第2端子与所述第2二极管之间、且电感比第1布线图案的电感要大的第2布线图案。
13.如权利要求12所述的半导体模块，其特征在于，
所述第2布线图案比所述第1布线图案要长。
14.如权利要求12或13所述的半导体模块，其特征在于，
所述第2布线图案比所述第1布线图案要薄。
15.如权利要求12至14中任一项所述的半导体模块，其特征在于，
所述第2布线图案的宽度比所述第1布线图案的宽度要窄。
16.如权利要求13所述的半导体模块，其特征在于，
所述第1二极管和第2二极管安装在表面上，包含安装有所述第2端子的第1导电图案，
所述第1布线图案基于从所述第1二极管安装于所述第1导电图案的位置起到所述第2端子为止的距离来确定，
所述第2布线图案基于从所述第2二极管安装于所述第1导电图案的位置起到所述第2端子为止的距离来确定。
17.如权利要求16所述的半导体模块，其特征在于，包括：
连接到所述第1端子的第2导电图案；以及
连接到控制包含所述第1二极管在内的开关元件的控制电极的第3导电图案，
所述第1导电图案设置在所述第2导电图案与所述第3导电图案之间。
CN202180005459.9A 2020-04-21 2021-02-22 电子电路、半导体模块 Pending CN114788158A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-075679 2020-04-21
JP2020075679 2020-04-21
PCT/JP2021/006597 WO2021215103A1 (ja) 2020-04-21 2021-02-22 電子回路、半導体モジュール

Publications (1)

Publication Number Publication Date
CN114788158A true CN114788158A (zh) 2022-07-22

Family

ID=78270592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005459.9A Pending CN114788158A (zh) 2020-04-21 2021-02-22 电子电路、半导体模块

Country Status (5)

Country Link
US (1) US20220216199A1 (zh)
JP (2) JP7388546B2 (zh)
CN (1) CN114788158A (zh)
DE (1) DE112021000102T5 (zh)
WO (1) WO2021215103A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10030875C1 (de) 2000-06-23 2002-03-07 Compact Dynamics Gmbh Halbbrückenbaugruppe
JP4557015B2 (ja) 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路
JP7183594B2 (ja) 2018-07-04 2022-12-06 富士電機株式会社 半導体装置
JP7152269B2 (ja) 2018-11-09 2022-10-12 トヨタ自動車株式会社 車両用ドア

Also Published As

Publication number Publication date
DE112021000102T5 (de) 2022-05-19
JP7388546B2 (ja) 2023-11-29
US20220216199A1 (en) 2022-07-07
WO2021215103A1 (ja) 2021-10-28
JP2023166558A (ja) 2023-11-21
JPWO2021215103A1 (zh) 2021-10-28

Similar Documents

Publication Publication Date Title
US10070528B2 (en) Semiconductor device wiring pattern and connections
US10756057B2 (en) Half-bridge power semiconductor module and method of manufacturing same
JP5550553B2 (ja) 電力用半導体モジュール
JP6633859B2 (ja) 半導体装置
US10256640B2 (en) Semiconductor device
JP6405383B2 (ja) パワートランジスタモジュール
JP7138596B2 (ja) 半導体装置
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
CN114788158A (zh) 电子电路、半导体模块
US20210366813A1 (en) Power semiconductor module
US11728251B2 (en) Semiconductor power module with temperature sensors and shaped top plate to equalize current paths
CN111133573A (zh) 半导体模块
JP2014195082A (ja) 電子回路
US20240088796A1 (en) Semiconductor module
JP7155990B2 (ja) 半導体モジュール
JP5818959B2 (ja) 半導体デバイス
JP7146113B2 (ja) 半導体装置および電力変換装置
JP7113936B1 (ja) 電力用半導体モジュール
JP6541896B1 (ja) 半導体モジュールおよび電力変換装置
CN115831944A (zh) 双向开关电路及电力变换装置
JP2014030359A (ja) 電子回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination