JP7146113B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7146113B2
JP7146113B2 JP2021555908A JP2021555908A JP7146113B2 JP 7146113 B2 JP7146113 B2 JP 7146113B2 JP 2021555908 A JP2021555908 A JP 2021555908A JP 2021555908 A JP2021555908 A JP 2021555908A JP 7146113 B2 JP7146113 B2 JP 7146113B2
Authority
JP
Japan
Prior art keywords
switching elements
metal member
terminal
diode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021555908A
Other languages
English (en)
Other versions
JPWO2021095323A5 (ja
JPWO2021095323A1 (ja
Inventor
貴夫 三井
新也 矢野
太郎 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021095323A1 publication Critical patent/JPWO2021095323A1/ja
Publication of JPWO2021095323A5 publication Critical patent/JPWO2021095323A5/ja
Application granted granted Critical
Publication of JP7146113B2 publication Critical patent/JP7146113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Description

本開示は、複数のスイッチング素子に逆並列に接続された還流ダイオードを有する半導体装置に関する。
スイッチング動作をする半導体素子（スイッチング素子）として用いられるＭｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）は、素子の構造上、寄生ダイオードを内蔵しており、ボディダイオードと呼ばれている。例えば、ワイドバンドギャップ半導体の一つである炭化珪素（ＳｉＣ）からなるＳｉＣ－ＭＯＳＦＥＴの場合、そのボディダイオードに電流を流すと、ＳｉＣ－ＭＯＳＦＥＴの結晶成長時に導入された基底面転位が積層欠陥に成長するなどの通電劣化を引き起こし、ＳｉＣ－ＭＯＳＦＥＴのオン抵抗を増大させることが知られている。
この対策として、還流ダイオードを用いてボディダイオードに流れる電流を抑制する方法が知られている。具体的には、ボディダイオードを内蔵するＳｉＣ－ＭＯＳＦＥＴと、ＳｉＣ－ＭＯＳＦＥＴに逆並列に接続される還流ダイオードを備える半導体装置において、ボディダイオードの順電圧降下の値を高くすること、または還流ダイオードの定格電流を高くすることで、ボディダイオードに流れる電流の最大値を半導体装置の定格電流の1／１０以上かつ１／３以下とする構成により、通電劣化を防止する方法が知られている（例えば、特許文献１参照）。
特開２０１５－１９８２２８号公報
特許文献１には、半導体装置の上下アームにおけるＳｉＣ－ＭＯＳＦＥＴや還流ダイオードの実装位置や、ＳｉＣ－ＭＯＳＦＥＴおよび還流ダイオードが正極端子や負極端子との接続方法など、具体的な実装方法については記載されていない。さらに、還流ダイオードであるＳｉＣショットキーバリアダイオード（ＳＢＤ）の許容電流を超える還流電流については、４個のＳｉＣ－ＭＯＳＦＥＴのボディダイオードのそれぞれに均等に流れることが記載されている。しかし、複数のＳｉＣ－ＭＯＳＦＥＴ各々のボディダイオードに流れる還流電流の分流を考慮した実装方法にしない場合、一部のＳｉＣ－ＭＯＳＦＥＴのボディダイオードへ還流電流が偏よって電流量が増大することで、通電劣化を引き起こし、ＳｉＣ－ＭＯＳＦＥＴのオン抵抗が増大してしまう課題があった。
本開示は、上記した問題点に着目してなされたものであり、半導体装置において、一部のスイッチング素子のボディダイオードへ還流電流が偏よって電流量が増大することを抑制し、通電劣化によるスイッチング素子のオン抵抗増大を抑制することを目的とする。
本開示に係る半導体装置は、第１の金属部材と、第１の金属部材に接続される第１の直流端子と、第１の金属部材に接合部材を介して接続され、ワイドバンドギャップ半導体から形成される第１の複数のスイッチング素子と、第１の金属部材に接合部材を介して接続され、第１の複数のスイッチング素子に逆並列に接続される第１の還流ダイオードと、第１の複数のスイッチング素子および第１の還流ダイオードに接合部材を介して接続される中間端子と、中間端子が接続され、第１の金属部材と互いに隣接して配設される第２の金属部材と、第２の金属部材に接合部材を介して接続され、ワイドバンドギャップ半導体から形成される第２の複数のスイッチング素子と、第２の金属部材に接合部材を介して接続され、第２の複数のスイッチング素子と逆並列に接続される第２の還流ダイオードと、第２の複数のスイッチング素子および第２の還流ダイオードに接合部材を介して接続され、第２の複数のスイッチング素子において第２の金属部材と接合する面に垂直な方向から見た平面視において第２の金属部材から突出した突出部を有する第２の直流端子と、第１の直流端子から第１の還流ダイオードまでの導通経路のインダクタンスは、第１の直流端子から第１の複数のスイッチング素子までの導通経路のインダクタンスより小さく、突出部から第２の還流ダイオードまでの導通経路のインダクタンスは、突出部から第２の複数のスイッチング素子までの導通経路のインダクタンスよりも小さい特徴を備えるものである。
本開示に係る半導体装置は、第１の直流端子から第１の還流ダイオードまでの導電経路のインダクタンスが、第１の直流端子から第１の複数のスイッチング素子までの導通経路のインダクタンスよりも小さく、第２の直流端子の突出部から第２の還流ダイオードまでの導電経路のインダクタンスが、第２の直流端子の突出部から第２の複数のスイッチング素子までの導通経路のインダクタンスよりも小さくすることにより、一部のスイッチング素子に還流電流が偏よって電流量が増大することを抑制し、通電劣化の進行によるスイッチング素子のオン抵抗増大を抑制することができる。
実施の形態１に係る半導体装置１００の等価回路図である。 実施の形態１に係る半導体装置１００の断面模式図である。 実施の形態１における、半導体素子１００のスイッチング素子などの実装状態を模式的に示す平面図である。 実施の形態１における、半導体素子１００のスイッチング素子などの実装状態を模式的に示す断面図である。 実施の形態１における、半導体素子１００のスイッチング素子などの配置を模式的に示す平面図である。 実施の形態１における、半導体素子１００の還流電流シミュレーション結果である。 比較例である半導体装置２００の実装状態を模式的に示す平面図である。 比較例である半導体素子２００の還流電流シミュレーション結果である。 実施の形態１の変形例における、半導体素子３００のスイッチング素子などの実装状態を模式的に示す平面図である。 実施の形態１の変形例における、半導体素子３００のスイッチング素子などの配置を模式的に示す平面図である。 実施の形態２における、半導体素子４００のスイッチング素子などの配置を模式的に示す平面図である。 実施の形態２における、半導体素子４００のスイッチング素子などの配置を模式的に示す断面図である。 実施の形態３における、半導体素子のスイッチング素子などの配置を模式的に示す平面図である。 図１３の線分ＸＩＶ－ＸＩＶにおけるスイッチング素子の断面模式図である。 実施の形態４に係る電力変換システムの構成を示すブロック図である。
実施の形態１．
実施の形態１における半導体装置について、図１から図８を用いて説明する。図１は、実施の形態１に係る半導体装置１００を示す等価回路図である。半導体装置１００は、並列接続された第１の複数のスイッチング素子である４つのスイッチング素子１０１ａと、並列接続された第１の還流ダイオードである２つの還流ダイオード１０２ａが逆並列に接続されて構成される上アーム１００ａと、並列接続された第２の複数のスイッチング素子である４つのスイッチング素子１０１ｂと、並列接続された第２の還流ダイオードである２つの還流ダイオード１０２ｂが逆並列に接続されて構成される下アーム１００ｂからなり、上アーム１００ａと下アーム１００ｂが直列に接続される。ここで、スイッチング素子１０１（１０１ａおよび１０２ｂ）はワイドバンドギャップ半導体から形成されたＭＯＳＦＥＴであり、還流ダイオード１０２（１０２ａおよび１０２ｂ）はワイドバンドギャップ半導体から形成されたＳＢＤである。また、図１の符号で、１０３は正極端子、１０４は負極端子、１０５は交流端子、１０６ａおよび１０６ｂはスイッチング素子１０１のゲート端子を示している。ここで、スイッチング素子１０１の数および還流ダイオード２の数は、上記記載に限定するものではない。
図１に示す上アーム１００ａと下アーム１００ｂを一つのモジュールとする２ｉｎ１構造は、インバータやコンバータなどの装置を製造するにあたり、電気特性の観点に加え生産性の観点からも優れている。インバータを構成する場合、２ｉｎ１構造３つを１つのモジュールとして用いる６ｉｎ１構造として用いてもよい。さらに、大電力、大電流を必要とする自動車電装品や産業用モーターなどを駆動するためには、一つのアームに搭載するスイッチング素子を複数配置することが有効である。また、半導体装置１００の電流量が増えることに応じて、還流ダイオードの面積を増やすことが有効である。ただし、実施の形態１に係る半導体装置１００は、上記用途や構成に限定するものではない。
半導体装置１００に用いられるＭＯＳＦＥＴおよびＳＢＤの材料であるワイドバンドギャップ半導体として、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などが知られている。ＳｉＣからなるＳｉＣ－ＭＯＳＦＥＴは、内蔵するボディダイオードに電流が流れると結晶成長時に導入された基底面転位が積層欠陥に成長し、ＳｉＣ－ＭＯＳＦＥＴのオン抵抗を増大させるなどの特性悪化を引き起こすことが知られている。これは、ＳｉＣが結晶成長過程において欠陥を発生し易いことが原因であり、ＧａＮにおいても同様の課題を有することが知られている。また、ＧａＮを材料としたボディダイオードを有するＭＯＳＦＥＴも研究が進められており、ＧａＮから形成されるＭＯＳＦＥＴにおいても、将来的に同様の課題に直面することが予想される。
図２は、トランスファーモールド法により樹脂封止された半導体装置１００における上アーム１００ａの断面模式図である。第１の複数のスイッチング素子である４つのスイッチング素子１０１ａと第１の還流ダイオードである２つの還流ダイオード１０２ａが、絶縁部材１０７上に設けられた第１の金属部材である金属部材１０８ａに接合部材１０９を用いて接続される。また、中間端子１１０が、スイッチング素子１０１ａや還流ダイオード１０２ａに接合部材１０９を用いて接続される。さらに、４つのスイッチング素子１０１ａおよび２つの還流ダイオード１０２ａが、第１の直流端子である正極端子１０３の先端部や、絶縁部材１０７の金属部材１０８ａとは反対側の面に設けられるヒートスプレッダー１１１の一部を露出するように、モールド樹脂１１２により被覆されている。ここで、絶縁部材１０７は、例えば、樹脂、セラミックからなる絶縁基板や絶縁シートなどである。接合部材１０９は、例えば、はんだや、銀などからなるシンタリングペーストなどである。ただし、実施の形態１の半導体装置１００は、上記構成に限定するものではない。
図３は、半導体装置１００におけるスイッチング素子１０１や還流ダイオード１０２などの実装状態を模式的に示す平面図である。また、図４は、図３の破線Ａ１－Ａ２における断面模式図である。ここで、上アーム１００ａは、金属部材１０８ａ上に、４つのスイッチング素子１０１ａおよび２つの還流ダイオード１０２ａが接続される。また、下アーム１００ｂは、第２の金属部材である金属部材１０８ｂ上に、第２の複数のスイッチング素子である４つのスイッチング素子１０１ｂおよび第２の還流ダイオードである２つの還流ダイオード１０２ｂが接続される。ここで、金属部材１０８ａと金属部材１０８ｂは、１対として近接して配設される。また、スイッチング素子１０１および還流ダイオード１０２の各々は、図示は省略するが上面電極および下面電極を有しており、各々の下面電極と金属部材１０８（１０８ａおよび１０８ｂ）が接合部材９を用いて接続される。ここで、金属部材１０８は銅やアルミニウムなどからなる、金属板や、絶縁基板上に形成された金属配線などである。なお、絶縁基板上に形成された金属配線を用いる場合、ヒートスプレッダー１１１、絶縁部材１０７が不要な構造も考えられる。
上アーム１００ａでは、正極端子１０３が、接合部材１０９を用いて金属部材１０８ａと接続される。下アーム１００ｂでは、第２の直流端子である負極端子１０４が、４つのスイッチング素子１０２ｂおよび２つの還流ダイオード１０２ｂと接合部材１０９を用いて接続される。また、交流端子１０５が、金属部材１０８ｂに接続部材１０９を用いて接続される。さらに、中間端子１１０が下アーム１００ｂの金属部材１０８ｂと接合部材１０９を用いて接続されることで、上アーム１００ａと下アーム１００ｂが接続される。ここで、正極端子１０３、負極端子１０４、交流端子１０５および中間端子１１０は、板状の金属により形成されている。なお、スイッチング素子１０１のゲート電極に接続されるゲート端子１０６ａおよび１０６ｂについては、図３では図示を省略する。
正極端子１０３は平面視（第２の複数のスイッチング素子である４つのスイッチング素子１０１ｂにおいて、第２の金属部材である金属部材１０８ｂと接合する面に垂直な方向から見たものであり、図３の紙面に垂直な方向から見たものを平面視とする）において金属部材１０８ａから突出するように設けられ、負極端子１０４は平面視において、金属部材１０８ｂから外側へ突出する突出部１１３を有している。突出部１１３も板状の金属である。これら正極端子１０３と突出部１１３は、平面視において上アーム１００ａと下アーム１００ｂ各々の同じ方向において金属部材１０８ａおよび金属部材１０８ｂから突出するように配設される。なお、正極端子１０３と突出部１１３は、より近接して平行に配設するとなおよい。また、交流端子１０５は、下アーム１０１ｂにおいて突出部１１３が突出する方向とは反対の方向に、金属部材１０８ｂから突出するように配設される。これにより、上アーム１００ａにおいて交流端子１０５から正極端子１０３へ流れる電流と、下アーム１００ｂにおいて、負極端子１０４から交流端子１０５へ流れる電流が作る磁界が互いに打ち消し合うような方向に流れ、半導体装置１００のインダクタンスを低減することができる。
実施の形態１の半導体装置１００では、図３に示すように、上アーム１００ａにおいて、４つのスイッチング素子１０１ａと２つの還流ダイオード１０２ａ各々をまとめて、かつ分けて配設し、さらに還流ダイオード１０２ａをスイッチング素子１０１ａよりも正極端子１０３側に配設している。上記半導体装置１００では、第１の直流端子としての正極端子１０３から第１の還流ダイオードとしての環流ダイオード１０２ａまでの導通経路の距離は、正極端子１０３から第１のスイッチング素子としてのスイッチング素子１０１ａまでの導通経路の距離より短い。これにより、正極端子１０３から還流ダイオード１０２ａまでの導電経路のインダクタンスを、正極端子１０３からスイッチング素子１０１ａまでの導通経路のインダクタンスよりも小さくすることができる。また、第１の直流端子としての正極端子１０３から第１の還流ダイオードとしての環流ダイオード１０２ａまでの導通経路のインダクタンスは、正極端子１０３からすべての第１の複数のスイッチング素子としてのすべてのスイッチング素子１０１ａまでの導通経路のインダクタンスより小さい。
また、下アーム１００ｂにおいても同様に、４つのスイッチング素子１０１ｂと２つの還流ダイオード１０２ｂ各々をまとめて、かつ分けて配設し、さらに還流ダイオード１０２ｂをスイッチング素子１０１ｂよりも突出部１１３側に配設している。上記半導体装置１００では、突出部１１３から第２の還流ダイオードとしての環流ダイオード１０２ｂまでの導通経路の距離が、突出部１１３から第２のスイッチング素子としてのスイッチング素子１０１ｂまでの導通経路の距離より短い。これにより、突出部１１３から還流ダイオード１０２ｂまでの導電経路のインダクタンスを、突出部１１３からスイッチング素子１０１ｂまでの導通経路のインダクタンスよりも小さくすることができる。また、突出部１１３から第２の還流ダイオードとしての環流ダイオード１０２ｂまでの導通経路のインダクタンスは、突出部１１３からすべての第２の複数のスイッチング素子としてのすべてのスイッチング素子１０１ｂまでの導通経路のインダクタンスよりも小さい。
また、上記半導体装置１００では、第１の金属部材としての金属部材１０８ａに１列に設けられる複数のスイッチング素子１０１ａは、第２の金属部材としての金属部材１０８ｂに１列に設けられる複数のスイッチング素子１０１ｂに対して対向する位置にある。さらに、金属部材１０８ａに複数のスイッチング素子１０１ａと同列に設けられる還流ダイオード１０２ａは、金属部材１０８ｂに複数のスイッチング素子１０１ｂと同列に設けられる還流ダイオード１０２ｂに対して対向する位置にある。
さらに、実施の形態１の半導体装置１００では、正極端子１０３から４つのスイッチング素子１０１ａ各々までのインダクタンス間の差が小さくなるように、中間端子１１０の長さや幅、さらに中間端子１１０にスリットを設けるなどの調整を行っている。また、負極端子１０４も同様に、負極端子１０４の突出部１１３から４つのスイッチング素子１０２ｂ各々までのインダクタンス間の差が小さくなるように、負極端子１０４の長さや幅、さらに負極端子１０４にスリットを設けるなどの調整を行っている。
次に、正極端子１０３から、４つのスイッチング素子１０１ａ各々までのインダクタンス間の差を小さくするための具体的な方法について説明する。板状金属から形成された中間端子１１０は、平面視において４つのスイッチング素子１０１ａの配置方向に伸びるように配置され、４つのスイッチング素子１０１ａ各々の上面電極と接合部材１０９を用いて接続された基幹部１１４ａと、基幹部１１４ａから下アーム１００ｂの金属部材１０８ｂ側へ向けて延伸する４つの延伸部１１５ａと、金属部材１０８ｂと接合部材１０９を用いて接続される接合部１１６ａを有する。ここで、延伸部１１５ａは４つのスイッチング素子１０１ａと基幹部１１４ａの接続領域の近傍から下アーム１００ｂの金属部材１０８ｂ側へ向けて延伸し、それら延伸部１１５ａは、正極端子１０３からの導通経路が長くなるに従い、延伸部１１５ａの幅ｄが太くなるように形成される。
負極端子１０４の突出部１１３から、４つのスイッチング素子１０１ｂ各々までのインダクタンス間の差を小さくするための具体的な方法について説明する。板上金属から形成された負極端子１０４は、平面視において４つのスイッチング素子１０１ｂの配置方向に伸びるように形成された基幹部１１４ｂと、基幹部１１４ｂから４つのスイッチング素子１０１ｂへ向けて延伸する４つの延伸部１１５ｂと、４つのスイッチング素子１０１ｂの各々と接合部材１０９を用いて接続される接合部１１６ｂを有する。ここで延伸部１１５ｂは、突出部１１３からの導通経路が長くなるに従い、延伸部１１５ｂの幅ｄが太くなるように形成される。
このように、上アーム１００ａにおいて、中間端子１１０の延伸部１１５ａ各々の幅ｄを、正極端子１０３から４つのスイッチング素子１０１ａ各々までの導通経路が長くなるのに応じて太くすることで、正極端子１０３と４つのスイッチング素子１０１ａ各々までのインダクタンス間の差を小さくすることができる。また、下アーム１００ｂにおいて、負極端子１０４の延伸部１１５ｂ各々の幅ｄを、突出部１１３から４つのスイッチング素子１０１ｂ各々までの導通経路が長くなるのに応じて太くすることで、突出部１１３と４つのスイッチング素子１０１ｂ各々までのインダクタンス間の差を小さくすることができる。
ここで、上アーム１００ａの４つのスイッチング素子１０１ａにおいて、正極端子１０３からの導通経路が最も長いスイッチング素子１０１ａまでのインダクタンスと、正極端子１０３からの導通経路が最も短いスイッチング素子１０１ａまでのインダクタンスの差が、半導体装置１００全体のインダクタンスの１０％以内とすることが好ましい。さらに、下アーム１００ｂの４つのスイッチング素子１０１ｂにおいて、突出部１１３からの導通経路が最も長いスイッチング素子１０１ｂまでのインダクタンスと、突出部１１３からの導通経路が最も短いスイッチング素子１０１ｂまでのインダクタンスの差が、半導体装置１００全体のインダクタンスの１０％以内とすることが好ましい。
次に、実施の形態１の半導体装置１００の動作について説明する。半導体装置１００の正極端子１０３に直流電源の正極、負極端子１０４の突出部１１３に直流電源の負極が接続される。ここで、直流電源は交流電源の交流電圧を整流して直流電圧に変換したものであってもよい。また、正極端子１０３と突出部１１３は、直流電源に並列接続される容量素子と接続されてもよい。図１に示すスイッチング素子１０１のゲート端子１０６ａおよび１０６ｂに、制御用電圧を印可することで上アーム１００ａの４つのスイッチング素子１０１ａと下アーム１００ｂの４つのスイッチング素子１０１ｂを制御し、交流端子１０５から電流を出力する。
上アーム１００ａや下アーム１００ｂがスイッチングした際に、半導体装置１００や半導体装置１００に接続された回路や負荷が有するインダクタンスなどにより、半導体装置１００に過渡的な還流電流が流れる。還流電流は還流ダイオード１０２やスイッチング素子１０１のボディダイオードを電流経路として流れる。還流ダイオード１０２は、スイッチング素子１０１のボディダイオードよりも大きな定格電流で、スイッチング素子１０１のボディダイオードよりも低電圧で電流が流れ始めるようにＶｆを設定される。
図３に示すように、上アーム１００ａと下アーム１００ｂのそれぞれにおいて、正極端子１０３や負極端子１０４の突出部１１３から還流ダイオード１０２までのインダクタンスが、スイッチング素子１０１より小さくなるように実装することにより、スイッチング素子１０１のボディダイオードよりも優先的に還流ダイオード１０２へ還流電流を流すことができる。これにより、一部のスイッチング素子１０１のボディダイオードに還流電流が偏って電流量が増大することを抑制することができる。
また、上アーム１００ａと下アーム１００ｂのそれぞれにおいて、正極端子１０３から４つのスイッチング素子１０１ａ各々までのインダクタンス間の差を小さくし、負極端子１０４の突出部１１３から４つのスイッチング素子１０２ｂ各々までのインダクタンス間の差を小さくすることで、一部のスイッチング素子１０１のボディダイオードに還流電流が偏って電流量が増大することをさらに抑制することができる。
図５に示すように、上アーム１００ａの金属部材１０８ａに設けられる４つのスイッチング素子１０１ａは、下アーム１００ｂの金属部材１０８ｂに設けられる４つのスイッチング素子１０１ｂに対して互いに対向する位置に配設する。また、上アーム１００ａの金属部材１０８ａに設けられる２つの還流ダイオード１０２ａは、下アーム１００ｂの金属部材１０８ｂに設けられる２つの還流ダイオード１０２ｂに対して互いに対向するように配設する。これにより、上アーム１００ａと下アーム１００ｂのインダクタンスの差を小さくすることができ、一部のスイッチング素子１０１のボディダイオードに還流電流が偏って電流量が増大することを抑制することができる。
さらに、上アーム１００ａの４つのスイッチング素子１０１ａと２つの還流ダイオード１０２ａが、下アーム１００ｂの４つのスイッチング素子１０１ｂと２つの還流ダイオード１０２ｂと対称となるように配設するとよい。また、上アーム１００ａの４つのスイッチング素子１０１ａと２つの還流ダイオード１０２ａが、下アーム１００ｂの４つのスイッチング素子１０１ｂと２つの還流ダイオード１０２ｂと破線Ｓ１－Ｓ２に対して鏡面対称となるように配設するとなおよい。
図６に、実施の形態１の半導体装置１００の下アーム１００ｂにおいて、４つのスイッチング素子１０１ｂのボディダイオードに流れる還流電流のシミュレーション結果を示す。ここで、各ボディダイオードに流れる還流電流のバラツキは、ＭＡＸ－ＭＩＮで約１０％以下である。
図７は、実施の形態１の半導体装置１００の比較例である半導体装置２００を模式的に示す平面図である。上アーム２００ａでは、正極端子２０３が金属部材２０８ａと接合部材２０９を用いて接続される。下アーム２００ｂでは、第２直流端子である負極端子２０４が、４つのスイッチング素子２０２ｂおよび２つの還流ダイオード２０２ｂと接合部材２０９と接続される。また、交流端子２０５が、金属部材２０８ｂに接合部材２０９と接続される。さらに、中間端子２１０が下アーム２００ｂの金属部材２０８ｂと接合部材２０９と接続されることで、上アーム２００ａと下アーム２００ｂが接続される。ここで、正極端子２０３、負極端子２０４、交流端子２０５および中間端子２１０は、板状の金属により形成される。
正極端子２０３は平面視において金属部材２０８ａから突出するように設けられ、負極端子２０４は平面視において金属部材２０８ｂから外側へ突出する突出部２１３を有している。これら正極端子２０３と突出部２１３は、平面視において上アーム２００ａと下アーム２００ｂ各々の同じ方向において金属部材２０８ａおよび金属部材２０８ｂから突出するように配設される。また、交流端子２０５は、下アーム２００ｂにおいて突出部２１３が突出する方向とは反対の方向に、金属部材２０８ｂから突出するように配設される。
中間端子２１０は、平面視において４つのスイッチング素子２０１ａおよび２つの還流ダイオード２０２ａの配置方向に伸びるように配置され、４つのスイッチング素子２０１ａおよび２つの還流ダイオード２０２ａ各々の上面電極と接続された基幹部２１４ａと、基幹部２１４ａが４つのスイッチング素子２０１ａと接続される領域の近傍から下アーム２００ｂの金属部材２０８ｂ側へ向けて延伸する４つの延伸部２１５ａと、金属部材２０８ｂと接続される接合部２１６ａを有する。負極端子２０４は、平面視において４つのスイッチング素子２０１ｂおよび２つの還流ダイオード２０２ｂ各々の配置方向に伸びるように形成された基幹部２１４ｂと、基幹部２１４ｂから４つのスイッチング素子２０１ｂへ向けて延伸する４つの延伸部２１５ｂと、４つのスイッチング素子２０１ｂの各々の上面電極と接続される接合部２１６ｂを有する。
ここで、比較例である半導体装置２００と実施の形態１の半導体装置１００の主な差異は、上アーム２００ａにおいて２つの還流ダイオード２０２ａの各々が４つのスイッチング素子２０１ａの間に配設されること、下アーム２００ｂにおいて２つの還流ダイオード２０２ｂが４つのスイッチング素子２０１ｂの間に配設されることである。
さらに、平面視において、上アーム２００ａの基幹部２１４ａと４つのスイッチング素子２０１ａが接続される領域の近傍から、下アーム２００ｂの金属部材２０８ｂ側へ向けて延伸する４つの延伸部２１５ａ各々の幅ｄが、上アーム２００ａの金属部材２０８ａから平面視において突出するように設けられる正極端子２０３からの導通経路の長さに関係なく同じである。また、平面視において、下アーム２００ｂの基幹部２１４ｂから４つのスイッチング素子２０１ｂへ向けて延伸する４つの延伸部２１５ｂの各々の幅ｄが、金属部材２０８ｂから平面視において突出するように設けられる負極端子２０４の突出部２１３からの導通経路の長さに関係なく同じである。
次に、半導体装置２００の下アーム２００ｂにおける、４つのスイッチング素子２０１ｂのボディダイオードに流れる還流電流のシミュレーション結果を図８に示す。各ボディダイオードに流れる還流電流のバラツキは、ＭＡＸ－ＭＩＮで１００％以上と、一部のスイッチング素子に還流電流が偏ることで電流量増大が発生していることがわかる。これらの結果から、実施の形態１の半導体装置１００は、一部のスイッチング素子１０１に還流電流が偏ることを抑制できていることがわかる。
このように、実施の形態１の半導体１００において、上アーム１００ａでは正極端子１０３から還流ダイオード１０２ａまでの導電経路のインダクタンスが、正極端子１０３からスイッチング素子１０１ａまでの導通経路のインダクタンスよりも小さい。さらに、下アーム１００ｂでは、負極端子１０４の突出部１１３から還流ダイオード１０２ｂまでの導電経路のインダクタンスが、突出部１１３からスイッチング素子１０２ｂまでの導通経路のインダクタンスよりも小さくすることにより、スイッチング素子１０１各々のボディダイオードに流れる還流電流が一部のスイッチング素子１０１へ偏ることによる電流量の増大を抑制することができる。
また、上アーム１００ａにおいて、中間端子１１０の延伸部１１５ａ各々の幅ｄを、正極端子１０３から４つのスイッチング素子１０１ａ各々までの導通経路が長くなるのに応じて太くすることで、正極端子１０３と４つのスイッチング素子１０１ａ各々までのインダクタンス間の差を小さくすることができる。さらに、下アーム１００ｂにおいて、負極端子１０４の延伸部１１５ｂ各々の幅ｄを、突出部１１３から４つのスイッチング素子１０１ｂ各々までの導通経路が長くなるのに応じて太くすることで、突出部１１３とスイッチング素子１０１ｂ各々までのインダクタンス間の差を小さくすることができる。これにより、一部のスイッチング素子１０１ｂへの還流電流の偏りを抑制することができる。
さらに、上アーム１００ａの金属部材１０８ａに設けられる４つのスイッチング素子１０１ａは、下アーム１００ｂの金属部材１０８ｂに設けられる４つのスイッチング素子１０１ｂに対して互いに対向する位置に配設する。また、上アーム１００ａの金属部材１０８ａに設けられる２つの還流ダイオード１０２ａは、下アーム１００ｂの金属部材１０８ｂに設けられる２つの還流ダイオード１０２ｂに対して互いに対向するように配設する。これにより、上アーム１００ａと下アーム１００ｂのインダクタンスの差を小さくすることができ、一部のスイッチング素子１０１のボディダイオードに還流電流が偏って電流量が増大することを抑制することができる。
これらにより、通電劣化の進行によるＳｉＣ－ＭＯＳＦＥＴのオン抵抗増大を抑制することができる。また、一部のスイッチング素子１０１への還流電流の偏りを抑制することで、多くの還流電流をスイッチング素子１０１のボディダイオードを用いて効率的に流すことが可能になるため、より小面積で、定格電流の小さい還流ダイオード１０２を用いることが可能となり、半導体装置１００を小面積化することができる。
なお、正極端子１０３、負極端子１０４、交流端子１０５および中間端子１１０は、板状の金属により形成される。負極端子１０４および中間端子１１０は、スイッチング素子１０１ａ、スイッチング素子１０１ｂ、還流ダイオード１０２ａ、還流ダイオード１０２ｂなどとたとえば接合部材１０９を介して接続することを例にして説明したが、これらの端子の接続方法として他の方法を採用してもよい。たとえば、負極端子１０４および中間端子１１０を、スイッチング素子１０１ａ、スイッチング素子１０１ｂ、還流ダイオード１０２ａ、還流ダイオード１０２ｂなどとアルミニウム製ワイヤを用いたワイヤボンドによって接続してもよい。また、正極端子１０３および交流端子１０５を、金属部材１０８ａおよび金属部材１０８ｂと、アルミニウム製ワイヤを用いたワイヤボンドによって接続してもよい。
実施の形態１の変形例．
図９および図１０を用いて、実施の形態１の変形例における半導体装置３００について説明する。図９は実施の形態１の変形例における半導体装置３００のスイッチング素子３０１（３０１ａおよび３０１ｂ）と還流ダイオード３０２（３０２ａおよび３０２ｂ）などの実装状態を模式的に示す平面図である。また、図１０は、実施の形態１の変形例における半導体装置３００のスイッチング素子３０１と還流ダイオード３０２の配置を模式的に示す平面図である。実施の形態１の変形例と実施の形態１との主な差異は、金属部材３０８（３０８ａおよび３０８ｂ）の形状である。また、それに伴いスイッチング素子３０１、還流ダイオード３０２、正極端子３０３、交流端子３０５の配置や、負極端子３０４および中間端子３１０などの形状が異なる。
具体的には、図９に示すように、上アーム３００ａの第１の金属部材である金属部材３０８ａと下アーム３００ｂの第２の金属部材である金属部材３０８ｂは１対として近接して配設される。正極端子３０３と負極端子３０４の突出部３１３は、平面視において、金属部材３０８ａと金属部材３０８ｂから同じ方向に突出するように配設される。また、上アーム３００ａの第１の還流ダイオードである２つの還流ダイオード３０２ａは、金属部材３０８ａにおいて正極端子３０３の近傍にまとめて配設される。下アーム３００ｂの第２の還流ダイオードである２つの還流ダイオード３０２ｂは、金属部材３０８ｂにおいて突出部３１３の近傍にまとめて配設される。さらに、２つの還流ダイオード３０２ａは、２つの還流ダイオード３０２ｂと対向する位置にある。
次に、上アーム３００ａの第１の複数のスイッチング素子である４つのスイッチング素子３０１ａは、正極端子３０３に対して２つの還流ダイオード３０２ａより遠い位置において、２つの還流ダイオード３０２ａを囲むように金属部材３０８ａに配設される。また、下アーム１００ｂの第２の複数のスイッチング素子である４つのスイッチング素子３０１ｂは、突出部３１３に対して２つの還流ダイオード３０２ｂより遠い位置において、２つの還流ダイオード３０２ｂを囲むように金属部材３０８ｂに配設される。
言い換えると、上アーム３００ａおよび下アーム３００ｂの各々において、還流ダイオード３０２を中心に４つのスイッチング素子３０１がその周りに配設される。これにより、上アーム３００ａでは、正極端子３０３から４つのスイッチング素子３０１ａ各々までの距離間の差が小さく、下アーム３００ｂでは、突出部３１３から４つのスイッチング素子３０１ｂ各々までの距離間の差が小さい。そのため、上アーム３００ａでは正極端子３０３から４つのスイッチング素子３０１ａ各々までの導通経路のインダクタンス間の差が小さく、下アーム３００ｂでは突出部３１３から４つのスイッチング素子３０１ｂ各々までの導通経路のインダクタンス間の差が小さい。
さらには、図１０に示すように、上アーム３００ａの４つのスイッチング素子３０１ａと２つの還流ダイオード３０２ａが、下アーム３００ｂの４つのスイッチング素子３０１ｂと２つの還流ダイオード３０２ｂと対称となるように配設するとよい。また、上アーム３００ａの４つのスイッチング素子３０１ａと２つの還流ダイオード３０２ａが、下アーム３００ｂの４つのスイッチング素子３０１ｂと２つの還流ダイオード３０２ｂと、破線Ｓ３－Ｓ４に対して鏡面対称となるように配設するとなおよい。
さらに、実施の形態１の変形例においても、上アーム３００ａにおいて正極端子３０３から４つのスイッチング素子３０１ａ各々までの導通経路のインダクタンス間の差を小さくし、下アーム３００ｂにおいて突出部３１３から４つのスイッチング素子３０１ｂ各々までの導通経路のインダクタンス間の差を小さくするために、負極端子３０４や中間端子３１０の幅や長さを変えたり、スリットを設けたりしてもよい。
これにより、一部のスイッチング素子３０１のボディダイオードに還流電流が偏って、電流量が増大することを抑制することができ、通電劣化の進行によるＳｉＣ－ＭＯＳＦＥＴのオン抵抗増大を抑制することができる。また、一部のスイッチング素子３０１への還流電流の偏りを抑制することで、多くの還流電流をスイッチング素子３０１のボディダイオードを用いて効率的に流すことが可能になるため、より小面積で、定格電流の小さい還流ダイオード３０２を用いることが可能となり、半導体装置３００を小面積化することができる。
さらに、実施の形態１の変形例の半導体装置３００では、使用するスイッチング素子３０１や還流ダイオード３０２の数が増えた場合においても、実施の形態１よりも半導体装置３００の縦横比の形状自由度を高くすることができる。
実施の形態２．
図１１と図１２を用いて、実施の形態２の半導体装置４００について説明する。図１１は、実施の形態２の半導体装置４００におけるスイッチング素子４０１（４０１ａおよび４０１ｂ）や還流ダイオード４０２（４０２ａおよび４０２ｂ）などの実装状態を模式的に示す平面図である。また、図１２は、図１１の破線Ａ３－Ａ４における断面模式図である。また、実施の形態２と実施の形態１との主な差異は、中間端子４１０が少なくともスイッチング素子４０１ａの配置領域において、平面視において、負極端子４０４と重なっていることである。すなわち、半導体装置４００では、第２の直流端子としての負極端子４０４は、平面視において、中間端子４１０における第１の複数のスイッチング素子としてのスイッチング素子４０１ａ上に配設される部分、および中間端子４０４における第１の環流ダイオードとしての環流ダイオード４０２ａ上に配設される部分と重なっている。
負極端子４０４と中間端子４１０に流れる電流は、負極端子４０４と中間端子４１０各々に流れる電流が作る磁界が互いに打ち消し合うような方向に流れる。そのため、中間端子４１０と負極端子４０４が重なっている領域において、インダクタンスを低減することができる。これにより、半導体装置４００のインダクタンスを低減でき、還流電流を低減することができる。
さらに、スイッチング素子４０１の配置領域における負極端子４０４と中間端子４１０のインダクタンスが低減できることにより、上アーム４００ａでは、正極端子４０３と第１のスイッチング素子である４つのスイッチング素子４０１ａまでのインダクタンスを低減できるとともに、正極端子４０３から４つのスイッチング素子４０１ａ各々までのインダクタンス間の差を小さくすることができる。また、下アーム４００ｂでも同様に、負極端子４０４の突出部４１３と第２のスイッチング素子である４つのスイッチング素子４０１ｂまでのインダクタンスを低減できるとともに、突出部４１３から４つのスイッチング素子４０１ｂ各々までのインダクタンス間の差を小さくすることができる。
また、実施の形態１の半導体装置１００に示すように、中間端子４１０および負極端子４０４の長さや幅、さらにスリットを設けるなどの構造と組み合わせることで、正極端子４０３から第１の４つのスイッチング素子各々までのインダクタンス間の差をさらに小さくし、突出部４１３から第２の４つのスイッチング素子４０１ｂ各々までのインダクタンス間の差をさらに小さくすることが可能である。
さらに、実施の形態１と同様に、上アーム４００ａの金属部材４０８ａに設けられる４つのスイッチング素子４０１ａは、下アーム４００ｂの金属部材４０８ｂに設けられる４つのスイッチング素子４０１ｂに対して互いに対向する位置に配設する。さらに、上アーム４００ａの金属部材４０８ａに設けられる２つの還流ダイオード４０２ａは、下アーム４００ｂの金属部材４０８ｂに設けられる２つの還流ダイオード４０２ｂに対して互いに対向するように配設する。これにより、上アーム４００ａと下アーム４００ｂのインダクタンス間の差を小さくすることができる。また、上アーム４００ａの４つのスイッチング素子４０１ａと２つの還流ダイオード４０２ａが、下アーム４００ｂの４つのスイッチング素子４０１ｂと４つの還流ダイオード４０２ｂと対称となるように配設するとなおよい。また、実施の形態１と同様に、上アーム４００ａの４つのスイッチング素子４０１ａと２つの還流ダイオード４０２ａが、下アーム４００ｂの４つのスイッチング素子４０１ａと２つの還流ダイオード４０２ｂと鏡面対称となるように配設するとなおよい。
これにより、一部のスイッチング素子４０１のボディダイオードに還流電流が偏って電流量が増大することを抑制することができ、通電劣化の進行によるＳｉＣ－ＭＯＳＦＥＴのオン抵抗増大を抑制することができる。また、一部のスイッチング素子４０１への還流電流の偏りを抑制することで、多くの還流電流をスイッチング素子４０１のボディダイオードを用いて効率的に流すことが可能になるため、より小面積で、定格電流の小さい還流ダイオード４０２を用いることが可能となり、半導体装置４００を小面積化することができる。
さらに、平面視において、少なくとも４つのスイッチング素子４０１の配置領域において、負極端子４０４が中間端子４１０と重なることでインダクタンスを低減し、スイッチング素子４０１がオンオフする際に発生するサージ電圧を低減できることから、より低耐圧なスイッチング素子４０１を使用することができる。
実施の形態３．
図１３に実施の形態３におけるスイッチング素子の配置を模式的に示した平面図を示す。実施の形態１、２で述べたスイッチング素子の一部の領域にスイッチング素子のパターンを形成せず、スイッチング素子のパターンを形成しなかった当該領域に還流ダイオードを形成する。このようにして、スイッチング素子に還流ダイオードを内蔵することが可能である。しかし、スイッチング素子に還流ダイオードを内蔵すると、スイッチング素子の平面サイズが大きくなる。
スイッチング素子用の基板として化合物半導体基板を用いる場合、当該基板の欠陥によりスイッチング素子の歩留まりが悪化することが問題となる。そして、化合物半導体基板を用いたスイッチング素子のサイズが大きくなると、結果的に歩留まりが悪化する可能性が高くなる。そこで、本実施の形態における半導体装置では、一部のスイッチング素子に還流ダイオードを内蔵したダイオード内蔵スイッチング素子５０１ａ、５０１ｂを用い、残りのスイッチング素子に実施の形態１、２で用いたものと同様のスイッチング素子４０１ａ、４０１ｂ（つまりスイッチング素子１０１ａ、１０１ｂ、２０１ａ、２０１ｂ、３０１ａ、３０１ｂと同じ構成のスイッチング素子）を用いることが考えられる。
図１３では、絶縁部材５０７上に設けられた第１の金属部材である金属部材５０８ａ上に、接合部材を用いてスイッチング素子４０１ａとダイオード内蔵スイッチング素子５０１ａとが固定されている。金属部材５０８ａ上において、２つのスイッチング素子４０１ａと２つのダイオード内蔵スイッチング素子５０１ａとは整列するように配置されている。また、絶縁部材５０７上に設けられた第２の金属部材である金属部材５０８ｂ上に、接合部材を用いてスイッチング素子４０１ｂとダイオード内蔵スイッチング素子５０１ｂとが固定されている。金属部材５０８ｂ上において、２つのスイッチング素子４０１ｂと２つのダイオード内蔵スイッチング素子５０１ｂとは整列するように配置されている。
図１３および図１４に示すように、ダイオード内蔵スイッチング素子５０１ａは、素子の中央部に環流ダイオード部５０１ａｂが配置され、素子の外周部に当該環流ダイオード５０１ａｂを囲むようにスイッチング素子部５０１ａａが配置されている。ダイオード内蔵スイッチング５０１ｂは上記ダイオード内蔵スイッチング素子５０１ａと同様の構成を備える。
スイッチング素子４０１ａに対向する位置にスイッチング素子４０１ｂが配置されている。ダイオード内蔵スイッチング素子５０１ａに対向する位置に、ダイオード内蔵スイッチング素子５０１ｂが配置されている。図１３および図１４に図示していない負極端子１０４、突出部１１３および交流端子１０５などの他の構成は、たとえば図１～図３に示した半導体装置１００における構成と同様とすることができる。つまり、金属部材５０８ａを含む上アームでは、中間端子１１０（図３参照）が、２つのスイッチング素子４０２ａおよび２つのダイオード内蔵スイッチング素子５０１ａと接続されている。下アームでは、第２の直流端子である負極端子１０４（図３参照）が、図３に示す半導体装置１００と同様に２つのスイッチング素子４０２ｂおよび２つのダイオード内蔵スイッチング素子５０１ｂと接合部材を用いて接続される。また、交流端子１０５（図３参照）が、図３に示す半導体装置１００と同様に金属部材５０８ｂに接続部材を用いて接続される。さらに、中間端子１１０（図３参照）が下アームの金属部材５０８ｂと接合部材を用いて接続されることで、上アームと下アームが接続される。
この場合でも、ダイオード内蔵スイッチング素子５０１ａはダイオード内蔵スイッチング素子５０１ｂと対向するように配し、金属部材５０８ａに接続された正極端子１０３（図３参照）からダイオード内蔵スイッチング素子５０１ａまでの導電経路のインダクタンスを、正極端子１０３（図３参照）からスイッチング素子４０１ａまでの導通経路のインダクタンスよりも小さくなるように配置する。また、金属部材５０８ｂを含む下アームにおいても同様に、突出部１１３（図３参照）からダイオード内蔵スイッチング素子５０１ｂまでの導電経路のインダクタンスを、突出部１１３からスイッチング素子４０１ｂまでの導通経路のインダクタンスよりも小さくするように配置する。
このように配置することで、実施の形態１、２同様に、上アームと下アームのそれぞれにおいて、正極端子１０３および負極端子１０４の突出部１１３からダイオード内蔵スイッチング素子５０１ａ、５０１ｂの環流ダイオード部５０１ａｂまでのインダクタンスが、正極端子１０３および負極端子１０４の突出部１１３からダイオード内蔵スイッチング素子５０１のスイッチング素子部５０１ａａまたはスイッチング素子４０１までのインダクタンスと同じかそれより小さくなるように実装する。この結果、ダイオード内蔵スイッチング素子５０１ａ、５０１ｂのスイッチング素子部５０１ａａおよびスイッチング素子４０１のボディダイオードよりも優先的にダイオード内蔵スイッチング素子５０１ａ、５０１ｂの環流ダイオード５０１ａｂへ還流電流を流すことができる。これにより、一部の、ダイオード内蔵スイッチング素子５０１ａ、５０１ｂのスイッチング素子部５０１ａａまたはスイッチング素子４０１のボディダイオードに還流電流が偏って電流量が増大することを抑制することができる。
但し、ダイオード内蔵スイッチング素子５０１ａ、５０１ｂに内蔵する還流ダイオード部５０１ａｂの特性は、還流ダイオード電流が流れ始める時の電圧をＶｆｒ、各スイッチング素子のボディダイオードに電流が流れ始める時の電圧をＶｄとすると、Ｖｆｒ＜Ｖｄ（電圧Ｖｆｒは電圧Ｖｄより小さい）という条件を満足することが好ましい。
上述した実施の形態３における半導体装置の特徴的な構成を要約すれば、半導体装置は、第１の金属部材としての金属部材５０８ａと、第１の直流端子としての正極端子１０３（図３参照）と、第１の複数のスイッチング素子４０１ａと、第１のダイオード内蔵スイッチング素子５０１ａと、中間端子１１０（図３参照）と、第２の金属部材としての金属部材５０８ｂと、第３の複数のスイッチング素子４０１ｂと、第２のダイオード内蔵スイッチング素子５０１ｂと、第２の直流端子としての負極端子１０４（図３参照）とを備える。正極端子１０３は、金属部材５０８ａに接続される。第１の複数のスイッチング素子４０１ａは、金属部材５０８ａに接合部材を介して接続され、ワイドバンドギャップ半導体から形成される。第１のダイオード内蔵スイッチング素子５０１ａは、第２のスイッチング素子としてのスイッチング素子部５０１ａａと第１の環流ダイオードとしての環流ダイオード部５０１ａｂとを有する。スイッチング素子部５０１ａａは、ワイドバンドギャップ半導体から形成される。環流ダイオード部５０１ａｂは、スイッチング素子部５０１ａａに逆並列に接続される。第１のダイオード内蔵スイッチング素子５０１ａは、金属部材５０８ａに接合部材を介して接続される。中間端子１１０は、第１の複数のスイッチング素子４０１ａおよび第１のダイオード内蔵スイッチング素子５０１ａに接合部材を介して接続される。第２の金属部材としての金属部材５０８ｂは、中間端子１１０が接続され、金属部材５０８ａと互いに隣接して配設される。第３の複数のスイッチング素子４０１ｂは、金属部材５０８ｂに接合部材を介して接続され、ワイドバンドギャップ半導体から形成される。第２のダイオード内蔵スイッチング素子５０１ｂは、第４のスイッチング素子としてのスイッチング素子部と、第２の環流ダイオードとしての環流ダイオード部とを有する。第２のダイオード内蔵スイッチング素子５０１ｂにおけるスイッチング素子は、ワイドバンドギャップ半導体から形成される。第２のダイオード内蔵スイッチング素子５０１ｂにおいて、環流ダイオード部は、スイッチング素子部に逆並列に接続される。第２のダイオード内蔵スイッチング素子５０１ｂは、金属部材５０８ｂに接合部材を介して接続される。
負極端子１０４は、第３の複数のスイッチング素子４０１ｂおよび第２のダイオード内蔵スイッチング素子５０１ｂに接合部材を介して接続される。第３の複数のスイッチング素子４０１ｂにおいて金属部材５０８ｂと接合する面に垂直な方向から見た平面視において、負極端子１０４は金属部材５０８ｂから突出した突出部１１３（図３参照）を有する。正極端子１０３から第１のダイオード内蔵スイッチング素子５０１ａまでの導通経路のインダクタンスは、正極端子１０３からすべての第１の複数のスイッチング素子４０１ｂまでの導通経路のインダクタンスよりも小さい。突出部１１３から第２のダイオード内蔵スイッチング素子５０１ｂまでの導通経路のインダクタンスは、突出部１１３からすべての第３の複数のスイッチング素子４０１ｂまでの導通経路のインダクタンスよりも小さい。第１の複数のスイッチング素子４０１ａおよび第３のスイッチング素子４０１ｂは、ワイドバンドギャップ半導体である炭化珪素から形成される。
実施の形態４．
実施の形態４は、上述した実施の形態１、実施の形態１の変形例、実施の形態２および実施の形態３に係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示を適用した場合について説明する。
図１５は、実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１５に示す電力変換システムは、電源５００、電力変換装置６００、負荷７００から構成される。電源５００は、直流電源であり、電力変換装置６００に直流電力を供給する。電源５００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置６００は、電源５００と負荷７００の間に接続された三相のインバータであり、電源５００から供給された直流電力を交流電力に変換し、負荷７００に交流電力を供給する。電力変換装置６００は、図１５に示すように、直流電力を交流電力に変換して出力する主変換回路６０１と、主変換回路６０１を制御する制御信号を主変換回路６０１に出力する制御回路６０３とを備えている。
負荷７００は、電力変換装置６００から供給された交流電力によって駆動される三相の電動機である。なお、負荷７００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置６００の詳細を説明する。主変換回路６０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５００から供給される直流電力を交流電力に変換し、負荷７００に供給する。主変換回路６０１の具体的な回路構成は種々のものがあるが、実施の形態４に係る主変換回路６０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路６０１の各スイッチング素子と各還流ダイオードの少なくともいずれかは、上述した実施の形態１、実施の形態１の変形例および実施の形態２のいずれかの半導体装置に相当する半導体装置６０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路６０１の３つの出力端子は、負荷７００に接続される。
また、主変換回路６０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置６０２に内蔵されていてもよいし、半導体装置６０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路６０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路６０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路６０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路６０３は、負荷７００に所望の電力が供給されるよう主変換回路６０１のスイッチング素子を制御する。具体的には、負荷７００に供給すべき電力に基づいて主変換回路６０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路６０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路６０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
実施の形態４に係る電力変換装置では、主変換回路６０１を構成する半導体装置６０２として実施の形態１、実施の形態１の変形例、実施の形態２および実施の形態３に係る半導体装置を適用するため、信頼性向上を実現することができる。
実施の形態４では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。実施の形態４では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１０１ａ，１０１ｂ，２０１ａ，２０１ｂ，３０１ａ，３０１ｂ，４０１ａ，４０１ｂ スイッチング素子、１０２ａ，１０２ｂ，２０２ａ，２０２ｂ，３０２ａ，３０２ｂ，４０２ａ，４０２ｂ 還流ダイオード、１０３，２０３，３０３，４０３ 正極端子、１０４，２０４，３０４，４０４ 負極端子、１０５，２０５，３０５，４０５ 交流端子、１０６ａ，１０６ｂ ゲート端子、１０７，５０７ 絶縁部材、１０８ａ，１０８ｂ，２０８ａ，２０８ｂ，３０８ａ，３０８ｂ，４０８ａ，４０８ｂ，５０８ａ，５０８ｂ 金属部材、１０９，２０９，３０９，４０９ 接合部材、１１０，２１０，３１０，４１０ 中間端子、１１１，４１１ ヒートスプレッダー、１１２ モールド樹脂、１１３，２１３，３１３，４１３ 突出部、１１４ａ，１１４ｂ，２１４ａ，２１４ｂ 基幹部、１１５ａ，１１５ｂ，２１５ａ，２１５ｂ 延伸部、１１６ａ，１１６ｂ，２１６ａ，２１６ｂ 接合部、１００，２００，３００，４００ 半導体装置、１００ａ，２００ａ，３００ａ，４００ａ 上アーム、１００ｂ，２００ｂ，３００ｂ，４００ｂ 下アーム、５００ 電源、５０１ａ，５０１ｂ ダイオード内蔵スイッチング素子、５０１ａａ スイッチング素子部、５０１ａｂ 環流ダイオード部、６００ 電力変換装置、６０１ 主変換回路、６０２ 半導体装置、６０３ 制御回路、７００ 負荷。

Claims (16)

  1. 第１の金属部材と、
    前記第１の金属部材に接続される第１の直流端子と、
    前記第１の金属部材に接合部材を介して接続され、ワイドバンドギャップ半導体から形成される第１の複数のスイッチング素子と、
    前記第１の金属部材に接合部材を介して接続され、前記第１の複数のスイッチング素子に逆並列に接続される第１の還流ダイオードと、
    前記第１の複数のスイッチング素子および前記第１の還流ダイオードに接合部材を介して接続される中間端子と、
    前記中間端子が接続され、前記第１の金属部材と互いに隣接して配設される第２の金属部材と、
    前記第２の金属部材に接合部材を介して接続され、ワイドバンドギャップ半導体から形成される第２の複数のスイッチング素子と、
    前記第２の金属部材に接合部材を介して接続され、前記第２の複数のスイッチング素子と逆並列に接続される第２の還流ダイオードと、
    前記第２の複数のスイッチング素子および前記第２の還流ダイオードに接合部材を介して接続され、前記第２の複数のスイッチング素子において前記第２の金属部材と接合する面に垂直な方向から見た平面視において前記第２の金属部材から突出した突出部を有する第２の直流端子とを備え、
    前記第１の直流端子から前記第１の還流ダイオードまでの導通経路のインダクタンスは、前記第１の直流端子から前記第１の複数のスイッチング素子までの導通経路のインダクタンスより小さく、
    前記突出部から前記第２の還流ダイオードまでの導通経路のインダクタンスは、前記突出部から前記第２の複数のスイッチング素子までの導通経路のインダクタンスよりも小さく、
    前記中間端子は、板状の金属配線であり、
    前記第１の複数のスイッチング素子の配置方向に沿って伸びるように形成され、前記第１の複数のスイッチング素子と接合部材を介して接続される第１の基幹部と、
    前記第１の基幹部から前記第２の金属部材へ向けて伸びる第１の延伸部および第２の延伸部と、
    前記第２の金属部材と接合部材を介して接続される第１の接合部および第２の接合部を有し、
    前記第２の直流端子は、板状の金属配線から形成され、
    前記第２の複数のスイッチング素子の配置方向に沿って伸びるように形成される第２の基幹部と、
    前記第２の基幹部から前記第２の複数のスイッチング素子に向けて伸びる第３の延伸部および第４の延伸部と、
    前記第２の複数のスイッチング素子と接合部材を介して接続される第３の接合部および第４接合部を有し、
    前記第２の延伸部は前記第１の延伸部より前記第１の直流端子までの導通経路が長く、
    前記第２の延伸部の幅は前記第１の延伸部よりも太く、
    前記第４の延伸部は前記第３の延伸部より前記突出部までの導通経路が長く、前記第４の延伸部の幅は前記第３の延伸部よりも太い半導体装置。
  2. 前記第１の直流端子から前記第１の還流ダイオードまでの導通経路のインダクタンスは、前記第１の直流端子からすべての前記第１の複数のスイッチング素子までの導通経路のインダクタンスより小さく、
    前記突出部から前記第２の還流ダイオードまでの導通経路のインダクタンスは、前記突出部からすべての前記第２の複数のスイッチング素子までの導通経路のインダクタンスよりも小さい請求項１に記載の半導体装置。
  3. 前記第１の直流端子は、前記第１の金属部材の端部に配設され、前記平面視において第１の方向へ突出し、
    前記突出部は、前記平面視において、前記第２の金属部材から前記第１の方向へ突出しており、
    前記第２の金属部材の端部に設けられ、前記平面視において、前記第１の方向と反対の第２の方向に突出する交流端子をさらに備える請求項１または請求項２に記載の半導体装置。
  4. 前記第１の直流端子から前記第１の還流ダイオードまでの導通経路の距離が、前記第１の直流端子から前記第１の複数のスイッチング素子までの導通経路の距離より短く、かつ前記突出部から前記第２の還流ダイオードまでの導通経路の距離が、前記突出部から前記第２の複数のスイッチング素子までの導通経路の距離より短い請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記第１の直流端子、前記突出部、前記第２の直流端子、および前記中間端子は板状の金属である請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記第１の金属部材に設けられる前記第１の複数のスイッチング素子は、前記第２の金属部材に設けられる前記第２の複数のスイッチング素子に対して対向する位置にあり、
    前記第１の金属部材に設けられる前記第１の還流ダイオードは、前記第２の金属部材に設けられる前記第２の還流ダイオードに対して対向する位置にある請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記第１の金属部材に１列に設けられる前記第１の複数のスイッチング素子は、前記第２の金属部材に１列に設けられる前記第２の複数のスイッチング素子に対して対向する位置にあり、
    前記第１の金属部材に前記第１の複数のスイッチング素子と同列に設けられる前記第１の還流ダイオードは、前記第２の金属部材に前記第２の複数のスイッチング素子と同列に設けられる前記第２の還流ダイオードに対して対向する位置にある請求項１から請求項５のいずれか１項に記載の半導体装置。
  8. 前記第１の直流端子が正極であり、前記第２の直流端子が負極である請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 前記第２の直流端子は、前記平面視において、前記中間端子における前記第１の複数のスイッチング素子上に配設される部分、および前記中間端子における前記第１の環流ダイオード上に配設される部分と重なっている請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. 前記第１の還流ダイオードおよび前記第２の還流ダイオードの面積の和は、前記第１の複数のスイッチング素子および前記第２の複数のスイッチング素子の面積の和より小さい請求項１から請求項９のいずれか１項に記載の半導体装置。
  11. 前記第１の還流ダイオードおよび前記第２の還流ダイオードは、ショットキーバリアダイオードである請求項１から請求項１０のいずれか１項に記載の半導体装置。
  12. 前記第１の複数のスイッチング素子および前記第２の複数のスイッチング素子は、ワイドバンドギャップ半導体である炭化珪素から形成される請求項１から請求項１１のいずれか１項に記載の半導体装置。
  13. 前記第１の複数のスイッチング素子、前記第２の複数のスイッチング素子、前記第１の還流ダイオードおよび前記第２の還流ダイオードを被覆する樹脂を備える請求項１から請求項１２のいずれか１項に記載の半導体装置。
  14. 第１の金属部材と、
    前記第１の金属部材に接続される第１の直流端子と、
    前記第１の金属部材に接合部材を介して接続され、ワイドバンドギャップ半導体から形成される第１の複数のスイッチング素子と、
    ワイドバンドギャップ半導体から形成される第２のスイッチング素子、および前記第２のスイッチング素子に逆並列に接続される第１の還流ダイオードを有し、前記第１の金属部材に接合部材を介して接続された第１のダイオード内蔵スイッチング素子と、
    前記第１の複数のスイッチング素子および前記第１のダイオード内蔵スイッチング素子に接合部材を介して接続される中間端子と、
    前記中間端子が接続され、前記第１の金属部材と互いに隣接して配設される第２の金属部材と、
    前記第２の金属部材に接合部材を介して接続され、ワイドバンドギャップ半導体から形成される第３の複数のスイッチング素子と、
    ワイドバンドギャップ半導体から形成される第４のスイッチング素子、および前記第４のスイッチング素子に逆並列に接続される第２の還流ダイオードを有し、前記第２の金属部材に接合部材を介して接続された第２のダイオード内蔵スイッチング素子と、
    前記第３の複数のスイッチング素子および前記第２のダイオード内蔵スイッチング素子に接合部材を介して接続され、前記第３の複数のスイッチング素子において前記第２の金属部材と接合する面に垂直な方向から見た平面視において前記第２の金属部材から突出した突出部を有する第２の直流端子とを備え、
    前記第１の直流端子から前記第１のダイオード内蔵スイッチング素子までの導通経路のインダクタンスが、前記第１の直流端子からすべての前記第１の複数のスイッチング素子までの導通経路のインダクタンスよりも小さく、前記突出部から前記第２のダイオード内蔵スイッチング素子までの導通経路のインダクタンスが、前記突出部からすべての前記第３の複数のスイッチング素子までの導通経路のインダクタンスよりも小さい半導体装置。
  15. 前記第１の複数のスイッチング素子および前記第３の複数のスイッチング素子は、ワイドバンドギャップ半導体である炭化珪素から形成される請求項１４に記載の半導体装置。
  16. 請求項１から請求項１５のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。
JP2021555908A 2019-11-15 2020-08-26 半導体装置および電力変換装置 Active JP7146113B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019207016 2019-11-15
JP2019207016 2019-11-15
PCT/JP2020/032178 WO2021095323A1 (ja) 2019-11-15 2020-08-26 半導体装置および電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2021095323A1 JPWO2021095323A1 (ja) 2021-05-20
JPWO2021095323A5 JPWO2021095323A5 (ja) 2022-02-02
JP7146113B2 true JP7146113B2 (ja) 2022-10-03

Family

ID=75912622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021555908A Active JP7146113B2 (ja) 2019-11-15 2020-08-26 半導体装置および電力変換装置

Country Status (2)

Country Link
JP (1) JP7146113B2 (ja)
WO (1) WO2021095323A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011036016A (ja) 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP2014128066A (ja) 2012-12-25 2014-07-07 Mitsubishi Electric Corp 半導体モジュール
JP2015106601A (ja) 2013-11-29 2015-06-08 本田技研工業株式会社 半導体装置
JP2017017812A (ja) 2015-06-29 2017-01-19 株式会社日立製作所 パワー半導体モジュール、及びインバータ回路
JP2018060928A (ja) 2016-10-06 2018-04-12 株式会社日立製作所 パワーモジュールおよび電力変換装置
WO2018084020A1 (ja) 2016-11-01 2018-05-11 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011036016A (ja) 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP2014128066A (ja) 2012-12-25 2014-07-07 Mitsubishi Electric Corp 半導体モジュール
JP2015106601A (ja) 2013-11-29 2015-06-08 本田技研工業株式会社 半導体装置
JP2017017812A (ja) 2015-06-29 2017-01-19 株式会社日立製作所 パワー半導体モジュール、及びインバータ回路
JP2018060928A (ja) 2016-10-06 2018-04-12 株式会社日立製作所 パワーモジュールおよび電力変換装置
WO2018084020A1 (ja) 2016-11-01 2018-05-11 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Also Published As

Publication number Publication date
WO2021095323A1 (ja) 2021-05-20
JPWO2021095323A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US11502063B2 (en) Semiconductor device comprising PN junction diode and Schottky barrier diode
US10756057B2 (en) Half-bridge power semiconductor module and method of manufacturing same
US8461623B2 (en) Power semiconductor module
US11355477B2 (en) Power semiconductor module and power conversion device
CN103782380B (zh) 半导体模块
WO2015099030A1 (ja) パワー回路およびパワーモジュール
US10229869B2 (en) Semiconductor device and power conversion device including a bent control side frame
JP7146113B2 (ja) 半導体装置および電力変換装置
JP5865422B2 (ja) 電子回路
JP2015225988A (ja) 半導体装置
JP7447480B2 (ja) 電子回路、半導体モジュール及び半導体装置
US20100127690A1 (en) Semiconductor apparatus
JP7278441B1 (ja) 半導体モジュールおよび電力変換器
JP5646034B2 (ja) 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法
JP5818959B2 (ja) 半導体デバイス
JP6541896B1 (ja) 半導体モジュールおよび電力変換装置
JP7388546B2 (ja) 半導体モジュール
JP7155990B2 (ja) 半導体モジュール
US20220230953A1 (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220920

R150 Certificate of patent or registration of utility model

Ref document number: 7146113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150