JP2014128066A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2014128066A
JP2014128066A JP2012281339A JP2012281339A JP2014128066A JP 2014128066 A JP2014128066 A JP 2014128066A JP 2012281339 A JP2012281339 A JP 2012281339A JP 2012281339 A JP2012281339 A JP 2012281339A JP 2014128066 A JP2014128066 A JP 2014128066A
Authority
JP
Japan
Prior art keywords
terminal
snubber circuit
semiconductor module
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012281339A
Other languages
English (en)
Other versions
JP5741565B2 (ja
Inventor
Masaru Kobayashi
勝 小林
Kazutaka Kondo
一孝 近藤
Hirotoshi Maekawa
博敏 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012281339A priority Critical patent/JP5741565B2/ja
Publication of JP2014128066A publication Critical patent/JP2014128066A/ja
Application granted granted Critical
Publication of JP5741565B2 publication Critical patent/JP5741565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】 この発明は、サージ電圧によるノイズが外部に漏洩することを防止するとともに、ヒートサイクルにおける耐久性が高く、かつ汎用性の高い半導体モジュールを得ることを目的とする。
【解決手段】 本発明に係る半導体モジュール8uは、スイッチ素子及びスイッチ素子に逆並列に接続された整流素子を有するパワー半導体素子を内蔵し、主回路と電気的に接続する複数の主端子が外部に露出するようにモールド樹脂18にて封止されており、主端子のうち第1端子10a及び第2端子10bは、モールド樹脂が形成する同じ外面18から露出しており、容量性部材7bを有するとともに第1端子10a及び第2端子10bに直接接続され、パワー半導体素子で発生するサージ電圧によるノイズを当該端子間でバイパスするスナバ回路部7を備えるものである。
【選択図】 図5

Description

本発明は、電力変換装置等に適用される半導体モジュールに関する。
従来より、パワー半導体素子として、IGBT(Insulated Gate Bipolar Transistor)やMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等のスイッチ素子に、還流ダイオードとなる整流素子を逆並列に接続したものが広く用いられており、モールド樹脂で封止した半導体モジュールの形態で提供されている。
このような半導体モジュールは電力変換装置に組み込まれ、直流電力を交流電力に変換して回転機を駆動するインバータや、直流電力を異なる電圧の直流電力に変換して直流負荷へ供給するDC−DCコンバータ等が、電力変換装置の一例として挙げられる。これら電力変換装置は、スイッチ素子のスイッチ オン、スイッチ オフの切換や整流素子の動作により、電力変換装置から放射される放射ノイズや、接続線を通じて漏洩する伝導ノイズを引き起こすことがあった。これらノイズは、電力変換装置自身のみならず、これに接続される外部装置や近接する電子機器へも障害を発生させる。
従来の漏洩するノイズを低減する方法として、特許文献1に開示されたものがある。特許文献1は、半導体モジュールを組合せた電力変換部が筐体内に収容されており、電力変換部に向けて筐体外部から電力を供給する複数の入力線の線間にバイパス用コンデンサを設け、このバイパス用コンデンサは筺体の内部又は外部に取り付けた基板や端子台に実装されており、入力線を通じて筐体から外部へ漏洩するノイズ電流をバイパスし、ノイズ電流の漏洩を防止しようとするものである。(特許文献1の図1、図2を参照)
しかし、ノイズの発生源となる電力変換部からバイパス用コンデンサは離れた位置に配置されており、この位置関係により大きなループ回路が形成されることで、新たに大きな電磁ノイズが発生する。この発生したノイズはバイパス用コンデンサが対応できない大きさとなって入力線を通じて外部に漏洩する恐れがある。また、金属の筐体で放射ノイズをシールドしていたが、この新たなノイズは既存のシールドでは筐体外に漏れる恐れがあり、筐体のシールド性をより高性能化させなければならず高コストとなる。そこで、新たに大きなノイズを発生させないためには、ノイズのバイパス手段はノイズの発生源となる電力変換部にできるだけ近接させる必要がある。
そこでノイズのバイパス手段をノイズの発生源に近接させる方法として、特許文献2に開示されたものがある。特許文献2は、電力変換装置における主なノイズの一つであるサージ電圧によるノイズをスナバ回路により低減させるものである。詳細には、スイッチ素子及びそのスイッチ素子に逆並列に接続された還流ダイオードからなるパワー半導体素子が配置された金属膜に、パワー半導体素子と並列に半導体スナバも配置、接続することで、それらを1チップ化した半導体チップとしている。このとき、配線に流れる電流がスイッチングによって急に変化するとともに、配線が有する配線インダクタンスの影響で、サージ電圧が一時的に起こる。この過渡的なサージ電圧によるノイズを吸収するための保護回路として半導体スナバが取付けられている。パワー半導体素子と同一の金属膜上に半導体スナバが配置されることで、サージ電圧によるノイズの発生源となるパワー半導体素子の直近に半導体スナバが配置され、効率よくノイズを吸収するとともに大きなノイズの発生を防止し、結果として、サージ電圧によるノイズがこの半導体チップから外部に漏洩することを防止している。(特許文献2の図18、図19参照)
特開2009−240037号公報 特開2010−205997号公報
この特許文献2の記載にあるような半導体装置においては、パワー半導体素子及び半導体スナバを保護被覆するため、これらが載置される絶縁基板を覆うようにモールド樹脂にて封止するのが一般的である。このとき、これらパワー半導体や半導体スナバはスイッチングを繰り返すことにより熱を発生するため、モールド樹脂内は非常に高温となる。そこで素子を封止したモールド樹脂内は作動時に高温となり停止時に低温となることでヒートサイクル性に課題が生じる。つまり、モールド樹脂と各素子の熱膨張率が異なることで、激しい温度変化に対して半導体装置の各パーツ間に熱応力がかかり、ひびや剥がれが生じることとなる。このひびや剥がれは熱膨張率が異なる物質が互いを固定、拘束しているときに起こるもので、熱膨張率の異なる物質の数が多いほど、ひびや剥がれの発生するリスクが高くなる。この特許文献2に記載の半導体装置においては、パワー半導体素子としてスイッチ素子と整流素子のみならず半導体スナバまでもモールド樹脂により樹脂封止しているため、従来のパワー半導体素子のみを樹脂封止していた場合に比べ、ひびや剥がれが生じやすい、つまりヒートサイクルにおける耐久性が低い。さらに、半導体装置を車両に搭載した場合には、車両は例えば砂漠や極寒地など過酷な温度環境での使用が考えられ、また、パワー半導体素子として高温下での利用が期待されるワイドバンドギャップ半導体が用いられた場合は温度差の激しい条件での利用が考えられるため、これらの場合においては特に、ヒートサイクルにおける耐久性が重大な懸案事項である。
また、この半導体装置がどのようなスイッチ回路に組み込まれるかにより、サージ電圧により発生するノイズは異なる。そのため、例えばスナバ回路が抵抗素子とコンデンサ素子との直列接続により構成される場合、そのノイズに見合う抵抗値とコンデンサの静電容量をスイッチ回路毎に決定しなければならない。この特許文献2に記載の半導体装置においては、半導体スナバも共に樹脂封止されているため、樹脂封止された段階で、スナバ回路が有効に機能する条件が限定される。例えば回路構成やスイッチング周波数に変更があった場合、また、この半導体装置を他のスイッチ回路に転用しようとした場合、変更又は転用後のスイッチ回路に有効なスナバ回路を設定するには、封止したモールド樹脂を取り除かなければならない。つまり、スナバ回路の素子を変更するには、モールド樹脂を除去する必要があるが、モールド樹脂を除去するのは現実的でなく、実際にはスイッチ回路毎にカスタマイズして半導体装置を用意する必要があり、半導体装置の汎用性が低いという課題があった。
以上のような問題を解決するためになされたものであり、本発明は、サージ電圧によるノイズが外部に漏洩することを防止するとともに、ヒートサイクルにおける耐久性が高く、かつ汎用性の高い半導体モジュールを得ることを目的とする。
本発明に係る半導体モジュールは、スイッチ素子及びスイッチ素子に逆並列に接続された整流素子を有するパワー半導体素子を内蔵し、スイッチ素子により断続される電流が流れる主回路と電気的に接続する複数の主端子が外部に露出するようにモールド樹脂にて封止された樹脂封止型の半導体モジュールであって、複数の主端子のうち、第1端子及び第2端子は、モールド樹脂が形成するいずれかの外面の同じ面から露出しており、容量性部材を有するとともに第1端子及び第2端子に直接接続され、パワー半導体素子で発生するサージ電圧によるノイズを当該端子間でバイパスするスナバ回路部を備えるものである。
この発明によれば、サージ電圧によるノイズが外部に漏洩することを防止するとともに、ヒートサイクルにおける耐久性が高く、かつ半導体モジュールの汎用性を高くすることができる。
本発明の実施の形態1に係るモータ駆動回路を示す回路ブロック図である。 図1の半導体モジュールの回路図である。 半導体モジュールの内部構造を上面側から示した図である。 図3のA−A断面の矢印方向から見た図である。 半導体モジュールの外観斜視図である。 電力変換装置の実装形態を示す図である。 半導体モジュールにおけるスナバ回路を収容するフレーム受台の実装構造を示す図である。 スナバ回路とフレーム受台の実装構造を説明する展開図である。 本発明の実施の形態2に係る半導体モジュールの回路図である。 自動車用電気駆動システムの構成図である。 本発明の実施の形態3による太陽光発電用の電力変換システムの構成図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、図中における同等または対応する部品、箇所については同番号を付す。
実施の形態1.
図1は本発明の実施の形態1に係るモータ駆動回路を示す回路ブロック図であり、図2は図1の半導体モジュールの回路図である。図1に示した電力変換装置1は、三相インバータの例である。電力変換装置1は、直流高圧電源2から供給される直流電力を交流電力に変換し、回転機(モータ)3を駆動する。電力変換装置1は、電力経路の接続端子として、一次側に正極端子Pdc、負極端子Ndc、二次側にUac端子、Vac端子、Wac端子を備えている。一次側の正極端子Pdc、負極端子Ndcには、直流高圧電源2が接続され、直流電力の導通路となっている。二次側には三相交流の回転機3のU相がUac端子に、V相がVac端子に、W相がWac端子に接続され、交流電力の導通路となっている。このモータ駆動回路は、後述するスイッチ素子によって断続される電流が流れる主回路と、スイッチ素子のオン、オフを制御する制御回路(図示せず)から構成されている。
電力変換装置1は、U相アームを構成する半導体モジュール8u、V相アームを構成する半導体モジュール8v、W相アームを構成する半導体モジュール8w、平滑コンデンサ4から構成される。各相の半導体モジュール8u、8v、8wは、2組の、IGBT5及びPiNダイオード6からなるパワー半導体素子100と、スナバ回路7から構成される。IGBT5はバイポーラ型のトランジスタであり、スイッチ素子に相当する。また、PiNダイオード6はPN接合を整流機能に用いたバイポーラ型のダイオードであり、整流素子に相当する。ここでIGBT5とPiNダイオード6のいずれも、シリコン(Si)半導体材料から製造されるものである。また、スナバ回路7は例として抵抗素子及びコンデンサ素子を直列に接続したRCスナバが採用されている。
U相アームを構成する半導体モジュール8uは、図2に示すように、2つのパワー半導体素子100a、100bが直列に接続されており、パワー半導体素子100aはIGBT5a、PiNダイオード6aから成り、パワー半導体素子100bはIGBT5b、PiNダイオード6bから成る。IGBT5aのエミッタEはIGBT5bのコレクタCに接続され、PiNダイオード6aはIGBT5aに逆並列になるように、そのアノードAがIGBT5aのエミッタEに、カソードKがIGBT5aのコレクタCに接続される。また、PiNダイオード6bはIGBT5bに逆並列となるように、そのアノードAがIGBT5bのエミッタEに、カソードKがIGBT5bのコレクタCに接続される。IGBT5aのコレクタCは主回路と半導体モジュール8uとの正極接続点Puに接続され、IGBT5bのエミッタEは主回路と半導体モジュール8uとの負極接続点Nuに接続される。IGBT5aのエミッタE及びIGBT5bのコレクタCは主回路と半導体モジュール8uとの中間接続点Muに接続される。また、スナバ回路7uは抵抗素子7ua及びコンデンサ素子7ubが直列に接続しており、スナバ回路7uの一方の端子はIGBT5aのコレクタCと同電位となる正極接続点Puに接続され、スナバ回路の他方の端子はIGBT5bのエミッタEと同電位となる負極接続点Nuに接続される。これらIGBT5a、5b、PiNダイオード6a、6bおよびスナバ回路7uによりU相アームが構成される。
また、V相アームを構成する半導体モジュール8v、W相アームを構成する半導体モジュール8wも、U相アームを構成する半導体モジュール8uと同様の構成である。IGBT5c、5d、PiNダイオード6c、6dおよびスナバ回路7vによりV相アームが、IGBT5e、5f、PiNダイオード6e、6fおよびスナバ回路7wにより、W相アームが構成される。IGBT5cのコレクタCは正極接続点Pvに接続され、IGBT5dのエミッタEは負極接続点Nvに接続される。IGBT5eのコレクタCは正極接続点Pwに接続され、IGBT5fのエミッタEは負極接続点Nwに接続される。IGBT5cのエミッタE及びIGBT5dのコレクタCは中間接続点Mvに接続される。IGBT5eのエミッタE及びIGBT5fのコレクタCは中間接続点Mwに接続される。このように、半導体モジュール8(8u、8v、8w)には、パワー半導体素子100のスイッチ素子5としてIGBTが、整流素子6としてPiNダイオードが互いに逆並列に接続しつつ、この接続体を直列に接続したものに並列にスナバ回路7を接続し、これらを一つのアーム構成としたものが実装されている。
平滑コンデンサ4の一方の端子は各相アームの高電位端であるIGBT5a、5c、5eのコレクタCと同電位となる直流高圧電源2の出力の高電位側へ、つまり端子Pdcに接続される。IGBT5a、5c、5eはそれぞれ正極接続点Pu、Pv、Pwにて、正極接続点Pu、Pv、Pwと端子Pdcとを接続する配索導電部材21に接続される。
また、平滑コンデンサ4の他方の端子は各相アームの低電位端であるIGBT5b、5d、5fのエミッタEと同電位となる直流高圧電源2の出力の低電位側へ、つまり端子Ndcに接続される。IGBT5b、5d、5fは、それぞれ負極接続点Nu、Nv、Nwにて、負極接続点Nu、Nv、Nwと端子Ndcとを接続する配索導電部材21に接続される。
さらに、U相アームの中間点であるIGBT5aのエミッタEとIGBT5bのコレクタCの接続部は、中間接続点Muから配索導電部材21を経て端子Uacを介し、回転機3のU相に接続される。同様にV相アームの中間点であるIGBT5cのエミッタEとIGBT5dのコレクタCの接続部は、中間接続点Mvから配索導電部材21を経て端子Vacを介し、回転機3のV相に接続される。また、W相アームの中間点であるIGBT5eのエミッタEとIGBT5fのコレクタCの接続部は、中間接続点Mwから配索導電部材21を経て端子Wacを介し、回転機3のW相に接続される。したがって、IGBT5aからIGBT5fをスイッチングしてスイッチ オン、スイッチ オフを切替えることにより、回転機3の端子電圧を調整し、ひいては、回転機3の出力トルクや回転速度を制御する事ができる。
本実施の形態における、ノイズの発生と、スナバ回路によるノイズの外部への漏洩防止との仕組みは以下の通りである。パワー半導体素子100において、スイッチのオン、オフを切換することでサージ電圧が発生する。詳細には、IGBT5をオン、オフする時、またはPiNダイオード6において逆回復時に、急激な電流変化(di/dt)が起こり、半導体モジュールの配線インダクタンスLによって、サージ電圧L・di/dtが発生する。このサージ電圧に起因した高周波のノイズが直流高圧電源2や回転機3に漏洩するところを吸収するのがスナバ回路7の役割である。つまり、容量性部材であるコンデンサ素子7bの働きにより、スナバ回路はサージ電圧に起因した高周波のノイズの経路となり、さらに、スナバ回路に流入したノイズは抵抗素子7aで電力消費される。よって、ノイズが直流高圧電源2や回転機3に漏洩することを防止し、かつバイパスされたノイズの振動を抑制することが可能となる。サージ電圧によるノイズには、サージ電圧により発生するサージ電流のみならず、半導体モジュールが有する浮遊容量において生成されるノイズとこのサージ電流の合成によって得られたノイズなど、サージ電圧に起因する種々のノイズが含まれる。また、サージ電圧の因子となる配線インダクタンスLを小さくすることもノイズの抑制には重要である。
発生したノイズは、抵抗素子の抵抗値の大きさとコンデンサ素子の容量の大きさに依存してスナバ回路にバイパスされるため、選定された素子によっては所望のノイズをバイパスすることができない。よって発生するノイズを主回路やパワー半導体素子等の全体構成から見据えて、適切な抵抗素子とコンデンサ素子を選定する。また、本実施の形態1では、U相アームに対し一括で設けられた一括スナバを採用したが、各スイッチ素子に1対1で設けられる個別スナバとしてもよく、例えばIGBT5a、5bそれぞれにスナバ回路を接続してもよい。スナバ回路には種々の構成があり、本実施の形態ではRCスナバを採用したが、これに限らず、容量性部材のみを配したCスナバ、容量性部材に抵抗と整流素子を組み合わせたRCDスナバ(充放電型RCDスナバ、放電阻止型スナバ)等があり、用途やコストに応じて選定すればよい。個別スナバであれば、それぞれのパワー半導体素子に最適なスナバ回路の回路素子を選定でき、一方、一括スナバであればスナバ回路を簡素化できる。
本実施の形態の半導体モジュール8において、各IGBT、PiNダイオードはモールド樹脂18に封止された状態で実装され、各スナバ回路7はモールド樹脂18の外部に露出した後述の主端子10に直接接続されている。その構造を以下に図を用いて説明する。図3は半導体モジュールの内部構造を上面側から示した図であり、図4は図3のA−A断面の矢印方向から見た図である。図5は半導体モジュールの外観斜視図である。これらの図を用いて半導体モジュール8の構造を説明する。
三相インバータ1の主回路のアーム構成のうち、U相上側アームのパワー半導体素子100aとしてIGBT5aとPiNダイオード6aが、金属ブロック11aの上部に、半田9によって接合され、載置されている。IGBT5aは、上面側にエミッタ電極Eとゲート電極Gが形成され、下面側にコレクタ電極Cが形成されている。また、PiNダイオード6aは、上面側にアノード電極Aが、下面側にカソード電極Kが形成されている。IGBT5aの上面側にあるゲート電極Gには、外部との間でIGBT5aのオン、オフを制御する制御信号を入出力するための信号線として、3本のボンディングワイヤ19aのうちの1本の一端が接続されており、このボンディングワイヤ19aの他端は制御端子17aに接続されている。3本のボンディングワイヤ19aのうち残り2本とそれに接続する制御端子17aは、図示しないが、温度検知のためIGBT5aのチップ上に形成された検温ダイオードのアノード電極、カソード電極にそれぞれ接続されるものである。このゲート電極Gから制御端子17aに至る導通路は制御回路に相当し、主回路とは異なり、また制御端子17aは主端子とは異なる。
IGBT5aの上面側のエミッタ電極Eと、PiNダイオード6aの上面側のアノード電極Aは、ともに電極フレーム16cへ半田9によって接合される。また、電極フレーム16aが、金属ブロック11aへ半田9によって接合される。電極フレーム16a及び電極フレーム16cにおけるモールド樹脂18の外側に突出した部分は、それぞれ正極接続点Pu及び中間接続点Muとして配索導電部材21に接続する。
また、同様にU相下側アームのパワー半導体素子100bとしてIGBT5bとPiNダイオード6bが、金属ブロック11bの上部に半田9によって接合、載置されている。IGBT5bはIGBT5aと同じく、上面側にエミッタ電極Eとゲート電極Gが形成され、下面側にコレクタ電極Cが形成されている。PiNダイオード6bはPiNダイオード6aと同じく、上面側にアノード電極Aが、下面側にカソード電極Kが形成されている。IGBT5bのゲート電極Gと図示しないIGBT5bのチップ上に形成された検温ダイオードのアノード電極、カソード電極は、ボンディングワイヤ19bを介して制御端子17bに接続される。
IGBT5bの上面側のエミッタ電極Eと、PiNダイオード6bの上面側のアノード電極Aは、ともに電極フレーム16bへ半田9によって接合される。また、電極フレーム16cが、金属ブロック11aの上方から分枝しつつ、金属ブロック11bへ半田9によって接合される。電極フレーム16bにおけるモールド樹脂18の外側に突出した部分は、負極接続点Nuとして配索導電部材21に接続する。
電極フレーム16a、電極フレーム16b、電極フレーム16cは、モールド樹脂18で封止された封止体から、封止体の下面と略平行に、側方へ突出している。電極フレーム16aと電極フレーム16bは封止体の同一側面から平行して突出しており、その対向する側面から電極フレーム16cが突出している。これら電極フレーム16a、16b、16cにおけるモールド樹脂18の外側に突出した一部分は、特許請求の範囲における、スイッチ素子により断続される電流が流れる主回路と電気的に接続する主端子10にいずれも相当し、それぞれ主端子10a、10b、10cとする。
主端子10a、10bには、スナバ回路7の実装基板7cが取付けられる。この実装基板7cには共締め孔14が空いており、ネジ部材15により、主端子10a、10bと共に共締めされる。図5のネジ部材15は、共締めする前の状態を示しており、図4のネジ部材15の状態となるように、下方にある共締め孔14に挿入するものである。ネジ部材15は図示しないが、主端子10a、10bの下方にあるナットで受けて締めている。この共締め時に、図示しない配索導電部材21も共締めすることで、半導体モジュールを含めた主回路が構成される。また、実装基板7c上には抵抗素子7aとコンデンサ素子7bが配置されると共に抵抗素子7aとコンデンサ素子7bは直列に接続しており、実装基板7cを介して主端子10a及び10bに電気的に接続している。
金属ブロック11a、11bは電流導通の機能も有しており、パワー半導体素子100a、100bの電極と接続されて、その電極と同電位となる。一方、後述する金属ベース20b(図6、図7参照)は電力変換装置1の筺体の一部となる、または、筺体に対して金属ネジ等を用いて剛性を保って係止されるため、装置全体を外部に取り付ける部分と同電位となる。そのため、金属ブロック11a、11bと金属ベース20bとの間は、放熱性と絶縁性の両立する要求を満たすために、シリカやアルミナなどの伝熱フィラー材を混入したシート状の高分子樹脂(高熱伝導絶縁層)12を適用して介挿される。
金属ブロック11aと金属ブロック11bは、共にシート状の高分子樹脂12の上面に配置しており、高分子樹脂12の反対面(金属ブロック11a、11bとの当接面と対向する面)に設けられた金属箔13との間で、電気絶縁されている。
金属ブロック11aの電位は、IGBT5aのコレクタ電極Cと同電位であり、電極フレーム16aを通って、正極接続点Px(Pu、Pv、Pw)を経由し、配索導電部材21によって直流高圧電源2の出力の高電位側へ接続される。また、金属ブロック11bの電位は、IGBT5bのコレクタ電極Cと同電位であり、電極フレーム16cを通って、中間接続点Mx(Mu、Mv、Mw)を経由し、端子Xac(Uac、Vac、Wac)にて、回転機3の三相端子と接続される。IGBT5bのエミッタ電極Eと、PiNダイオード6bのアノード電極Aは、電極フレーム16bに接合し、負極接続点Nx(Nu、Nv、Nw)を経由して、配索導電部材21によって直流高圧電源2の出力の低電位側へ接続される。したがって、電極フレーム16bは、直流高圧電源2の出力の低電位と同じ電位となる。なお、U相、V相、W相の各半導体モジュール8u、8v、8wの電極フレーム16a、電極フレーム16b、電極フレーム16cには、各相を通じて同一番号を付与しているが、各相別個に電極フレーム16a、電極フレーム16b、電極フレーム16cを有している。
IGBT5aとIGBT5bとは、直列接続の短絡状態とならないよう、同時にはスイッチ オンの状態にはならないようスイッチング制御される。IGBT5aがスイッチ オンの状態では、正(半導体モジュール8から回転機3へ流出する向き)の方向に電流は流れ、IGBT5aのエミッタ電極Eの電位は、直流高圧電源2の出力の高電位と略同電位となり、電極フレーム16cを介して接続される金属ブロック11bの電位も同電位となる。一方、IGBT5bがスイッチ オンの状態では、負(回転機3から半導体モジュール8へ流入する向き)の方向に電流は流れ、IGBT5bのコレクタ電極Cの電位は、直流高圧電源2の出力の低電位と略同電位となり、電極フレーム16cを介して接続される金属ブロック11bの電位も同電位となる。
パワー半導体素子100は、その寸法がおよそ5mm×5mm程度から20mm×20mm程度、あるいは、これに準じた矩形の寸法で構成されており、モールド樹脂18の寸法は50mm×50mm程度となる。
以上のように構成された半導体モジュールは、サージ電圧によるノイズが外部に漏洩することを防止しつつ、ヒートサイクルにおける高耐久性と、半導体モジュールの汎用性が高いという効果をも達成するものである。以下にその効果を説明する。本発明の半導体モジュールは、スイッチ素子及びスイッチ素子に逆並列に接続された整流素子を有するパワー半導体素子を内蔵し、スイッチ素子により断続される電流が流れる主回路と電気的に接続する複数の主端子が外部に露出するようにモールド樹脂にて封止された樹脂封止型の半導体モジュールであって、容量性部材を有するとともにパワー半導体素子に発生するサージ電圧によるノイズを主端子間でバイパスするスナバ回路部を備えている。本実施の形態に沿えば、IGBT5及びIGBT5に逆並列に接続されたPiNダイオード6を有するパワー半導体素子100を内蔵し、IGBT5により断続される電流が流れる主回路と電気的に接続する複数の主端子10が外部に露出するようにモールド樹脂18にて封止された半導体モジュール8であって、コンデンサ素子7bを有するとともにサージ電圧によるノイズを主端子10aと主端子10bとの間でバイパスするスナバ回路7を備える。そのため、パワー半導体素子100をスイッチ オン、オフすることで発生するサージ電圧によるノイズが、このスナバ回路部にバイパスされ、半導体モジュールから漏洩することを防止できる。スナバ回路部にも配線インダクタンスが存在し、ノイズの発生因子となるため、配線を短くしたり、太くしたりすることで低インダクタンス化を図り、ノイズの抑制をすればよい。
さらに、スナバ回路部は、モールド樹脂が形成するいずれかの外面の同じ面から露出する2つの主端子に直接接続されている。本実施の形態に沿えば、スナバ回路7は、モールド樹脂18の同じ側面から露出する主端子10a、10bに直接接続されているため、ノイズがバイパスされる経路を小さくすることができる。そのため、従来の半導体モジュールでは、ノイズがバイパスされる経路が大きいことで大きなノイズが新たに発生し、半導体モジュールから外部との電気的な接続線を通じてこのノイズが漏洩したり、放射ノイズ対策に金属筐体のシールド性を高性能化させねばならないという課題が生じていたが、本発明では、大きなノイズの発生を抑制することで、ノイズの漏洩を防止しつつ、格別のシールド性の高性能化を要せずとも済む。
また、スナバ回路部は、モールド樹脂が形成する外面から露出する2つの主端子に接続されている。本実施の形態に沿えば、スナバ回路7は、モールド樹脂18の側面から露出する主端子10a、10bに接続されている。そのため、スナバ回路部における各素子、例えばコンデンサと抵抗の選定、取付けをモールド樹脂による封止後にできる。サージ電圧により発生するノイズは、スイッチング周波数を含むスイッチ回路の全体構成によって異なり、スナバ回路部にこのノイズを吸収させるためには、主回路の動作特性に見合った適切な素子をスナバ回路部で選定しなければならない。そのため、パワー半導体素子と共にスナバ回路部をも樹脂封止していた従来の半導体モジュールの場合、ノイズを適切にスナバ回路部にバイパスするためには、既に樹脂封止された半導体モジュールでは、用いられるスイッチ回路が制限されるが、本発明の半導体モジュールの場合、既に樹脂封止された半導体モジュールであっても、主回路の動作特性に見合ったスナバ回路部を選定し取付け可能であるため、用いられる回路に制限がなく、半導体モジュールの汎用性が高めつつ、ノイズを抑制できる。
同様に、スナバ回路部は、モールド樹脂が形成する外面から露出する2つの主端子に接続されているため、ヒートサイクルにおける耐久性が高い。つまり、従来のパワー半導体素子と共に半導体スナバまでも樹脂封止していた半導体モジュールでは、モールド樹脂により封止されるパーツ数が多く、ヒートサイクルによりひびや剥がれが発生するリスクが高くなっていたところ、本発明の半導体モジュールは、パワー半導体素子を樹脂封止する一方で、スナバ回路部は、モールド樹脂の外部で接続されるため、モールド樹脂に封止されるパーツ数が減り、ヒートサイクルによりひびや剥がれが発生するリスクを減少させることができる。
以上の効果を有する構成に加えて、本発明では、スナバ回路部は、主回路と半導体モジュールとを電気的に接続する導電部材と共に第1端子または第2端子に締付け固定される共締め固定部を有し、スナバ回路を構成するスナバ回路素子が実装されるスナバ回路実装基板を備えることも可能である。本実施の形態に沿えば、図3〜図5にあるように、スナバ回路7は、配索導電部材21と共に第1端子10aまたは第2端子10bに締付け固定される共締め孔14を有し、スナバ回路素子である抵抗素子7a及びコンデンサ7bが実装される実装基板7cを備えることも可能である。この構成により、半導体モジュールのうち、スナバ回路部とスナバ回路部を除くモールド樹脂に樹脂封止される部分とを、並行して製造することができ、製造時間の短縮が可能となるとともに、スナバ回路部を基板で取り扱うことができるため、その取扱いが簡単である。また、共締めすることで、パーツ数を削減し、製造工程数及びコストを減少させることができるとともに、振動に強く、頑丈な固定が可能となる。本実施の形態では、主端子10a、主端子10bの両方で共締めしたが、いずれか一方を共締めとし、他方を別の方法で電気的に接続してもよい。
以上の本実施の形態1では、半導体モジュール8の主端子のうち主端子10a及び主端子10bを一方の側面から露出し、その側面と反対の側面から主端子10cを露出させたが、これに限らず、例えば同一の側面から主端子10a、10b、10cが露出するようにしてもよく、複数の主端子のうち主端子10a及び主端子10bが、モールド樹脂18が形成するいずれかの外面の同じ面から露出していればよい。
本実施の形態1では一括スナバを用いて説明してきたが、同一の側面から主端子10a、10b、10cが露出する場合、主端子10a及び主端子10c間をバイパスする第1のスナバ回路、主端子10b及び主端子10c間をバイパスする第2のスナバ回路と2つのスナバ回路部を備える構成であってもよい。これは上記で説明した個別スナバに相当する。また、本実施の形態1では3相それぞれに一括スナバを用いた構成であったが、少なくとも1つのパワー半導体素子に対して個別スナバを備える構成であれば、本発明の効果はある。
また、主端子の数は3つに限らず、例えばパワー半導体素子を1つ含んだ半導体モジュールであれば正極側と負極側の2つの主端子となる。また、3相全てのパワー半導体素子を含む半導体モジュールや、Hブリッジ回路を構成するパワー半導体素子からなる半導体モジュールであれば主端子の数はさらに増えうるが、スナバ回路部がこれらの主端子に直接接続されることで、これら半導体モジュールも本発明の効果を満たす構成となる。
また、図3〜図5にあるようにスナバ回路7と配索導電部材21とを共締めしたが、溶接や半田付けを用いて主端子と接続してもよく、さらにスナバ回路7と主端子、配索導電部材21と主端子、それぞれ別に接続してもよい。
実施の形態2
次に、本発明の実施の形態2に関して、以下に図を用いて説明する。回路ブロック図や半導体モジュールのモールド樹脂内の素子の構成等は、実施の形態1と同様であり、実施の形態1と異なる点、新たな点について詳述する。図6は、電力変換装置の実装形態を示す図である。図6は、電力変換装置1として、三相インバータを構成した場合であり、金属ベース20bに対して、3個の半導体モジュール8u、8v、8wの搭載状態を模式的に示している。U相アームに対応する半導体モジュール8u、V相アームに対応する半導体モジュール8v、W相アームに対応する半導体モジュール8wのそれぞれが金属ベース20bの上面へ整列して配置される。
三相インバータには、半導体モジュール8u、8v、8wのモールド樹脂18より突出する各電極フレーム16a、16b、16cを支持するフレーム受台35、36が備えられ、このフレーム受台35、36は端子台に相当する。電極フレーム16a及び電極フレーム16bはフレーム受台36に共に固定され、電極フレーム16cは金属ベース20bに固定される。フレーム受台35、36は、PPS(ポリフェニレンサルファイド)、PBT(ポリブチレンテレフタレート)といったエンジニアリングプラスチック材料からなり、電極フレーム16と金属ベース20bとの間に配置して電気絶縁を保つ。また、スナバ回路7は本実施の形態1の図3〜図5では実装基板7cを備える構成であったが、本実装の形態2では、各フレーム受台36に収容された構成とする。収容されたスナバ回路7の詳細は、後述の図7、図8にて記載する。
金属ベース20bはヒートシンクを兼ねる形態のものであり、金属ベース20bの下面には表面積を増して放熱に適するよう放熱フィン24が形成されている。IGBT5a、5b、PiNダイオード6a、6bで発生した熱は金属ベース20bへ伝熱し、下部の放熱フィン24から空気、水、不凍液などの冷媒へ放熱される。
各電極フレーム16a、16b、16cの主端子10a、10b、10cは、図示しない配索導電部材21に係合しており、各相の主端子10a、10bは、図示しない平滑コンデンサ4、正極端子Pdc及び負極端子Ndcへそれぞれ電気的に接続している。また、各相の主端子10cは、図示しない端子Uac、Vac、Wacへそれぞれ電気的に接続している。
図7は半導体モジュール8uにおけるスナバ回路7uとスナバ回路7uを収容するフレーム受台36の実装構造を示す図である。フレーム受台36はフレーム受台基部31とフレーム受台蓋部32の2部品から成るが、これに限定されずフレーム受台基部31とフレーム受台蓋部32が一体になったものでもよい。電極フレーム16aと電極フレーム16bの間で、電極フレーム16a側から第1導通体33、抵抗素子7a、第3導通体30、コンデンサ素子7b、第2導通体34の順にこれらが物理的にも電気的にも接続している。
第3導通体30は、例えば銅材を断面形状がU字状に加工してバネ性を付与した部品であって、電極フレーム16aと電極フレーム16bとの間で、ほぼ等距離の位置で、フレーム受台基部31内の最下面に載置される。第3導通体30の電極フレーム16a寄りの側面には、抵抗素子7aが、側面の電極を第3導通体30に接触するよう配置される。同様に、第3導通体30の電極フレーム16b寄りの側面には、扁平状のコンデンサ素子7bが、側面の電極を第3導通体30に接触するよう配置される。
第1導通体33及び第2導通体34は、板状の銅材などの金属導体を断面形状がJ字状に加工してバネ性を付与したものである。正側の第1導通体33は、一端が電極フレーム16aの下面と接し、他端は、抵抗素子7aにおける、抵抗素子7aと第3導通体30との上記接触面と対向する側面の電極に接するよう配置される。負側の第2導通体34は、一端が電極フレーム16bの下面と接し、他端は、コンデンサ素子7bにおける、コンデンサ素子7bと後述する第3導通体30との接触面と対向する側面の電極に接するよう配置される。
これら第1導通体33、第2導通体34、第3導通体30、抵抗素子7a、コンデンサ素子7bは、フレーム受台基部31の凹凸により、位置決めされて、上記の接続関係を構成する。また、フレーム受台蓋部32が、電極フレーム16a、電極フレーム16bの間で、上方から、フレーム受台基部31に対して嵌合するように配置する。
図8はスナバ回路7uとフレーム受台36の実装構造を説明する展開図であり、図7に示す実装構造を展開すると図8の展開図が得られる。半導体モジュール8uは、モールド樹脂18の一側面から電極フレーム(正極接続点Pu含む)16aと電極フレーム(負極接続点Nu含む)16bが平行して突出している。また、前述の一側面と対向する側面から電極フレーム(中間接続点Mu含む)16cが突出している。電極フレーム16aと電極フレーム16bの下方に、フレーム受台基部31が位置しており、その底面は金属ベース20bに当接する。第3導通体30は、フレーム受台基部31内の最下部に位置決めして収容される。また、フレーム受台基部31内の最下部に対し、電極フレーム16aと電極フレーム16bに対向する面は盛り上がっており、電極フレーム16aに対向する面の一部には切り欠き312aが設けられる。同様に、電極フレーム16bに対向する面の一部には切り欠き312bが設けらる。また、フレーム受台蓋部32の下面においても、電極フレーム16aに対向する面の一部に切り欠き321aが設けられ、電極フレーム16bに対向する面の一部に切り欠き321bが設けられる。
切り欠き312aへは第1導通体33の一部が電極フレーム16aの直下に位置するよう収容される。切り欠き312bへは第2導通体34の一部が電極フレーム16bの直下に位置するよう収容される。抵抗素子7aとコンデンサ素子7bは、それぞれ両側方面が、第1導通体33と第3導通体30、第2導通体34と第3導通体30に接触するようにフレーム受台基部31に収容される。
フレーム受台基部31とフレーム受台蓋部32が嵌合したとき、第1導通体33の一部は上方から切り欠き321aに収容され、第2導通体34の一部は上方から切り欠き321bに収容される。また、第1導通体33、第2導通体34及び第3導通体30は、抵抗素子7a、コンデンサ素子7bに対してバネとして働く。つまり、抵抗素子7aの電極面である両側方面は、それぞれ、第1導通体33と第3導通体30のバネ性で付勢されて、抵抗素子7aに対して第1導通体33と第3導通体30が電気的に接続する。同様に、コンデンサ素子7bの電極面である両側方面は、それぞれ、第2導通体34と第3導通体30のバネ性で付勢され、コンデンサ素子7bに対して第2導通体34と第3導通体30が電気的に接続する。
なお、電極フレーム16cの下部へは、スナバ回路7uが実装されないものの、フレーム受台36と同様な絶縁材料から成るフレーム受台35を配して、金属ベース20bとの間の電気絶縁を保っている。
また、フレーム受台基部31とフレーム受台蓋部32との嵌合の維持については、明示していないが、図示していない別の係止部材で固定している。または、フレーム受台蓋部32の一部が電極フレーム16a、電極フレーム16bの下面に入り込むような羽根状の延伸部を備えており、その延伸部が入り込むことで固定してもよい。または、電極フレーム16a、電極フレーム16bの主端子10を配索導電部材21と締結するのに連動して、嵌合する方向に押圧するものであっても良い。
また、本実施の形態はRCスナバを用いたため第3導通体30を用いて電気的に接続したが、例えばCスナバであれば第3導通体30を用いる必要はなく、コンデンサ素子の両端子を、それぞれ第1導通体33、第2導通体34に接続すればよい。このように、スナバ回路素子は構成する素子数は1つに限らない。1つの素子で構成される場合は、一方の端子が第1導通体33に接続され、他方の端子が第2導通体34に接続されるが、連結した複数の素子で構成される場合は、その連結体の一端の素子に第1導通体33が接続し、他端の素子に第2導通体34が接続する。この際、各素子間は例えば第3導通体30によってそれぞれ接続するようにすればよい。
以上のように構成された、本実施の形態2にかかる半導体モジュールは、第1端子及び第2端子を支持するとともにスナバ回路部を収容する端子台を備え、スナバ回路部は、スナバ回路を構成するスナバ回路素子と、スナバ回路素子の一方の端子及び第1端子を電気的に接続するように、スナバ回路素子の一方の端子及び第1端子を付勢する弾性力を有する第1導通体と、スナバ回路素子の他方の端子及び第2端子を電気的に接続するように、スナバ回路素子の他方の端子及び前記第2端子を付勢する弾性力を有する第2導通体と、を備えている。本実施の形態2に沿えば、実施の形態1に記載の実装基板7cを備えた構成に替えて、図6〜図8にあるように、第1端子10a及び第2端子10bを支持するとともにスナバ回路7を収容するフレーム受台36を備え、スナバ回路7は、スナバ回路素子である抵抗素子7a及びコンデンサ7bと、抵抗素子7aの一側面の電極と第1端子10aを電気的に接続するように、抵抗素子7aの該電極及び第1端子10aを付勢する弾性力を有する第1導通体33と、コンデンサ7bの一側面の電極と第2端子10bを電気的に接続するように、コンデンサ7bの該電極及び第2端子10bを付勢する弾性力を有する第2導通体34と、を備えている。そのため、第1端子及び第2端子を支持するものとスナバ回路部を収容するものを一体化したことにより、パーツ数を減らすことができる。また、第1端子及び第2端子にスナバ回路部を電気的に接続する際に、溶接や締付けを用いず、第1導通体及び第2導通体の弾性力を利用するため、スナバ回路部の組立を簡単にすることができる。
実施の形態3.
次に、本発明の実施の形態3に関して、図9を用いて説明する。図9は、本発明の実施の形態3に係る半導体モジュールの回路図である。実施の形態1では、半導体モジュール8(8u、8v、8w)に封止されるパワー半導体素子100として、シリコン半導体材料によるバイポーラ型半導体のIGBT、同じくバイポーラ型半導体のPiNダイオードを用いたが、図9ではユニポーラ型のパワー半導体素子を用いる例を示しており、いずれも、一つのアームを構成単位としている。
図9(a)は、スイッチ素子としてIGBT5a、5bを用い、整流素子としてPiNダイオード6a、6b(図2参照)に替えて、ショットキーバリアダイオード(金属接合障壁ダイオード、SBD)26a、26bを適用するものである。このパワー半導体素子に並列にスナバ回路7(抵抗素子7a、コンデンサ素子7b)が接続している。ショットキーバリアダイオードはユニポーラ型の半導体素子であることから、電流がダイオード内を、順方向に導通している状態から遮断する状態へ移行する転流動作の際に、リカバリ電流(逆回復電流)が、ほとんど流れず、PiNダイオードと比較して、発生損失が軽減されるという特徴がある。
図9(b)は、整流素子としてPiNダイオード6a、6bに替えて、ショットキーバリアダイオード26a、26bを適用し、スイッチ素子としてIGBT5a、5bに替えて、MOS−FET27a、27bを適用するものである。このパワー半導体素子に並列にスナバ回路7(抵抗素子7a、コンデンサ素子7b)が接続している。ショットキーバリアダイオード26a、26bとMOS−FET27a、27bのいずれも、ユニポーラ型の半導体素子であり、ショットキーバリアダイオード26a、26bにあっては、リカバリ電流がほとんど流れず、発生損失が軽減される。
また、MOS−FET27a、27bにあっては、ユニポーラ型の半導体素子であるがゆえ、IGBTのようにターンオフ時の終盤に、ドリフト層内の蓄積キャリアが、再結合により消滅するまでの期間としてテール電流が流れるといった現象が生じず、スイッチングの応答が速いという特徴がある。スイッチングの応答が速いという特性を活かし、発生損失を軽減することができる。
図9(c)は、スイッチ素子としてIGBT5a、5bに替えて、MOS−FET27a、27bを適用し、MOS−FET27a、27bが整流素子の機能をも果たす構成のものである。この2つのMOS−FET27a、27bによる直列回路に並列にスナバ回路7(抵抗素子7a、コンデンサ素子7b)が接続している。逆バイアス時(ドレイン電極の電位よりもソース電極の電位の方が高い状態)には、MOS−FET27a、27bの半導体構造として内在するボディダイオードが、上記のPiNダイオードやSBDのように還流ダイオードとして機能する。このように、半導体が有するボディダイオードも、スイッチ素子に逆並列に接続された整流素子に相当する。この整流作用をも有するスイッチ素子は、ユニポーラ型半導体素子の特性が当てはまるため、図9(a)、図9(b)と同様に、リカバリ電流がほとんど流れず、発生損失が軽減される、また、ターンオフ時にテール電流が流れず、スイッチングを速い応答性となるようMOS−FET27a、27bのゲート容量充電特性を設定して、発生損失を軽減することができる。
本実施の形態3における電力変換装置は、その全体を図示しないが、本実施の形態1に示した電力変換装置1において、半導体モジュール8(8u、8v、8w)の回路が、図9(a)、9(b)、9(c)に示すもののいずれかを含む構成で実現した電力変換装置である。この電力変換装置の回路構成は、本実施の形態1で示したような1種の半導体モジュールのみで構成されるものに限らず、図2、図9(a)、図9(b)、図9(c)の各回路構成を組合せた構成としてもよい。
これらMOS−FET27a、27bやショットキーバリアダイオード26a、26bといったユニポーラ型素子は、炭化珪素(SiC)、窒化ガリウム(GaN)系材料、ダイヤモンドといったワイドバンドギャップ半導体材料から製造している。従来の半導体材料として良く用いられるシリコンは、バンドギャップ値が1.12eVであった。このシリコンのバンドギャップ値よりも大きなバンドギャップ値を持つ半導体材料が、ワイドバンドギャップと総称されており、それぞれのバンドギャップ値は炭化珪素(4H−SiC)が3.25eV、窒化ガリウムが3.39eV、ダイヤモンドが5.47eVである。
上記のワイドバンドギャップ半導体を用いる利点として、高い耐圧のユニポーラ型パワー半導体素子を、実用的な特性で実現できるという点が挙げられる。これは、ワイドバンドギャップ半導体材料の絶縁破壊強度が、シリコンの絶縁破壊強度よりも、数倍以上、高い数値であるということに起因する。
高い耐圧のパワー半導体素子を実現するためには、半導体の内部のドリフト領域に厚みを持たせ、内部の電界強度が絶縁破壊を起こさないよう厚みが設定される。シリコンを用いたユニポーラ型のパワー半導体素子では、耐圧が100Vを超える領域において絶縁破壊を生じない厚みを設定しようとすると、絶縁破壊強度が低いため、ドリフト領域の厚みを厚くしなければならない。このドリフト領域の厚みは、導通時に抵抗成分としても作用し、厚いと損失が著しく増加する。そのため、同程度の耐圧のバイポーラ型のパワー半導体素子と比較してドリフト領域が厚く、特性が劣ってしまう。
例えば、自動車に搭載の電気駆動システム用の電力変換装置の場合、直流電圧が100Vから約700Vに到る範囲の電圧帯を扱うため、パワー半導体素子には耐圧が600V、あるいは1200Vのものが用いられる。この電力変換装置に、シリコンを用いたユニポーラ型のパワー半導体素子を適用した場合、ドリフト領域を厚くしなければならず、損失が大きく、発熱による温度上昇により耐熱温度を超過することから、実用困難であった。
一方、ワイドバンドギャップ半導体材料は、高い絶縁破壊強度を有し、半導体の内部のドリフト領域の厚みを薄くできるため、損失が大きくならない。そのため、耐圧を高くしても、特性が良いユニポーラ型のパワー半導体素子が実現できる。すなわち、ユニポーラ型であることから、整流素子にあっては、リカバリ電流がほとんど流れず、発生損失が軽減される、また、スイッチ素子にあっては、ターンオフ時にテール電流が流れず、スイッチングの応答性を速く設定でき、発生損失を軽減することが可能となる。
また、シリコンに比べワイドバンドギャップ半導体材料は、ドリフト領域を薄くすることができるため、損失が小さく速い応答性を示し、小型、軽量なパワー半導体素子を設けることができる。なお、絶縁破壊強度は、それぞれシリコンが3.0×10^5V/cmであるのに対して、炭化珪素(4H−SiC)が2.5×10^6V/cm、窒化ガリウムが3.3×10^6V/cm、ダイヤモンドが1×10^7V/cmである。
このワイドバンドギャップ半導体材料の高い絶縁破壊強度という特性により、ワイドバンドギャップ半導体は優れた温度特性も有する。ワイドバンドギャップ半導体は、より多くの熱エネルギーを与えないと絶縁破壊が起きないため、シリコンの場合の漏れ電流が流れ始める温度に比べ、その温度は高くなる。そのため、半導体として正常に動作する温度の上限を高く設定でき、より高温下での使用が可能となる。また、パワー半導体に供給する電力を増加させると、パワー半導体に生じる損失が増加して半導体モジュールが高温となるが、ドリフト領域が薄く損失を小さくすることができるため、温度上昇を抑えられる。以上のように、ワイドバンドギャップ半導体は高温での利用が可能となるとともに、高出力時にも温度上昇を抑えられるという、2つの温度特性に優れた特徴を有する。
上記のように、ユニポーラ型のパワー半導体素子を用いることで、スイッチ素子、整流素子の損失が軽減し、効率の向上が図れ、高電力密度の電力変換装置の実現に適している。さらに、耐圧が600Vから1200Vの、従来のシリコン半導体材料のユニポーラ型半導体素子では非実用的であった耐圧帯であっても、ワイドバンドギャップ半導体を用いれば実用化可能である。このとき、ユニポーラ型の特性とワイドバンドギャップの特性を活かすことができる。
しかしながら、ユニポーラ型のパワー半導体素子を用い、また、パワー半導体素子がワイドバンドギャップ半導体材料による600Vから1200Vに到る耐圧の半導体素子である場合、その両特性が有する速い応答性によって、電位変動が急激かつ振動的になり、ノイズを誘発し易いという問題が生じる。
そこで、本実施の形態3では、スナバ回路をモールド樹脂から露出する主端子に直接接続する構成を取るため、サージ電圧により誘発されたノイズもこの主端子間でパイパスされ、さらにこのノイズのループ経路を小さくすることができる。ゆえに、パワー半導体素子の応答性が速くなったとしても、サージ電圧によるノイズも半導体モジュールから漏洩することを防止し、速い応答性の実現とノイズ漏洩の防止が両立できる。
また、ワイドバンドギャップ半導体材料を用いることで、シリコンに比べてより高温下での使用が可能となるが、そのために電力変換装置の作動時と停止時における高温、低温状態を繰り返すヒートサイクルの耐久性がより懸念される。スナバ回路をモールド樹脂の内部に配置する従来の構成では、高温域を含むヒートサイクルによって各素子とモールド樹脂との間でひびや剥がれが生じうる箇所が多く存在した。しかし、本実施の形態3では、スナバ回路をモールド樹脂から露出する主端子に接続する構成を取るため、高温域を含むヒートサイクルであっても各素子とモールド樹脂との間でひびや剥がれが生じうる箇所が少なく、ひびや剥がれが生じにくくなる。すなわち、本実施の形態3により、高温域での使用とヒートサイクルにおける高耐久性が両立できる。
本実施の形態3では、ワイドバンドギャップ半導体材料を用いたユニポーラ型半導体で半導体モジュールを構成したが、ユニポーラ型半導体に限らず、ワイドバンドギャップ半導体材料を用いたバイポーラ型半導体であってもよい。
本実施の形態3における電力変換装置の一例としては、HEVやEVといった車両に搭載されるインバータやDC−DCコンバータが挙げられる。この際、スナバ回路部を備える本発明の半導体モジュールがこれらインバータやDC−DCコンバータに適用される。図10に本実施の形態3の半導体モジュールを車載のDC−DCコンバータ及びインバータに適用した自動車用電気駆動システムの構成図を示す。
図10の電気駆動システムは、DC−DCコンバータ102の一次側端子P1、N1にニッケル水素電池やリチウムイオン電池、燃料電池などの直流電源となる電池103を、二次側端子P2、N2にインバータ101aを接続している。更に、インバータ101aの出力側には回転機3が接続されている。回転機3は車両の駆動力源となる。DC−DCコンバータ102は、一次側の電池103の電圧をDC−DC電圧変換して二次側のインバータ101aに供給する。インバータ101aは回転機3と交流電力を授受する。このシステムは回転機3の駆動を用いて回生発電して電池103に蓄電することも可能である。
車両には、これらインバータとDC−DCコンバータの他にも多くの電子機器が搭載されるが、車両という限られた狭いスペースにこれら電子機器が搭載されるため、各電子機器間の距離が短く、各電子機器から発生するノイズの影響が大きく、特にラジオや各種制御機器はノイズの影響を受けやすい。中でも大電流、高電圧を要するインバータとDC−DCコンバータは、サージ電圧による大きなノイズを発生しやすいため、このノイズの漏洩防止が重大な課題である。インバータとDC−DCコンバータに適用された本実施の形態3の半導体モジュールは、サージ電圧によるノイズを主端子間でバイパスし、半導体モジュール外へのノイズの漏洩を防止するため、車載という条件下で特に効果的である。
また、車載のインバータとDC−DCコンバータは、大電流、高電圧での運転により発熱量も大きく、ヒートサイクルにおける各素子とモールド樹脂間のひびや剥がれがさらに懸念されるが、スナバ回路部をモールド樹脂の外面から露出する主端子に接続しているため、ヒートサイクルにおける耐久性が高く、本発明の半導体モジュールをこれらに適用することは特に効果的である。さらに車両は、砂漠や極寒地といった温度環境が苛酷な状況下での使用が考えられ、ヒートサイクルにおける耐久性が特に課題として挙げられるため、本発明の半導体モジュールは、車載時に特に効果的である。
以上に、車載のインバータとDC−DCコンバータに適用される半導体モジュールとして、本実施の形態3の半導体モジュールを用いて説明したが、本実施の形態1、2の半導体モジュールでも、上記の効果はある。ただし、本実施の形態3にある、ワイドバンドギャップ半導体で構成されたパワー半導体素子を用いた半導体モジュールの方が、ワイドバンドギャップ半導体の特性と車載のインバータとDC−DCコンバータという条件を効果的に生かしている。
実施の形態4
本発明に関する実施の形態を、実施の形態1〜3によって説明したが、これらは本発明の好適な実施事例を例示したものに過ぎない。例えば、後述の図11に示す太陽光発電におけるDC−DCコンバータやインバータに適用するものであっても良い。
図11は、本発明の実施の形態3による太陽光発電用の電力変換システムの構成図である。図11の太陽光発電用電力変換システムにおいて、DC−DCコンバータ102の一次側端子P1、N1に太陽電池104を、また、二次側端子P2、N2にインバータ101bを接続している。インバータ101bは、フィルタ105を介して商用交流電源106に接続しており、DC−DCコンバータ102は一次側の太陽電池104の発電電圧をDC−DC電圧変換して二次側のインバータ101bに供給する。インバータ101bは、直流電圧を所定の商用交流電圧の振幅、周波数にDC−AC変換して商用電力系統に供給する。
このような構成であっても、本実施の形態の半導体モジュールは、実施の形態1、2で詳述したように、サージ電圧によるノイズが半導体モジュール外へ漏洩することを防止しつつ、ヒートサイクルにおける耐久性が高く、半導体モジュールの汎用性が高いという効果を有する。また、図3〜5のようなスナバ回路実装基板を備えた場合や、図6〜8のような端子台を備えた場合、また、バンドギャップ半導体で構成した場合にも、既述の効果をそれぞれ有する。
以上に説明した実施の形態1〜4の構成、動作に限定されることはなく、本発明の範囲内にある限り、別な構成、動作へ変更を加えて実施してもよい。例えば、モールド樹脂内のスイッチ素子や整流素子等の配置、構成はこれに限定されない。また、スイッチ素子には、バイポーラトランジスタ、FET、IGBT等の能動的にスイッチの切換が行われる素子であればよく、整流素子として、本実施の形態のPiNダイオードやショットキーバリアダイオード、FETのボディダイオード等、種々の整流素子を採用してよい。
1 電力変換装置
5、5a、5b IGBT
6、6a、6b PiNダイオード
7、7u、7v、7w スナバ回路
7a、7ua 抵抗素子
7b、7ub コンデンサ素子
7c、7uc 実装基板
8、8u、8v、8w 半導体モジュール
10、10a、10b、10c 主端子
14 共締め孔
15 ネジ部材
16、16a、16b、16c 金属フレーム
18 モールド樹脂
26a、26b ショットキーバリアダイオード
27a、27b MOS−FET
31 フレーム受台基部
32 フレーム受台蓋部
33 第1導通体
34 第2導通体
35、36 フレーム受台
100、100a、100b パワー半導体素子
101a、101b インバータ
102 DC−DCコンバータ
本発明に係る半導体モジュールは、スイッチ素子及びスイッチ素子に逆並列に接続された整流素子を有するパワー半導体素子を内蔵し、スイッチ素子により断続される電流が流れる主回路と電気的に接続する複数の主端子が外部に露出するようにモールド樹脂にて封止された樹脂封止型の半導体モジュールであって、複数の主端子のうち、第1端子及び第2端子は、モールド樹脂が形成するいずれかの外面の同じ面から露出しており、容量性部材を有するとともに第1端子及び第2端子に架橋するように直接接続され、パワー半導体素子で発生するサージ電圧によるノイズを当該端子間でバイパスするスナバ回路部を備えるものである。

Claims (7)

  1. スイッチ素子及び前記スイッチ素子に逆並列に接続された整流素子を有するパワー半導体素子を内蔵し、前記スイッチ素子により断続される電流が流れる主回路と電気的に接続する複数の主端子が外部に露出するようにモールド樹脂にて封止された樹脂封止型の半導体モジュールであって、
    複数の前記主端子のうち、第1端子及び第2端子は、前記モールド樹脂が形成するいずれかの外面の同じ面から露出しており、
    容量性部材を有するとともに前記第1端子及び前記第2端子に直接接続され、前記パワー半導体素子で発生するサージ電圧によるノイズを当該端子間でバイパスするスナバ回路部を備える
    ことを特徴とする半導体モジュール。
  2. 前記第1端子及び前記第2端子を支持するとともに前記スナバ回路部を収容する端子台を備え、
    前記スナバ回路部は、
    スナバ回路を構成するスナバ回路素子と、
    前記スナバ回路素子の一方の端子及び前記第1端子を電気的に接続するように、前記スナバ回路素子の一方の端子及び前記第1端子を付勢する弾性力を有する第1導通体と、
    前記スナバ回路素子の他方の端子及び前記第2端子を電気的に接続するように、前記スナバ回路素子の他方の端子及び前記第2端子を付勢する弾性力を有する第2導通体と、
    を備える
    ことを特徴とする請求項1記載の半導体モジュール。
  3. 前記スナバ回路部は、
    前記主回路と前記半導体モジュールとを電気的に接続する導電部材と共に前記第1端子または前記第2端子に締付け固定される共締め固定部を有し、スナバ回路を構成するスナバ回路素子が実装されるスナバ回路実装基板
    を備える
    ことを特徴とする請求項1記載の半導体モジュール。
  4. 前記スイッチ素子及び前記整流素子のうち少なくとも一方は、そのバンドギャップがシリコンより大きいワイドバンドギャップ半導体で構成した
    ことを特徴とする請求項1乃至3のいずれかに記載の半導体モジュール。
  5. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料、ダイヤモンドのいずれかのワイドバンドギャップ半導体材料により形成されている
    ことを特徴とする請求項4に記載の半導体モジュール。
  6. 車載のインバータに適用され、
    前記インバータは車両の駆動用回転機を負荷とするものである
    ことを特徴とする請求項1乃至5のいずれかに記載の半導体モジュール。
  7. 車載のDC−DCコンバータに適用される
    ことを特徴とする請求項1乃至5のいずれかに記載の半導体モジュール。
JP2012281339A 2012-12-25 2012-12-25 半導体モジュール Active JP5741565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012281339A JP5741565B2 (ja) 2012-12-25 2012-12-25 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012281339A JP5741565B2 (ja) 2012-12-25 2012-12-25 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2014128066A true JP2014128066A (ja) 2014-07-07
JP5741565B2 JP5741565B2 (ja) 2015-07-01

Family

ID=51407182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012281339A Active JP5741565B2 (ja) 2012-12-25 2012-12-25 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5741565B2 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016052250A (ja) * 2015-11-19 2016-04-11 三菱電機株式会社 電力変換装置および車両駆動システム
WO2016135931A1 (ja) * 2015-02-26 2016-09-01 株式会社日立産機システム 電力変換装置及びその制御方法
WO2016199306A1 (ja) * 2015-06-12 2016-12-15 三菱電機株式会社 端子台付きパワーモジュールおよび端子台付きパワーモジュールの製造方法
WO2017051639A1 (ja) * 2015-09-24 2017-03-30 三菱電機株式会社 電力変換装置
CN106663677A (zh) * 2014-08-22 2017-05-10 三菱电机株式会社 电力变换装置
JP2017195259A (ja) * 2016-04-19 2017-10-26 株式会社デンソー 半導体モジュール、及び電力変換装置
JP2018057139A (ja) * 2016-09-28 2018-04-05 高周波熱錬株式会社 スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
JP2018099004A (ja) * 2016-12-16 2018-06-21 富士電機株式会社 電力変換装置および電源装置
CN108475983A (zh) * 2016-07-11 2018-08-31 富士电机株式会社 半导体装置及振动抑制装置
US10148166B2 (en) 2014-08-28 2018-12-04 Mitsubishi Electric Corporation Power converter and vehicle driving system
JP6448759B1 (ja) * 2017-12-26 2019-01-09 三菱電機株式会社 電力変換装置
US10202130B2 (en) 2015-01-08 2019-02-12 Mitsubishi Electric Corporation Cooling device for railroad vehicle
TWI658686B (zh) * 2016-08-22 2019-05-01 日商高周波熱錬股份有限公司 功率半導體模組、緩衝電路及感應加熱電源裝置
JP2019118164A (ja) * 2017-12-26 2019-07-18 株式会社デンソー 電力変換装置
WO2020054539A1 (en) 2018-09-12 2020-03-19 Neturen Co., Ltd. Snubber circuit, power semiconductor module, and induction heating power supply device
CN110915120A (zh) * 2017-07-21 2020-03-24 三菱电机株式会社 功率转换装置
JP2020519029A (ja) * 2017-05-02 2020-06-25 アーベーベー・シュバイツ・アーゲー 露出した端子領域を有する樹脂封止パワー半導体モジュール
WO2020157963A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置および電力変換装置
US20200395867A1 (en) * 2018-02-20 2020-12-17 Mitsubishi Electric Corporation Power semiconductor module and power conversion apparatus including the same
JPWO2021095323A1 (ja) * 2019-11-15 2021-05-20
WO2021100347A1 (ja) * 2019-11-19 2021-05-27 富士電機株式会社 半導体振動抑制回路
CN114002383A (zh) * 2021-10-26 2022-02-01 河南驰诚电气股份有限公司 一种声光一体化独立式无线气体探测器系统
CN114270504A (zh) * 2019-08-09 2022-04-01 三菱电机株式会社 半导体装置
US11621626B2 (en) 2020-12-11 2023-04-04 Fuji Electric Co., Ltd. Driving apparatus, semiconductor apparatus, and driving method
KR102635649B1 (ko) * 2022-11-01 2024-02-08 주식회사 현대케피코 선택적 스너버 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000102241A (ja) * 1998-07-21 2000-04-07 Hitachi Ltd 電力変換装置
JP2003333865A (ja) * 2003-06-02 2003-11-21 Hitachi Ltd 電力変換装置と回路基板装置
JP2007053839A (ja) * 2005-08-17 2007-03-01 Toshiba Corp スナバ回路及びこれを用いた電力変換装置
JP2008136333A (ja) * 2006-10-30 2008-06-12 Denso Corp 電力変換装置
JP2010166642A (ja) * 2009-01-13 2010-07-29 Meidensha Corp スナバモジュール
WO2012131754A1 (ja) * 2011-03-28 2012-10-04 三菱電機株式会社 スナバ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000102241A (ja) * 1998-07-21 2000-04-07 Hitachi Ltd 電力変換装置
JP2003333865A (ja) * 2003-06-02 2003-11-21 Hitachi Ltd 電力変換装置と回路基板装置
JP2007053839A (ja) * 2005-08-17 2007-03-01 Toshiba Corp スナバ回路及びこれを用いた電力変換装置
JP2008136333A (ja) * 2006-10-30 2008-06-12 Denso Corp 電力変換装置
JP2010166642A (ja) * 2009-01-13 2010-07-29 Meidensha Corp スナバモジュール
WO2012131754A1 (ja) * 2011-03-28 2012-10-04 三菱電機株式会社 スナバ装置

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084388B2 (en) 2014-08-22 2018-09-25 Mitsubishi Electric Corporation Power conversion device
CN106663677A (zh) * 2014-08-22 2017-05-10 三菱电机株式会社 电力变换装置
EP3185292A4 (en) * 2014-08-22 2018-04-18 Mitsubishi Electric Corporation Power conversion device
US10148166B2 (en) 2014-08-28 2018-12-04 Mitsubishi Electric Corporation Power converter and vehicle driving system
US10202130B2 (en) 2015-01-08 2019-02-12 Mitsubishi Electric Corporation Cooling device for railroad vehicle
WO2016135931A1 (ja) * 2015-02-26 2016-09-01 株式会社日立産機システム 電力変換装置及びその制御方法
JPWO2016135931A1 (ja) * 2015-02-26 2017-11-16 株式会社日立産機システム 電力変換装置及びその制御方法
WO2016199306A1 (ja) * 2015-06-12 2016-12-15 三菱電機株式会社 端子台付きパワーモジュールおよび端子台付きパワーモジュールの製造方法
WO2017051639A1 (ja) * 2015-09-24 2017-03-30 三菱電機株式会社 電力変換装置
JP6121080B1 (ja) * 2015-09-24 2017-04-26 三菱電機株式会社 電力変換装置
JP2016052250A (ja) * 2015-11-19 2016-04-11 三菱電機株式会社 電力変換装置および車両駆動システム
JP2017195259A (ja) * 2016-04-19 2017-10-26 株式会社デンソー 半導体モジュール、及び電力変換装置
US20180309438A1 (en) * 2016-07-11 2018-10-25 Fuji Electric Co., Ltd. Semiconductor device and oscillation suppressing device
CN108475983B (zh) * 2016-07-11 2020-07-28 富士电机株式会社 半导体装置及振动抑制装置
JPWO2018012122A1 (ja) * 2016-07-11 2018-10-18 富士電機株式会社 半導体装置及び振動抑制装置
CN108475983A (zh) * 2016-07-11 2018-08-31 富士电机株式会社 半导体装置及振动抑制装置
US10566966B2 (en) * 2016-07-11 2020-02-18 Fuji Electric Co., Ltd. Semiconductor device and oscillation suppressing device
TWI658686B (zh) * 2016-08-22 2019-05-01 日商高周波熱錬股份有限公司 功率半導體模組、緩衝電路及感應加熱電源裝置
JP2018057139A (ja) * 2016-09-28 2018-04-05 高周波熱錬株式会社 スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
JP2018099004A (ja) * 2016-12-16 2018-06-21 富士電機株式会社 電力変換装置および電源装置
JP2020519029A (ja) * 2017-05-02 2020-06-25 アーベーベー・シュバイツ・アーゲー 露出した端子領域を有する樹脂封止パワー半導体モジュール
JP7030844B2 (ja) 2017-05-02 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 露出した端子領域を有する樹脂封止パワー半導体モジュール
CN110915120B (zh) * 2017-07-21 2023-02-28 三菱电机株式会社 功率转换装置
CN110915120A (zh) * 2017-07-21 2020-03-24 三菱电机株式会社 功率转换装置
JP2019118164A (ja) * 2017-12-26 2019-07-18 株式会社デンソー 電力変換装置
JP6448759B1 (ja) * 2017-12-26 2019-01-09 三菱電機株式会社 電力変換装置
JP2019115234A (ja) * 2017-12-26 2019-07-11 三菱電機株式会社 電力変換装置
JP7059628B2 (ja) 2017-12-26 2022-04-26 株式会社デンソー 電力変換装置
US11711025B2 (en) * 2018-02-20 2023-07-25 Mitsubishi Electric Corporation Power semiconductor module and power conversion apparatus including the same
US20200395867A1 (en) * 2018-02-20 2020-12-17 Mitsubishi Electric Corporation Power semiconductor module and power conversion apparatus including the same
WO2020054539A1 (en) 2018-09-12 2020-03-19 Neturen Co., Ltd. Snubber circuit, power semiconductor module, and induction heating power supply device
JPWO2020157963A1 (ja) * 2019-02-01 2021-10-21 三菱電機株式会社 半導体装置および電力変換装置
WO2020157963A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置および電力変換装置
JP7069358B2 (ja) 2019-02-01 2022-05-17 三菱電機株式会社 半導体装置および電力変換装置
CN114270504A (zh) * 2019-08-09 2022-04-01 三菱电机株式会社 半导体装置
JP7146113B2 (ja) 2019-11-15 2022-10-03 三菱電機株式会社 半導体装置および電力変換装置
WO2021095323A1 (ja) * 2019-11-15 2021-05-20 三菱電機株式会社 半導体装置および電力変換装置
JPWO2021095323A1 (ja) * 2019-11-15 2021-05-20
WO2021100347A1 (ja) * 2019-11-19 2021-05-27 富士電機株式会社 半導体振動抑制回路
JPWO2021100347A1 (ja) * 2019-11-19 2021-05-27
JP7147998B2 (ja) 2019-11-19 2022-10-05 富士電機株式会社 半導体振動抑制回路
DE112020001689T5 (de) 2019-11-19 2021-12-16 Fuji Electric Co., Ltd. Schaltung zur unterdrückung von halbleiterschwingungen
US11621626B2 (en) 2020-12-11 2023-04-04 Fuji Electric Co., Ltd. Driving apparatus, semiconductor apparatus, and driving method
CN114002383A (zh) * 2021-10-26 2022-02-01 河南驰诚电气股份有限公司 一种声光一体化独立式无线气体探测器系统
CN114002383B (zh) * 2021-10-26 2022-05-20 河南驰诚电气股份有限公司 一种用于控制与气体探测器联动的电磁阀的集成式控制开关
KR102635649B1 (ko) * 2022-11-01 2024-02-08 주식회사 현대케피코 선택적 스너버 회로

Also Published As

Publication number Publication date
JP5741565B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
JP5741565B2 (ja) 半導体モジュール
JP5591211B2 (ja) 電力変換装置
US9685879B2 (en) Power semiconductor module and power conversion device
US8582331B2 (en) Inverter topologies usable with reactive power
US6327165B1 (en) Power conversion apparatus for interchangeably converting alternating current and direct current
US11355477B2 (en) Power semiconductor module and power conversion device
CN103782380B (zh) 半导体模块
KR101375502B1 (ko) 전력용 반도체 모듈
CN106537586B (zh) 高电流、低切换损耗SiC功率模块
JP2012105419A (ja) 電力変換装置
US11961828B2 (en) Semiconductor device
US10916531B2 (en) Semiconductor module
JP2015135895A (ja) 半導体モジュール
US20170117820A1 (en) Semiconductor device
JP2018195694A (ja) 電力変換器
JP4724251B2 (ja) 電力半導体モジュール
JP2011030424A (ja) 電力半導体モジュール
JP6594290B2 (ja) 電力変換装置
JP5733138B2 (ja) インバータ装置
Mookken SiC MOSFETs enable high frequency in high power conversion systems
JP2019062739A (ja) 電力変換装置
JP7069885B2 (ja) 半導体装置
Zhao et al. A compact solution of IGBT-module for traction inverter of EV
JP2024066844A (ja) 半導体装置
JP2021166247A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R151 Written notification of patent or utility model registration

Ref document number: 5741565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250