JP5733138B2

JP5733138B2 - インバータ装置

Info

Publication number: JP5733138B2
Application number: JP2011209557A
Authority: JP
Inventors: 角田　義一; 義一角田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-09-26
Filing date: 2011-09-26
Publication date: 2015-06-10
Anticipated expiration: 2031-09-26
Also published as: JP2013074634A

Description

本発明は、インバータ装置に関する。

従来、例えば、特開平６−２２５５１６号公報に開示されているように、複数のインバータを共通のＰＮ母線につなぎ、それらのインバータの間にダイオードクリップ回路を設けたインバータ装置が知られている。インバータにおいてスイッチング素子をオンまたはオフさせたときに、素子の両端にスイッチングサ―ジ電圧が発生する。この電圧が過大だと素子が破損したり、そのほかの機器に悪影響を与えたりするため、サ―ジ電圧の発生を抑制する必要がある。そこで、上記従来の技術では、ダイオ―ドクリッパ回路を利用して、このような過大なサージ電圧による悪影響を抑制している。

また、例えば、特開２０００−９２８１７号公報に開示されているように、電力変換装置等におけるスイッチのスイッチング時に発生するサージ電圧を抑制するためのスナバ装置が知られている。当該公報におけるスナバ装置は、電力変換装置における個々のスイッチング素子（ＩＧＢＴ等）にそれぞれスナバ装置を設けている。このスナバ装置は、電圧判定回路としてのツェナーダイオードと、スイッチング素子（ＩＧＢＴ等）とを備えている。ツェナーダイオードは、このスイッチング素子の制御端子に接続されている。電力変換装置におけるスイッチング素子がターンオフに応じてサージ電圧が発生した場合に、サージ電圧がツェナー電圧（Ｖｚ）に達するとスナバ装置のスイッチング素子のゲートに電圧が印加されて、スナバ装置のスイッチング素子が電圧を一定に維持しながら電流を流すことができる。

特開平６−２２５５１６号公報特開２００８−１９９７８８号公報特開２０００−９２８１７号公報特開２０００−３２４７９７号公報特開２００１−２４５４６６号公報特開２０００−１２７８０号公報

昨今は、インバータ装置における小型化の要求や低コスト化の要求が益々高まっている。このような要求に対し、上記従来の技術は未だ改善の余地がある。

例えば、上記特開平６−２２５５１６号公報には、ダイオードクリッパ回路は、直流電源でスイッチング素子の極力近傍に接続し、素子がオフしたときに直流回路のインダクタンスが有するエネルギーをコンデンサで吸収する旨が記載されている。しかしながら、このようにサージ電圧対処目的としてのコンデンサをインバータとインバータとの間に入れる場合に、インバータとインバータの間にそのコンデンサを入れるための十分なスペースが要求される。これに起因して小型化が困難となるという問題が生じたり、立体配線を行う場合には接続用の端子スペースと配線のインダクタンスによる性能低下という問題が生じたりしてしまう。

また、上記特開２０００−９２８１７号公報にかかる従来技術（スナバ装置）のように、インバータのスイッチングサージ電圧抑制用回路を複数のスイッチング素子それぞれに取り付ける場合にも、スイッチング素子の個数に比例して設置スペースが増大してしまう。インバータにおいてはスイッチング素子を複数備えることが一般的であり、例えば三相インバータで６個のスイッチング素子が要求される。全スイッチング素子にスイッチングサージ電圧抑制用回路を取り付ける必要がある場合は、部材点数および組み立てコストも増大する。

本発明は、上述のような課題を解決するためになされたもので、複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができるインバータ装置を提供することを目的とする。

本発明にかかるインバータ装置は、
ＰＮ母線に接続された１つ以上の第１の主スイッチング素子を備える第１インバータと、
前記ＰＮ母線に接続された１つ以上の第２の主スイッチング素子を備える第２インバータと、
前記ＰＮ母線における前記第１インバータと前記第２インバータの間に接続されたクランプ回路であって、制御端子および前記制御端子により接続と遮断が切り替えられる２つの端子を備えかつ前記２つの端子のうち一方の端子が前記ＰＮ母線におけるＰ母線と接続しかつ他方の端子が前記ＰＮ母線におけるＮ母線と接続するスイッチング素子と、カソードが前記Ｐ母線に接続しアノードが前記スイッチング素子の前記制御端子に接続するツェナーダイオードと、を含むクランプ回路と、
を備え、
前記クランプ回路が、前記ツェナーダイオードおよび前記スイッチング素子を備える１つのクランプ装置として提供されたものであり、
前記クランプ装置の対向する２つの面の１つに前記Ｐ母線に接続すべき端子電極が形成され前記２つの面の他の１つに前記Ｎ母線に接続すべき端子電極が形成されたものであって、
前記２つの面を挟み込む一対のバスバーを備え、
前記一対のバスバーのうち一方が前記Ｐ母線に接続され、前記一対のバスバーのうち他方が前記Ｎ母線に接続されたことを特徴とする。

本発明にかかるインバータ装置によれば、複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができる。

本発明の実施の形態１にかかるインバータ装置の構成を示す回路図である。本発明の実施の形態１にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態１にかかるインバータ装置の動作を示す図である。本発明の実施の形態２にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態２にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態３にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態４にかかるインバータ装置で用いられるクランプ回路の構成を示す斜視図である。本発明の実施の形態５にかかるインバータ装置で用いられるクランプ回路の構成を示す斜視図である。本発明の実施の形態６にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態７にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態に対する変形例にかかるインバータ装置の構成を示す回路図である。本発明の実施の形態に対する変形例にかかるインバータ装置の動作を示す図である。

実施の形態１．
［実施の形態１の構成］
図１は、本発明の実施の形態１にかかるインバータ装置の構成を示す回路図である。図１には、ＰＮ母線（Ｐ母線２およびＮ母線４）と接続する３つのインバータとして、インバータ１０、インバータ２０およびインバータ３０を備えている。Ｐ母線２とＮ母線４との間には、フィルタコンデンサ６が挿入されている。インバータ１０、インバータ２０およびインバータ３０は、その内部に、スイッチング素子ＳＷを６つずつ備えた三相インバータ回路構成を備えている。インバータ１０、インバータ２０およびインバータ３０は、同様の構成を備えている。

図１に示すように、インバータ１０は、その内部にスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、およびＳＷ６を備えている。また、インバータ２０は、その内部にスイッチング素子ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０、ＳＷ１１、およびＳＷ１２を備えている。図１の回路図に示すように、各スイッチング素子ＳＷ１〜１２はそれぞれＩＧＢＴであり、個々のＩＧＢＴにフリーホイールダイオードが接続されている。スイッチング素子ＳＷ１〜１２は、それぞれの制御端子（ＩＧＢＴのゲート端子）へのパルス信号の幅が制御されることでＰＷＭ（Pulse Width Modulation）制御が実施される。以下、スイッチング素子ＳＷ１〜１２を、「主スイッチング素子」とも称す。

インバータ１０において、スイッチング素子ＳＷ２、ＳＷ４およびＳＷ６は、それぞれがフリーホイールダイオードを備える３つのローサイドスイッチング素子である。インバータ２０におけるスイッチング素子ＳＷ８、ＳＷ１０、ＳＷ１２も同様である。一方、スイッチング素子ＳＷ１、ＳＷ３、ＳＷ５は、それぞれがフリーホイールダイオードを備え、それぞれが上記ローサイドスイッチング素子（スイッチング素子ＳＷ２、ＳＷ４、ＳＷ６）と接続したハイサイドスイッチング素子である。インバータ２０におけるスイッチング素子ＳＷ７、ＳＷ９、ＳＷ１１も同様である。
具体的には、ローサイドスイッチング素子は、制御端子（実施の形態１ではスイッチング素子ＳＷ２等のゲート端子）と、この制御端子によりオンとオフが制御される２つの端子とを備える主スイッチング素子である。ローサイドスイッチング素子は、その２つの端子のうち一方（実施の形態１ではスイッチング素子ＳＷ２等のエミッタ）がＮ母線と接続し、その２つの端子のうち他方（実施の形態１ではスイッチング素子ＳＷ２等のコレクタ）がハイサイドスイッチング素子と接続するものである。また、ハイサイドスイッチング素子は、制御端子（実施の形態１ではスイッチング素子ＳＷ１等のゲート端子）と、この制御端子によりオンとオフが制御される２つの端子とを備える主スイッチング素子である。ハイサイドスイッチング素子は、その２つの端子のうち一方（実施の形態１ではスイッチング素子ＳＷ１等のコレクタ）がＰ母線と接続し、その２つの端子のうち他方（実施の形態１ではスイッチング素子ＳＷ１等のエミッタ）がローサイドスイッチング素子と接続するものである。

モータＭ１の３つの端子（Ｕ相、Ｖ相、Ｗ相）は、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２の間の端子と、スイッチング素子ＳＷ３とスイッチング素子ＳＷ４の間の端子と、スイッチング素子ＳＷ５とスイッチング素子ＳＷ６の間の端子とに、それぞれ接続している。
モータＭ２の３つの端子（Ｕ相、Ｖ相、Ｗ相）は、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８の間の端子と、スイッチング素子ＳＷ９とスイッチング素子ＳＷ１０の間の端子と、スイッチング素子ＳＷ１１とスイッチング素子ＳＷ１２の間の端子とに、それぞれ接続している。図示は省略するが、インバータ３０も同様に６つの主スイッチング素子を備え、各スイッチング素子の間の端子がモータＭ３に接続している。

インバータ１０とインバータ２０の間には、クランプ回路１２が設けられている。また、インバータ２０とインバータ３０の間には、クランプ回路２２が設けられている。クランプ回路１２、２２は、それぞれ、Ｐ端子がＰ母線２と接続し、Ｎ端子がＮ母線４と接続している。クランプ回路２２は、クランプ回路１２と同様の構成を備えているものとして、以下、説明を行う。

図２は、本発明の実施の形態１にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図であり、具体的には、クランプ回路１２の回路図である。実施の形態１において、高電圧スイッチング素子１４は、電界効果トランジスタ（ＭＯＳ−ＦＥＴ）である。Ｐ端子には、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４のドレイン端子と、高電圧ツェナーダイオード１６のカソードとが接続している。高電圧ツェナーダイオード１６のアノードは、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４のゲートに接続している。また、高電圧ツェナーダイオード１６のアノードは、コンデンサＣ１の一方の端子に接続している。コンデンサＣ１の他方の端子は、Ｎ端子に接続している。また、抵抗Ｒ１がコンデンサＣ１と並列に接続している。具体的には、抵抗Ｒ１の一方の端子は、コンデンサＣ１の一方の端子と高電圧ツェナーダイオード１６のアノードとの接続点であって、かつ、当該接続点と高電圧スイッチング素子（ＭＯＳＦＥＴ）１４のゲートとの間に接続している。一方、抵抗Ｒ１の他方の端子は、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４のソース端子とＮ端子との間に接続している。

［実施の形態１の動作］
図２に示す回路構成によれば、Ｐ母線２とＮ母線４との間の電圧（以下、「ＰＮ間電圧」とも称す）が下記の式にあるＶｐｎとなった場合に、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４がオン動作する。
Ｖｐｎ＝ツェナ電圧＋高電圧スイッチング素子１４のゲートオン電圧
一方、ＰＮ間電圧が低下すると、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４が線形動作領域となるため、見かけ上は特定の電圧で保持されたＰＮ電圧が観測される。
上記のＶｐｎの下限電圧は、インバータ（インバータ１０）のスイッチングサージ現象によるＰＮ電圧の上昇を考慮した値とし、インバータ動作時にＰＮ間電圧が取る値以上とする。一方、スイッチング素子を保護するために、Ｖｐｎの上限電圧は、インバータに使用する主スイッチング素子（スイッチング素子ＳＷ１〜１２）の耐電圧以下に設定する。

図３は、本発明の実施の形態１にかかるインバータ装置の動作を示す図である。図３は、電圧上昇時におけるクランプ回路１２の動作時の様子を説明するための図である。スイッチング素子ＳＷ６がオンからオフに遷移（ターンオフ）した場合（つまり、モータＭ１のＷＬ相がオンからオフへ遷移）、図１における符号Ａを付した点の電圧は、図３（Ａ）に示すように変化する。このとき、クランプ回路１２の動作によって、図１における符号Ｂを付した点の電圧は図３（Ｂ）のように変化する。つまり、クランプ回路１２により電圧上昇が抑制される。従って、サージ電圧が上昇した瞬間にスイッチング素子ＳＷ１０がオンからオフに遷移（ターンオフ）したとしても、図３（Ｃ）のようにスイッチング素子ＳＷ１０のオフ時のサージ電圧の上昇が抑制される。

（実施の形態に対する比較例）
以下、実施の形態１にかかるインバータ装置における上記の効果を、比較例を用いて説明する。図１１は、本発明の実施の形態に対する変形例にかかるインバータ装置の構成を示す回路図である。この比較例にかかるインバータ装置は、クランプ回路１２を備えていない。図１１においてＬ１〜Ｌ６はそれぞれ配線のインダクタンスを示す。図１２は、図１１に示した比較例にかかるインバータ装置の動作を示す図であり、サージ電圧の相互干渉についての例を説明するための図である。スイッチング素子ＳＷ６がオンからオフに遷移（ターンオフ）した場合（つまり、モータＭ１のＷＬ相がオンからオフへ遷移）、図１１における符号Ａを付した点の電圧は、図１２（Ａ）に示すように変化する。図１１における符号Ｂを付した点の電圧は図１２（Ｂ）のように変化し、このように電圧が上昇した瞬間にスイッチング素子ＳＷ１０がオンからオフに遷移（ターンオフ）すると（つまり、モータＭ２のＶＬ相がオンからオフへ遷移）、図１２（Ｃ）のように電圧が大きく上昇してしまう。

図３（Ｃ）と図１２（Ｃ）を比較するとわかるように、実施の形態１にかかるインバータ装置ではクランプによりサージ電圧の影響を軽減することができる。これにより、従来はサージ電圧への安全を見込んでスイッチング素子に高耐圧性能を必要としていたのに対し、実施の形態１によればスイッチング素子ＳＷの耐圧を最適化することができる。その結果、耐圧性能という観点からの歩留まりが向上したり、Ｖ−ＴカーブにおけるＶを低減できるため、装置の長寿命化にも貢献する。

実施の形態１にかかるインバータ装置によれば、上記特開平６−２２５５１６号公報に記載されたダイオードクリップ回路のようにサージ電圧対処目的としてのコンデンサをインバータとインバータとの間に入れる場合と比べて、省スペースな装置（クランプ回路１２）でサージ電圧に対処することができる。
また、実施の形態１にかかるインバータ装置においては、複数のスイッチング素子（スイッチング素子ＳＷ１〜ＳＷ１２）に対して１つずつ保護回路を設けなくとも良い。具体的には、実施の形態１にかかるインバータ１０、２０のように１つのインバータに６個のスイッチング素子が備えられる場合であっても、インバータ１０とインバータ２０との間にクランプ回路１２を設けることでサージ電圧の影響を抑制することができる。この点が、例えば、上記特開２０００−９２８１７号公報にかかるスナバ装置などのように各スイッチング素子に保護回路を設ける技術とは異なる。従って、全スイッチング素子にスイッチングサージ電圧抑制用回路を取り付ける場合と比べて、飛躍的に装置全体の小型化が可能となる。また、インバータ装置の設置スペースの省スペース化や、部材点数および組み立てコストも低減することができる。

また、クランプ回路１２に使用するスイッチング素子（実施の形態１では、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４）においては、電圧の上昇分が熱として消費される。このため、主たる損失は下記の式のとおりになる。

ただし、Ｌは配線インダクタンスであり、Ｉは主電流であり、ｆは繰り返し回数である。クランプ電圧までのエネルギーは主コンデンサが吸収し、通常サージではクランプ動作せずかつサージが重なった場合のみ動作するようにクランプ動作電圧を定めるという設計を行うことにより、繰り返し回数ｆを極端に小さくすることができる。そのため、クランプ回路１２に使用するスイッチング素子として、ＴＯ−３Ｐ規格サイズのものを用いたり、最適設計を実施すればＴＯ−２２０規格サイズのものを用いたりしてもよくなり、小型の素子を用いることによる装置の小型化が期待できる。

なお、図示は省略するが、図１におけるインバータ３０の右側に、さらに他のインバータを接続しても良い。その場合には、それぞれのインバータの間に、実施の形態１にかかるクランプ回路を取り付けてもよい。

実施の形態２．
図４は、本発明の実施の形態２の第１実施例にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態２の第１実施例にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、図４に示すクランプ回路１１２に置換したものである。図４に示すクランプ回路１１２は、実施の形態１のクランプ回路１２で高電圧スイッチング素子（ＭＯＳＦＥＴ）１４を用いていたのとは異なり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を高電圧スイッチング素子１１４として用いている。
Ｐ端子には、高電圧スイッチング素子（ＩＧＢＴ）１１４のコレクタ端子と、高電圧ツェナーダイオード１１６のカソードとが接続している。高電圧ツェナーダイオード１１６のアノードは、高電圧スイッチング素子（ＩＧＢＴ）１１４のゲートに接続している。また、高電圧ツェナーダイオード１１６のアノードは、コンデンサＣ１１の一方の端子に接続している。コンデンサＣ１１の他方の端子は、Ｎ端子に接続している。また、抵抗Ｒ１がコンデンサＣ１と並列に接続している。具体的には、抵抗Ｒ１１の一方の端子は、コンデンサＣ１１の一方の端子と高電圧ツェナーダイオード１１６のアノードとの接続点であって、かつ、当該接続点と高電圧スイッチング素子（ＩＧＢＴ）１１４のゲート端子との間に接続している。一方、抵抗Ｒ１の他方の端子は、高電圧スイッチング素子（ＩＧＢＴ）１１４のエミッタ端子とＮ端子との間に接続している。
ＩＧＢＴは比較的、高電圧のものが多いため、ＭＯＳ−ＦＥＴで耐圧が不足する等の場合には、図４にかかるクランプ回路１１２を用いることが有効である。

ところで、ＭＯＳ−ＦＥＴやＩＧＢＴをクランプ回路に使用する場合、誤作動防止の観点から、ゲートソース間（ゲートエミッタ間）に１００ｋΩ以下の抵抗を接続する。これはすなわち、抵抗Ｒ１や抵抗Ｒ１１である。この１００ｋΩ以下という値は、高電圧ツェナーダイオードの漏れ電流から求めたものであり、具体的には下記の式から導かれる。
Ｒ＝Ｖ_ｏｆｆ／Ｉ_ＺＤ
ただし、Ｖ_ｏｆｆは素子のオフ電圧であり、Ｉ_ＺＤはツェナーダイオードの漏れ電流の最大値である。
ゲートソース間（ゲートエミッタ間）のコンデンサは、急激で長期間にわたる電圧変化（例えばＰＮ間の電源投入時において、Ｐ電圧が上昇することにより高電圧ツェナーダイオードの変位電流が流れること）に起因して、ＭＯＳ−ＦＥＴやＩＧＢＴの誤ったオン動作を防止するためのものである。

図５は、本発明の実施の形態２の第２実施例にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態２の第２実施例にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、図５に示すクランプ回路２１２に置換したものである。図５に示すクランプ回路２１２は、実施の形態１のクランプ回路１２で高電圧スイッチング素子（ＭＯＳＦＥＴ）１４を用いていたのとは異なり、トランジスタ（バイポーラトランジスタ）を高電圧スイッチング素子２１４として用いている。
Ｐ端子には、高電圧スイッチング素子（バイポーラトランジスタ）２１４のコレクタ端子と、高電圧ツェナーダイオード２１６のカソードとが接続している。高電圧ツェナーダイオード２１６のアノードは、高電圧スイッチング素子（バイポーラトランジスタ）２１４のベース端子に接続している。また、高電圧ツェナーダイオード２１６のアノードは、コンデンサＣ２の一方の端子に接続している。コンデンサＣ２の他方の端子は、Ｎ端子に接続している。
なお、バイポーラトランジスタの場合、高電圧ツェナーダイオードの漏れ電流が非常に微小であれば、図５のように抵抗を備えない回路（図４の抵抗Ｒ１１に相当する抵抗を有しない回路）としてもよい。また、バイポーラトランジスタを使用した場合には、素子自身のコストも比較的低廉であり、クランプ回路２１２を低コストに構成することができる。

実施の形態３．
図６は、本発明の実施の形態３にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態３にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、図６に示すクランプ回路３１２に置換したものである。図６に示すクランプ回路３１２は、実施の形態１のクランプ回路１２で高電圧スイッチング素子（ＭＯＳＦＥＴ）１４を用いていたのとは異なり、ＳｉＣ−ＭＯＳＦＥＴを高電圧スイッチング素子３１４として用いている。その他、クランプ回路３１２は、高電圧ツェナーダイオード１６に対応する高電圧ツェナーダイオード３１６と、コンデンサＣ１に対応するコンデンサＣ３と、抵抗Ｒ１に対応する抵抗Ｒ３と、を備えている。これらの素子の接続関係は、図２のクランプ回路１２と同様であるため、説明を省略する。

ＳｉＣ−ＭＯＳＦＥＴは、半導体材料としてＳｉＣ（シリコンカーバイド）を用いたＭＯＳＦＥＴである。ＳｉＣ−ＭＯＳＦＥＴは高温特性に優れ、しかも耐圧特性も優れているという各種特徴を有している。実施の形態２にかかるクランプ回路は、ＳｉＣ−ＭＯＳＦＥＴを用いていないので、放熱を考慮した設計および配置を行うことが必須となる。これに対し、実施の形態３ではＳｉＣ−ＭＯＳＦＥＴを用いているので、ＳｉＣ−ＭＯＳＦＥＴを用いていない場合と比べて放熱性に対する重要度を下げることができる。また、ＳｉＣ−ＭＯＳＦＥＴはその耐圧特性が優れていることから、特に、高電圧を使用するインバータ装置において使用されるのに適している。実施の形態３は、ＳｉＣ−ＭＯＳＦＥＴのこれらの利点に着目して、クランプ回路３１２を高電圧スイッチング素子（ＳｉＣ−ＭＯＳＦＥＴ）３１４を用いて構成したものである。

実施の形態４．
図７は、本発明の実施の形態４にかかるインバータ装置で用いられるクランプ回路の構成を示す斜視図である。本発明の実施の形態４にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、下記に説明する実施の形態４にかかるクランプ回路に置換したものである。

実施の形態４にかかるクランプ回路は、モールド樹脂４１２で封止された複合モジュールとして提供される。モールド樹脂４１２の内部には、高電圧ツェナーダイオード、高電圧スイッチング素子、コンデンサ、抵抗およびこれらを結ぶ配線が、封止されている。実施の形態４では、一例として実施の形態１にかかるクランプ回路１２（図２）がモールド樹脂４１２内部に封止されているものとして説明を行う。ただし本発明はこれに限られるものではなく、モールド樹脂４１２内部に封止すべきクランプ回路は、実施の形態１乃至３の回路（図２、図４、図５および図６の回路）からなる群から選択した１つの回路とすることができる。

実施の形態４では、モールド樹脂４１２の両面に電極が設けられている。図７（Ａ）では紙面手前側に電極４１３が現れているが、モールド樹脂４１２における紙面の奥側（図７（Ａ）の斜視図におけるモールド樹脂４１２の底面側）にも、電極４１３と同様に電極が設けられている。これらの両面の電極のうち一方が、Ｐ端子としてＰ母線に接続し、これらの両面の電極のうち他方が、Ｎ端子としてＮ母線に接続する。

図７（Ｂ）は、Ｐバスバー４０２およびＮバスバー４０４でモールド樹脂４１２を挟み込む様子を図示したものである。図７（Ｂ）にかかるサンドイッチ構造に対してモールド樹脂による一体成型を行っても良い。これにより、組み立て工数の削減が可能となり、また、配置の自由度も大幅に向上する。
また、バスバーは、導電性の平面体であり、平面方向にある程度の広がりを有している。実施の形態４のごとくクランプ回路をバスバーに挟み込むことにより、バスバーの外側ではなく、バスバー面内にクランプ回路を配置することができる。実装場所がバスバーの設置場所となるため、専用の実装エリアを必要としなくなり、省スペース化が実現できる。
なお、図７（Ｂ）にかかるサンドイッチ構造は、モールド樹脂による一体成型ではなく、ケースを備えるＩＰＭの内部に収納されても良い。

また、特に高電圧スイッチング素子としてＳｉＣ−ＭＯＳＦＥＴを使用することで（つまり、実施の形態３にかかるクランプ回路３１２をモールド樹脂４１２内に封止する構造とすることで）、熱に対する考慮をしなくとも良いか或いは放熱性に対する優先度を下げたうえでクランプ回路を設計することができる。その結果、クランプ回路の設計自由度が高まるという効果がある。

実施の形態５．
図８は、本発明の実施の形態５にかかるインバータ装置で用いられるクランプ回路の構成を示す斜視図である。本発明の実施の形態５にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、下記に説明する実施の形態５にかかるクランプ回路に置換したものである。

実施の形態５にかかるクランプ回路は、保護チップ５１２として提供される。すなわち、保護チップ５１２には、高電圧ツェナーダイオード、高電圧スイッチング素子、コンデンサ、抵抗およびこれらを結ぶ配線が、形成されている。実施の形態５では、一例として実施の形態１にかかるクランプ回路１２（図２）が保護チップ５１２に形成されているものとして説明を行う。ただし本発明はこれに限られるものではなく、保護チップ５１２に形成すべきクランプ回路は、実施の形態１乃至３の回路（図２、図４、図５および図６の回路）からなる群から選択した１つの回路とすることができる。

実施の形態５では、保護チップ５１２の両面に電極が設けられている。図８（Ａ）では紙面手前側に電極５１３が現れているが、保護チップ５１２における紙面の奥側（図８（Ａ）の斜視図における保護チップ５１２の底面側）にも、電極５１３と同様に電極が設けられている。これらの両面の電極のうち一方が、Ｐ端子としてＰ母線に接続し、これらの両面の電極のうち他方が、Ｎ端子としてＮ母線に接続する。実施の形態５では、特に、図８に示すように、保護チップ５１２の両面の電極が、保護チップ５１２の表面および裏面のおおむね全域を覆う程度の大きさに形成されている。

図８（Ｂ）は、Ｐバスバー５０２およびＮバスバー５０４で保護チップ５１２を挟み込む様子を図示したものである。Ｐバスバー５０２およびＮバスバー５０４は、それぞれ、保護チップ５１２における電極部と接触する部位が、凸状に出張った形状を備えている。これにより、保護チップ５１２を局所的に挟み込むことができる。

図８（Ｂ）にかかるサンドイッチ構造に対してモールド樹脂による一体成型を行っても良い。これにより、組み立て工数の削減が可能となり、また、配置の自由度も大幅に向上する。また、実施の形態４と同様に、クランプ回路の実装場所がバスバーの設置場所となるため、専用の実装エリアを必要としなくなり、省スペース化が実現できる。なお、図８（Ｂ）にかかるサンドイッチ構造は、ケースを備えるＩＰＭの内部に収納されても良い。

また、バスバーのＰＮ間隙間を非常に小さなものとすることが可能なため、バスバーインダクタンスを低減する効果や、保護チップ５１２に形成したクランプ回路にいたるインダクタンスも低減することができ、クランプ性能が向上する。また、放熱に関しても、バスバー経由で放熱できるなど、従来技術では得られなかった多くの効果を得ることができる。

実施の形態６．
図９は、本発明の実施の形態６にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態６にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、図９に示すクランプ回路６１２に置換したものである。実施の形態６にかかるクランプ回路６１２は、コンデンサＣ６１を除き、実施の形態１にかかるクランプ回路１２と同様の回路構成を備えている。すなわち、クランプ回路６１２は、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４に対応する高電圧スイッチング素子（ＭＯＳＦＥＴ）６１４と、高電圧ツェナーダイオード１６に対応する高電圧ツェナーダイオード３１６と、コンデンサＣ１に対応するコンデンサＣ３と、抵抗Ｒ１に対応する抵抗Ｒ３と、を備えている。これらの素子の接続関係は、図２のクランプ回路１２と同様であるため、説明を省略する。

クランプ回路６１２は、高電圧ツェナーダイオード６１６に対して並列に接続するコンデンサＣ６１を備えている。コンデンサＣ６１の容量の値は、高電圧スイッチング素子６１４のゲートオン電圧とＰＮ間電圧との比から下記の式に基づいて決定する。
ゲートオン電圧：ＰＮ間電圧 ≒ コンデンサＣ６１の容量：コンデンサＣ６２の容量
瞬間的な電圧上昇の発生に応じて、コンデンサＣ６１、Ｃ６２を含む回路において分圧が行われる。その分圧の結果、高電圧スイッチング素子６１４のゲート電圧が上昇するものの、高電圧スイッチング素子６１４がオンしない程度のレベルにゲート電圧を維持することができる。一方、そのまま規定(ツェナ電圧)の電圧に達すると、高電圧スイッチング素子６１４が即時にオンすることができる。このため、ゲート電圧が高電圧スイッチング素子６１４のオンレベルに上昇するまでのタイムラグを抑制することができ、瞬間的な電圧上昇に対して適切に対応することができる。

実施の形態７．
図１０は、本発明の実施の形態７にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態７にかかるインバータ装置は、図１に示した実施の形態１にかかるインバータ装置のうちクランプ回路１２を、図１０に示すクランプ回路７１２に置換したものである。実施の形態７にかかるクランプ回路７１２は、「実施の形態１にかかるクランプ回路１２におけるコンデンサＣ１」が「コンデンサＣ７１およびコンデンサＣ７２の直列回路」に置き換えられている点を除き、クランプ回路１２と同様の回路構成を備えている。すなわち、クランプ回路７１２は、高電圧スイッチング素子（ＭＯＳＦＥＴ）１４に対応する高電圧スイッチング素子（ＭＯＳＦＥＴ）７１４と、高電圧ツェナーダイオード１６に対応する高電圧ツェナーダイオード７１６と、抵抗Ｒ１に対応する抵抗Ｒ７と、を備えている。これらの素子の接続関係は、図２のクランプ回路１２と同様であるため、説明を省略する。

実施の形態７にかかるクランプ回路７１２は、高電圧ツェナーダイオード７１６とＮ端子との間に介在するコンデンサを、コンデンサＣ７１およびコンデンサＣ７２の直列回路としたものである。高信頼性の要求に応じて、２つのコンデンサの直列回路を用いるものである。
クランプ回路において故障率の高い部品は、コンデンサである。コンデンサが故障すると、相当に高い確率で短絡故障が起きる。この場合、回路が常にオフ状態となるため、故障に気づかないまま、サージ電圧によるスイッチング素子（ＳＷ１〜１２）の故障を招くことにもなりかねない。そこで、実施の形態７では、クランプ回路内のコンデンサを２つ直列に接続し、一方のコンデンサＣ７１が短絡故障した場合であっても、他方のコンデンサＣ７２によってクランプ動作を継続できるようにした。
実施の形態７にかかるクランプ回路７１２を信頼性が特に求められる用途（例えば、自動車や電気鉄道）の複合インバータ装置に使用することにより、それらの用途で要求される高い信頼性を満足することができる。

なお、実施の形態１乃至７にかかるインバータ装置は、一般的なインバータ装置としての使用のみならず、信頼性が要求される自動車、電気鉄道等の運輸関連、産業用、民生用の複合インバータ装置として広く使用することができる。

なお、スイッチング素子ＳＷ１〜１２は、Ｓｉパワー半導体素子、ＳｉＣパワー半導体素子、または、珪素（Ｓｉ）以外の各種の化合物半導体材料を用いたパワー半導体素子であっても良い。珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム系材料又はダイヤモンドがある。このようなワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、それらの構成を含む半導体モジュールについて一層の小型化が可能になる。更に電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、ひいては半導体モジュールの高効率化が可能になる。なお、その場合には、スイッチング素子ＳＷ１〜１２やダイオード素子（フリーホイールダイオード）の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。

２Ｐ母線
４Ｎ母線
６フィルタコンデンサ
１０、２０、３０インバータ
１２、２２、１１２、２１２、３１２、６１２、７１２クランプ回路
１４、１１４、２１４、３１４、６１４、７１４高電圧スイッチング素子
１６、１１６、２１６、３１６、６１６、７１６高電圧ツェナーダイオード
４０２、５０２Ｐバスバー
４０４、５０４Ｎバスバー
４１２モールド樹脂
４１３、５１３電極
５１２保護チップ
Ｃ１、Ｃ２、Ｃ３、Ｃ１１、Ｃ６１、Ｃ６２、Ｃ７１、Ｃ７２コンデンサ
Ｍ１、Ｍ２、Ｍ３モータ
Ｒ１、Ｒ１１、Ｒ３、Ｒ７抵抗
ＳＷ１〜１２スイッチング素子

Claims

ＰＮ母線に接続された１つ以上の第１の主スイッチング素子を備える第１インバータと、
前記ＰＮ母線に接続された１つ以上の第２の主スイッチング素子を備える第２インバータと、
前記ＰＮ母線における前記第１インバータと前記第２インバータの間に接続されたクランプ回路であって、制御端子および前記制御端子により接続と遮断が切り替えられる２つの端子を備えかつ前記２つの端子のうち一方の端子が前記ＰＮ母線におけるＰ母線と接続しかつ他方の端子が前記ＰＮ母線におけるＮ母線と接続するスイッチング素子と、カソードが前記Ｐ母線に接続しアノードが前記スイッチング素子の前記制御端子に接続するツェナーダイオードと、を含むクランプ回路と、
を備え、
前記クランプ回路が、前記ツェナーダイオードおよび前記スイッチング素子を備える１つのクランプ装置として提供されたものであり、
前記クランプ装置の対向する２つの面の１つに前記Ｐ母線に接続すべき端子電極が形成され前記２つの面の他の１つに前記Ｎ母線に接続すべき端子電極が形成されたものであって、
前記２つの面を挟み込む一対のバスバーを備え、
前記一対のバスバーのうち一方が前記Ｐ母線に接続され、前記一対のバスバーのうち他方が前記Ｎ母線に接続されたことを特徴とするインバータ装置。
前記クランプ装置は、前記ツェナーダイオードおよび前記スイッチング素子を封止した１つのモールド樹脂封止体であって、前記モールド樹脂封止体の対向する２つの面の１つに前記Ｐ母線に接続すべき端子電極が形成され前記２つの面の他の１つに前記Ｎ母線に接続すべき端子電極が形成されたものであることを特徴とする請求項１に記載のインバータ装置。
前記クランプ装置は、前記ツェナーダイオードおよび前記スイッチング素子が形成された１つのチップであり、前記チップの対向する２つの面の１つに前記Ｐ母線に接続すべき端子電極が形成され前記２つの面の他の１つに前記Ｎ母線に接続すべき端子電極が形成されたものであることを特徴とする請求項１に記載のインバータ装置。
ＰＮ母線に接続された１つ以上の第１の主スイッチング素子を備える第１インバータと、
前記ＰＮ母線に接続された１つ以上の第２の主スイッチング素子を備える第２インバータと、
前記ＰＮ母線における前記第１インバータと前記第２インバータの間に接続されたクランプ回路であって、制御端子および前記制御端子により接続と遮断が切り替えられる２つの端子を備えかつ前記２つの端子のうち一方の端子が前記ＰＮ母線におけるＰ母線と接続しかつ他方の端子が前記ＰＮ母線におけるＮ母線と接続するスイッチング素子と、カソードが前記Ｐ母線に接続しアノードが前記スイッチング素子の前記制御端子に接続するツェナーダイオードと、を含むクランプ回路と、
を備え、
前記クランプ回路は、前記ツェナーダイオードと並列に接続するコンデンサを備えることを特徴とするインバータ装置。
ＰＮ母線に接続された１つ以上の第１の主スイッチング素子を備える第１インバータと、
前記ＰＮ母線に接続された１つ以上の第２の主スイッチング素子を備える第２インバータと、
前記ＰＮ母線における前記第１インバータと前記第２インバータの間に接続されたクランプ回路であって、制御端子および前記制御端子により接続と遮断が切り替えられる２つの端子を備えかつ前記２つの端子のうち一方の端子が前記ＰＮ母線におけるＰ母線と接続しかつ他方の端子が前記ＰＮ母線におけるＮ母線と接続するスイッチング素子と、カソードが前記Ｐ母線に接続しアノードが前記スイッチング素子の前記制御端子に接続するツェナーダイオードと、を含むクランプ回路と、
を備え、
前記クランプ回路は、第１の端子が前記ツェナーダイオードと前記スイッチング素子の制御端子との間に接続し、かつ第２の端子が前記Ｎ母線と接続する、２以上のコンデンサの直列接続回路をさらに備えることを特徴とするインバータ装置。
前記スイッチング素子は、ＩＧＢＴまたはバイポーラトランジスタであることを特徴とする請求項１〜５のいずれか１項に記載のインバータ装置。
前記スイッチング素子は、ＳｉＣ−ＭＯＳＦＥＴであることを特徴とする請求項１〜５のいずれか１項に記載のインバータ装置。
前記第１インバータは、
それぞれがフリーホイールダイオードを備える３つのローサイドスイッチング素子からなる第１ローサイドスイッチング素子群と、
それぞれがフリーホイールダイオードを備えそれぞれが前記３つのローサイドスイッチング素子と接続した３つのハイサイドスイッチング素子からなる第１ハイサイドスイッチング素子群と、
を前記１つ以上の第１の主スイッチング素子として備えた三相インバータであり、
前記第２インバータは、
それぞれがフリーホイールダイオードを備える３つのローサイドスイッチング素子からなる第２ローサイドスイッチング素子群と、
それぞれがフリーホイールダイオードを備え前記３つのローサイドスイッチング素子と接続した３つのハイサイドスイッチング素子からなる第２ハイサイドスイッチング素子群と、
を前記１つ以上の第２の主スイッチング素子として備えた三相インバータであり、
前記クランプ回路は、前記第１ローサイドスイッチング素子群のうち１つの主スイッチング素子におけるオンからオフへの遷移のタイミングであって、前記第２ローサイドスイッチング素子群のうち１つの主スイッチング素子におけるオンからオフへの遷移のタイミングにおいて、前記第１ハイサイドスイッチング素子群と前記Ｐ母線との接続部におけるスイッチングサージ電圧をクランプすることを特徴とする請求項１〜７のいずれか１項に記載のインバータ装置。
前記クランプ回路は、前記ツェナーダイオードのツェナ電圧と前記スイッチング素子のターンオン電圧との合計値であるＶｐｎに前記Ｐ母線と前記Ｎ母線の間の電圧が達した場合に、前記クランプ回路の前記スイッチング素子がオンとなるものであり、
前記Ｖｐｎの下限の電圧値は、前記Ｐ母線と前記Ｎ母線との間における前記第１インバータまたは前記第２インバータのスイッチングサージ現象に応じた電圧の値に基づいて定めた値であり、
前記Ｖｐｎの上限の電圧値は、前記第１の主スイッチング素子および前記第２の主スイッチング素子の耐電圧以下であることを特徴とする請求項１〜８のいずれか１項に記載のインバータ装置。