JP2011030424A - 電力半導体モジュール - Google Patents

電力半導体モジュール Download PDF

Info

Publication number
JP2011030424A
JP2011030424A JP2010252572A JP2010252572A JP2011030424A JP 2011030424 A JP2011030424 A JP 2011030424A JP 2010252572 A JP2010252572 A JP 2010252572A JP 2010252572 A JP2010252572 A JP 2010252572A JP 2011030424 A JP2011030424 A JP 2011030424A
Authority
JP
Japan
Prior art keywords
sic
semiconductor module
power semiconductor
series
sbd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010252572A
Other languages
English (en)
Other versions
JP5095803B2 (ja
Inventor
Shinichi Kinouchi
伸一 木ノ内
Hirotaka Muto
浩隆 武藤
Tatsuya Okuda
達也 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010252572A priority Critical patent/JP5095803B2/ja
Publication of JP2011030424A publication Critical patent/JP2011030424A/ja
Application granted granted Critical
Publication of JP5095803B2 publication Critical patent/JP5095803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

【課題】交直流交換等に用いられる電力変換回路の電力半導体モジュールにおいて、還流ダイオードの逆回復電流によるエネルギー損失を低減し、定格電圧を高くする。
【解決手段】並列接続された2個以上のスイッチング素子と、直列接続された2個以上のSiCからなるショットキーバリアダイオードと、を備え、前記直列接続された2個以上のSiCからなるショットキーバリアダイオードが、前記並列接続される2個以上のスイッチング素子に対して逆並列に接続される。
【選択図】図1

Description

本発明は、インバーター等の電力変換器等に使用される電力半導体モジュールに関するものである。
電力半導体モジュールが使用される分野は、家電製品から電気鉄道、電気自動車、産業用ロボット、電力系統と広くにおよんでいる。電力半導体装置の有用性が広がるにしたがい、その性能の向上が期待され、高周波化、小型化、大電力化がますます望まれている。
これらの分野で使用される電力半導体モジュールの多くは、交流−直流変換、直流−交流変換、直流−直流変換などの変換回路で使用されている。これらの電力半導体モジュール内には、通常スイッチング素子、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(Insulated Gate Bipolar Transisitor)と、これらスイッチング素子と逆並列に接続される還流ダイオード(FWDi)が搭載されている。
図7の単相ブリッジインバーター回路は従来のインバーター回路の1例であり、破線部分の6A、6B、6C、6Dは電力半導体モジュールを示している。この例では、それぞれの電力半導体モジュール6A、6B、6C、6Dは、1つの還流ダイオード7A、7B、7C、7Dと1つのスイッチング半導体素子(この例ではIGBT)3A、3B、3C、3Dをペアで搭載している。還流ダイオードは、スイッチング半導体素子であるそれぞれのIGBTに逆並列に接続されている。4は負荷でありインダクタンスを有する。5は直流の電源である。
自己消弧機能を持つIGBTやMOSFET等のスイッチング素子を含むインバーター回路を用いて直流−交流変換を行う場合、PWM(Pulse Width Modulation)方式が一般的に使用されている。図7の単相ブリッジインバーター回路をもちいてPWM方式により直流−交流変換を行う時の負荷への出力波形を図8に示す。PWM方式ではスイッチング素子のゲート信号の方形パルス波形を、時間平均的に見れば負荷電圧が交流波形となる様に変調する。IGBT 3A、3Dのオン・オフ動作で負荷4に正方向のパルス幅を変調したパルス電圧を出力すると、パルス電圧波形を時間平均的に見れば図8の破線Vmに示されている様な正弦波の半波が負荷に出力される。但し、この動作期間中(TAD)スイッチング素子であるIGBT 3B、3Cはオフ状態である。次にIGBT 3B、3Cのオン・オフ動作で負荷4に負方向のパルス電圧を出力し、残り半周期分(TBC)の正弦波の半波を負荷に出力する。
図7のIGBT 3A、3Dのパルス動作期間中においてIGBT 3A、3Dのオフ時に、負荷のインダクタンス成分に蓄えられた磁気エネルギーを放出するため、インダクタンスの電流が逆相側の還流ダイオード7B、7Cを流れ、コンデンサ8に帰還する。また、IGBT 3B、3Cのパルス動作期間中においてはIGBT 3B、3Cのオフ時に、電流は還流ダイオード7D、7Aを流れコンデンサ8に帰還する。
前記では、単相ブリッジインバーター回路内の還流ダイオードの働きをPWM方式を例に述べたが、一般的に変換回路中にインダクタンス成分を持つ負荷と整流機能を有する素子が含まれている場合、インダクタンス成分に蓄えられた磁気エネルギーを放出するために還流ダイオードが必要となる。この様に還流ダイオードは回路中において重要な役割を果たす。
従来技術では、IGBTのパルス動作期間中にIGBTがオフ状態からオン状態になるとき、還流ダイオードに蓄積された電荷が回路に流れ、パルスのオン時に回路内で発生するエネルギー損失の大きな要因となってきた。例えば、図7の回路でIGBT 3A、3Dのパルス動作期間中にIGBT 3A、3Dがオフ状態からオン状態になるとき、還流ダイオード7C、7Bに蓄積された電荷(逆回復電荷)が回路に流れる。IGBT 3A、3Dには負荷電流が流れ始めており、逆回復電荷による電流はこれに重畳して流れる。重畳した電流は、IGBT素子の定格電流を越えることもあり、場合によっては素子破壊をもたらすことがある。また、回路電圧Vccは、IGBT 3A、3D部あるいは還流ダイオード7C、7B部で保持するので、IGBT 3A、3D部あるいは還流ダイオード7C、7B部でエネルギー損失が生じる。大きなエネルギー損失は、冷却機器などを大きくし、コストの増大やインバーター機器の使用場所に限界をもたらす。
従来は、還流ダイオードとしてSiを主材料とするPiNダイオードが使用されてきた。PiNダイオードはバイポーラ型の半導体素子であり順方向バイアスで大電流を通電させる場合、伝導度変調により電圧降下が低くなるような構造となっている。しかし、PiNダイオードは、順方向バイアス状態から急峻に逆バイアス状態にいたる過程で、伝導度変調によりPiNダイオードに残留したキャリアが逆回復電流として変換回路へ流れるという特性を持つ。SiからなるPiNダイオードにおいては、残留するキャリアの寿命が長く多くの残留キャリアが変換回路に流れる。
一方ショットキーバリアダイオード(SBD)はユニポーラ型の半導体素子であり、伝導度変調によるキャリアを殆ど有しないので、還流ダイオードとして変換回路で使用される場合、逆回復電荷が変換回路に流れるという問題は無い。しかし、従来多く使用されている半導体材料であるSiは絶縁破壊電界強度が低いため、高耐圧を持たせる構造でSBDを作製すると通電時に大きな抵抗が生じるため、Si−SBDでは耐圧200V程度が限界であり、高電圧のSBDを実用化する事が困難であった。
他方、炭化珪素(SiC)はSiの10倍の絶縁破壊電界強度を持ち、SiCを用いれば高耐圧のSBDの実用化が可能となる。また、SiC−SBDを変換回路中に還流ダイオードとして用いれば、逆回復電流を大きく減らすことが可能となり、逆回復電流によって生じていたエネルギー損失を大きく減らすことが可能になる。また、スイッチング素子がオンするときにスイッチング素子に流れる電流に逆回復電流による重畳が生じないので、素子破壊の危険性を大きく減らすことが可能となる。SiC−SBDに関するこれらの特徴は、非特許文献1において同様に指摘されている。
一方、SiCを主材料とすれば高耐圧・低損失のSBDを作製することが可能となるが、SBDにおいては逆バイアス電圧が大きくなるとトンネル電流による漏れ電流が大きくなるという問題がある。そのためSBDを電力用の還流ダイオードとして使用できる電圧には限界があるとされており、SiC−SBDの使用可能な逆バイアス電圧は3kV以下であるとの指摘がなされている(非特許文献2)。
M. Bhatnagar他"Comparison of 6H-SiC、3C-SiC, and Si for Power Devices,"IEEE TRANSACTION ON ELECTRON DEVICES、vol.40、No.3、MARCH 1993 K.Rottner他"SiC power devices for high voltage applications,"Materials Science and Engineering、B61-62(1999)330-338
前記のように、電力変換回路中において還流ダイオードとして従来使用されてきたPiNダイオードにおいては、順方向バイアス状態から急峻に逆バイアス状態にいたる過程で逆回復電流が変換回路に流れ、大きなエネルギー損失をもたらしてきた。PiNダイオードに替えてショットキーバリアダイオード(SBD)を還流ダイオードとして用いれば、逆回復電流を大きく低減することが可能となり、エネルギー損失を減らすことが可能となるが、従来の主な半導体材料であるシリコン(Si)では、高電圧用のSBDを実用化する事が困難であった。しかし、炭化珪素(SiC)はSiの10倍の絶縁破壊電界強度を持ち、SiCを用いれば高電圧用のSBDの実用化が可能となる。しかし、SiCで作製したSBDは、Si−SBDより高耐圧であるが、逆バイアスが大きくなると、トンネル電流による漏れ電流が大きくなり、高耐圧用に使用される還流ダイオードとしての限界があり、逆バイアス電圧が3kVを越えて使用する事が困難であるとされてきた。
本発明の目的は、電力変換回路中において逆回復電流が原因となって生じるエネルギー損失の低減を行い、定格電圧の高い電力半導体モジュールを提供することにある。
本発明に係わる電力半導体モジュールは、電力変換回路内において使用される電力半導体モジュールであって、並列接続された2個以上のスイッチング素子と、直列接続された2個以上のSiCからなるショットキーバリアダイオードと、を備え、前記直列接続された2個以上のSiCからなるショットキーバリアダイオードが、前記並列接続される2個以上のスイッチング素子に対して逆並列に接続されたことを特徴とする。
さらに、本発明に係わる電力半導体モジュールの他の形態は、電力変換回路内において使用される電力半導体モジュールであって、並列接続された2個以上のスイッチング素子と、直列接続された2個以上のSiCからなるショットキーバリアダイオードと、を逆並列に接続して構成される回路部分と、前記回路部分を2組搭載するベース板と、前記2組の回路部分を互いに直列接続する電気導体と、前記2組の回路部分のうちの一方を電源の正極側と接続するための正極側電源接続端子と、前記2組の回路部分のうちの他方を前記電源の負極側と接続するための負極側電源接続端子と、前記2組の回路部分を囲む筐体とを備えている。
さらに、本発明に係わる電力半導体モジュールにおいて、前記直列接続されたSiCからなるショットキーバリアダイオードの数が2個以上3個以下であることが好ましい。
さらに、本発明に係わる電力半導体モジュールにおいて、前記直列接続されたSiCからなるショットキーバリアダイオードの複数組をさらに並列に接続することが好ましい。
さらに、本発明に係わる電力半導体モジュールにおいて、一方のSiCからなるショットキーバリアダイオードのオーミック電極面と、他方のSiCからなるショットキーバリアダイオードのショットキー電極面が、同一平面上で接続されるかあるいは前記電気導体を介して直接接続されることが好ましい。
さらに、前記スイッチング素子がIGBTあるいはMOSFETであることが好ましい。
本発明の電力変換器は、請求項1〜6のいずれか1項に記載の電力半導体モジュールを備えていることを特徴とする。
[作用]
本発明に係わる電力半導体モジュール中のSBDはユニポーラ型の半導体素子であり、伝導度変調によるキャリアを有しないので、逆回復電流が殆ど流れない。また、炭化珪素(SiC)はSiの10倍の絶縁破壊電界強度を持ち、SiCを用いてSBDを作製した場合、ドリフト層の厚さをSiの1/10倍にする事が可能となり、しかもキャリア密度をSiの100倍にできるので、順方向通電時の電圧降下を低くする事が可能となる。従って、本発明に係わる電力半導体モジュールを電力変換回路において使用することによって、逆回復電流によるエネルギー損失を低減することが可能となり、かつ、直列にSiC−SBDを接続するので、高電圧の電力変換回路において使用することが可能となる。
また、本発明に係わる電力半導体モジュール中の1つのSiC−SBDの順方向電圧降下(Von)は計算によると、耐圧2.5kV仕様、ショットキー障壁高さ1.0eV、素子有効面積1.0cm2、通電電流200A、125℃の場合においてVon<1.0Vであり、直列に接続するSiCからなるSBDの数が2個以上3個以下であることにより、直列接続時の全耐圧が5.0kV〜7.5kVとすることが可能となり、かつVon<2.0V〜3.0Vとすることが可能となる。この直列接続したSiC−SBDのVonは同一耐圧のSiC−PiNダイオードのVon(〜3V)以下の値となる。したがって、本発明に係わる電力半導体モジュールを含む電力変換回路において、還流電流が流れているときにおいての還流ダイオードの定常損失を低くすることが可能となる。
また、本発明に係わる電力半導体モジュールにおいて、直列に接続するSiCからなるSBDの複数組を並列に接続することにより、本発明に係わる電力半導体モジュールを含む電力変換回路において、還流電流が流れているときにおいての還流ダイオードの定常損失を低くすることが可能となる。
また、本発明に係わる電力半導体モジュールにおいて、スイッチング素子がIGBTあるいはMOSFETである時、これらのスイッチング素子は電圧駆動型のトランジスタであるので、電力変換回路の高速なスイッチング動作が可能となる。
また、本発明に係わる電力半導体モジュールにおいて、一方のSiC−SBDのオーミック電極面と、他方のSiC−SBDのショットキー電極面を、同一平面上で接続することにより、SiC−SBD間の配線を無くすことが出来るので外部への電磁放射ノイズを低減することが可能となる。
また、一方のSiC−SBDのオーミック電極面と、他方のSiC−SBDのショットキー電極面が電気導体を介して直列接続することにより、それぞれのSiC−SBDがの冷却能力を高くすることが出来、SiC−SBDの安定な動作を可能とする。
以上の様に、電力変換回路において、少なくとも1つのスイッチング素子とSiCからなる2個以上のダイオードが直列に接続された部分を搭載する半導体モジュールであって、前記の直列に接続された少なくとも2個以上のSiCからなるダイオードを前記スイッチング素子と逆並列に接続した構造を持つ電力半導体モジュールを使用することによって、定格電圧が高い電力変換回路においても還流ダイオードの逆回復電流が原因となって生じるエネルギー損失を低減することができる。
さらに、直列に接続するSiCからなるSBDの数を2個以上3個以下とすることによって、高電圧の電力変換回路において、還流電流が流れているときにおいての還流ダイオードの定常損失を制限することが可能となる。
さらに、直列に接続するSiCからなるSBDの複数組を並列に接続する事によって、直列に接続されたSiC−SBDからなる還流ダイオード部の通電時における電圧降下を下げ、還流ダイオード部の損失を低くすることが可能となる。
さらに、本発明モジュールに搭載するスイッチング素子をIGBTあるいはMOSFETにすることにより、電力変換回路の高速なスイッチング動作が可能となる。
さらに、一方のSiCからなるSBDのオーミック電極面と、他方のSiCからなるSBDのショットキー電極面が、同一平面上で接続されることにより、電磁放射ノイズを低減することが可能となり、モジュール誤動作の低減を行うことが可能となる。
さらに、一方のSiCからなるSBDのオーミック電極面と他方のSiCからなるSBDのショットキー電極面が電気導体を介して直列接続することにより、それぞれのSiC−SBDの冷却能力を高くすることが出来、SiC−SBDの安定な動作を可能とする。
本発明の電力半導体モジュールを使用した単相ブリッジインバーターの回路図である。 実施の形態2を説明する単相ブリッジインバーター回路図である。 実施の形態3のモジュール構造を示す図である。 実施の形態3の主要部分を説明する図である。 実施の形態4のモジュール構造を示す図である。 実施の形態4の主要部分を説明する図である。 従来の単相ブリッジインバーターの回路図である。 PWM出力波形を説明する図である。
実施の形態1
図1に、本発明の電力半導体モジュールの一実施の形態を示す。図1は、SiCからなるSBDが2個直列に接続された部分を搭載した半導体モジュールであって、直列に接続されたSiCからなる2個のSBDを還流ダイオードとして接続した本発明の電力半導体モジュールを使用した単相ブリッジインバーター内の回路図を示す。1A〜1Dは本発明の直列に接続された2個のSiCからなるSBDを還流ダイオードとして搭載した電力半導体モジュールである。2A〜2Dはそれぞれの電力半導体モジュール内の直列に接続された2個のSiC−SBDからなる還流ダイオードである。3A〜3Dはスイッチング素子のIGBTあるいはMOSFETである。29は電源の正極側と接続される接続端子、30は電源の負極側と接続される接続端子、26は負荷と接続される接続端子、4はモーター等の負荷でありインダクタンス成分を含む。5は直流電源であり、8はコンデンサーである。
図1の回路で、パルス制御により直流を交流に変換して負荷4に交流電流を供給する場合、各パルス毎に3Aと3D、あるいは3Bと3Cがペアでオンあるいはオフ動作を行う。スイッチング素子のオンあるいはオフ動作に対応して還流ダイオード2Aと2D、あるいは2Bと2Cがペアで逆バイアス状態あるいは順方向導通状態となる。例えば、3A、3Dが同時にオン状態のときには、電流は8→3A→4→3D→8の順で流れるが、パルスをオフするために3Aと3Dをオフとすると、還流電流が8→2B→4→2C→8の経路で流れ、還流ダイオード2Bおよび2Cは順方向の導通状態となる。再び3Aと3Dがオンになると8→3A→4→3D→8の順で電流は流れ、2Bおよび2Cは逆バイアス状態でほぼ回路電源電圧のVccが印加される。
還流電流が8→2B→4→2C→8の経路で流れている状態から、3Aおよび3Dがオン状態になる時、還流ダイオード2Bおよび2CはSiCからなるSBDなので、伝導度変調によるキャリアを有せず逆回復電流が殆ど生じない。3Aおよび3Dがオン状態になるときにはIGBT 3A、3Dには電流が流れ始めており、2Bおよび2Cに逆回復電荷が生じた場合、逆回復電流はこれに重畳して流れるが、還流ダイオードSiC−SBDの場合IGBT 3A、3Dには重畳した電流は流れないので、IGBT 3A、3D部で発生するエネルギー損失を減らすことが可能となる。また、還流ダイオード2C、2B部では電流が殆ど流れないのでエネルギー損失は殆ど生じない。
また、SiCはSiの10倍の絶縁破壊電界強度を持ちSiC−SBDの場合、ドリフト層の厚さをSiの1/10倍にする事が可能となり、しかもキャリア密度をSiの100倍にできるので、順方向通電時の電圧降下(Von)を低くする事が可能となる。仮に1つのSiC−SBDが耐圧2.5kV、ショットキー障壁高さ1.0eV、素子有効面積1.0cm2の仕様で、通電電流200A、125℃の場合においては、順方向電圧降下は1.0V以下であり直列に接続された2個のSiC−SBDによる電圧降下は2.0V以下であり、通常の1個のPiNダイオードの電圧降下(〜3V)より低い値となる。従って、還流電流が8→2B→4→2C→8の経路で流れている時でも、還流ダイオード2Bおよび2Cの順方向還流電流によるエネルギー損失を低くすることが可能である。
さらに、直列に接続された1つのSiC−SBDの性能が逆バイアス2.5kVまで耐えうるものであれば、本発明により2A、2B、2C、2Dの耐圧は5.0kVとなり、Vccは通常素子耐圧の約1/2に設定するので、この場合Vccを2.5kVまで上げることが可能となる。従って、単一のSiC−SBDでは困難とされる定格1.5kVを越える電力変換動作が、本発明により容易に可能となる。
本実施の形態で明らかなように、本発明に係わる電力半導体モジュールを電力変換回路において使用することによって、逆回復電流によるエネルギー損失を低減することが可能となり、かつ、高電圧の電力変換回路において使用することが可能となる。
本実施の形態においては、2個のSiC−SBDを直列に接続したが、回路電源電圧の値に応じて3個のSiC−SBDを接続をすることも可能である。例えば、1つのSiC−SBDが耐圧2.5kV、ショットキー障壁高さ1.0eV、素子有効面積1.0cm2の仕様で、通電電流200A、125℃の場合においては電圧降下は1.0V以下であり、直列に接続された3個のSiC−SBDによる電圧降下は3.0V以下である。この電圧は、通常の1個のPiNダイオードの順方向電圧降下と同程度であるから、順方向還流電流によるエネルギー損失が増加することはない。また、SiC−SBDは伝導度変調によるキャリアを殆ど持たないので逆回復電流は殆ど生じず、かつ、直列に接続された3つのSiC−SBDによりVccを3.8kVまで上げることが可能となる。従って、単一のSiC−SBDでは困難とされるVcc=1.5kVを越える電力変換動作が容易に可能となる。
以上の様に、直列に接続するSiC−SBDの数が2個以上3個以下であれば、高電圧の電力変換回路において還流電流が流れているときに生じる還流ダイオードの定常損失を制限することが可能となる。
実施の形態2
図2に、本発明による直列に接続するSiC−SBDの複数組を並列に接続した電力半導体モジュールが単相ブリッジインバーター内に接続された回路図を示す。1A−2〜1D−2は本発明の直列に接続したSiC−SBDの複数組を並列に接続した電力半導体モジュールである。2A−1および2A−2、2B−1および2B−2、2C−1および2C−2、2D−1および2D−2は直列に2個接続したSiC−SBDが並列に接続されたそれぞれの組である。3A〜3Dはスイッチング素子のIGBTあるいはMOSFETである。4はモーター等の負荷でありインダクタンス成分を含む。5は直流の電源であり、8はコンデンサーである。
図2の回路において、本発明による直列に接続するSiC−SBDの複数組を並列に接続した電力半導体モジュール1A−2〜1D−2の電気的動作は、基本的には先の実施の形態1の中で述べた図1の電力半導体モジュール1A〜1Dと同一であるが、直列接続したSiC−SBDの2組を並列に接続しているので還流電流が流れている時の順方向電圧降下を、直列接続するSiC−SBDを1組使用する時と比較して低くする事ができ、還流電源による還流ダイオード部の損失低減が可能となる。
従って、本発明に係わる電力半導体モジュールを電力変換回路において使用することによって、逆回復電流によるエネルギー損失を低減することが可能となり、かつ、高電圧の電力変換回路において使用することが可能となり、さらに還流電流が流れているときにおいての還流ダイオードの定常損失を低くすることが可能となる。
本実施の形態においては、2個のSiC−SBDを直列に接続したが、回路電源電圧の値に応じて直列数が2個より多いSiC−SBDを接続をすることも可能であり、更に定格電圧の高い電力変換回路が実現できる。
実施の形態3
図3に本発明による電力半導体モジュールの他の実施の形態を示す。2は直列に2個接続されたSiC−SBDである。3はスイッチング素子であるIGBTあるいはMOSFET、13はスイッチング素子のエミッタあるいはソース電極、14は電極接続用の高さ調節治具、15はSiC−SBDのアノード側と14を接続する金属導体、16は2を上部から押さえる機能と19の外部配線用エミッタ導体へ電流を導く機能を合わせ持つ金属導体、17は絶縁基板上のコレクタ配線、18は外部配線用コレクタ導体、20は16を固定するための絶縁体、例えばガラスエポキシ、21はAlN(窒化アルミニウム)絶縁基板、22は銅またはSiC/Alのベース板である。通常ベース板22上の半導体素子を含む回路部分は筐体で囲まれ、シリコン樹脂で充填される。
図4に、本実施の形態による電力半導体モジュール内の直列に2個接続されたSiC−SBD部2の詳細図を示した。本実施の形態の直列に2個接続されたSiC−SBD部の形態は、一方のSiCからなるSBDのオーミック電極面と他方のSiCからなるSBDのショットキー電極面が、同一平面上で接続されている。10はSiC−SBDのSiC主要部材、11はSiC−SBDのショットキー電極部、12はSiC−SBDのオーミック電極部である。
接合部の形態としては、一方のSiC−SBDのショットキー電極面と他方のSiC−SBDのオーミック電極面を直接に接触させることが可能であるが、この場合両電極の金属部材表面の平面度が高いことが望ましく、さらに上下から抑える力が必要となる。金属導体16は、SiC−SBDにこの押圧力を与えている。
他の同一平面上で接合される接合部の形態としては、一方のSiC−SBDのショットキー電極面と他方のSiC−SBDのオーミック電極面間に他の電気導体を介して接合されても良い。例えば、金、Alなどを一方のSiC−SBDのショットキー電極面または他方のSiC−SBDのオーミック電極面に蒸着し、蒸着した金あるいはAlなど介して同一平面上で接合させることも可能である。
本実施の形態による電力半導体モジュール内において使用される直列に2個接続されたSiC−SBD2は、図4に示されている形態で直列接続されており、つまり、一方のSiCからなるSBDのオーミック電極面と、他方のSiCからなるSBDのショットキー電極面が同一平面上で接続されているので、SiC−SBD間の配線が無く、モジュール内の電流順路が19→16→2→17→18となるときにおいて電磁放射ノイズを低減することが可能となる。特に過渡的な電流が2に流れるときに本発明による電磁放射ノイズの低減効果が大きいことが期待される。この様な電磁放射ノイズの低減により、モジュール誤動作の低減を行うことが可能となる。
本実施の形態による電力半導体モジュールにおいては、例えば、スイッチング素子の耐圧が5kVで、SiC−SBDが同一の耐圧能力を持ちそれぞれ耐圧2.5kVであれば直列に2個接続された2は耐圧5.0kVとなり、18の外部配線用コレクタ導体と19の外部配線用エミッタ導体間に印加される電圧が5.0kV以下であれば、電力半導体モジュールとして正常な動作が可能となり、高電圧の電力変換回路において使用することが可能となる。
さらに、本実施の形態による電力半導体モジュールを図1の回路内の半導体モジュール1A〜1Dとして使用すれば、2A〜2DはSiC−SBDが直列に2個接続された還流ダイオードであるので、スイッチング素子3A〜3Dのいずれかがオン状態に移行するときに生じる逆回復電流によるエネルギー損失を大きく減らすことが可能となる。
また、本実施の形態による電力半導体モジュールはスイッチング素子3A〜3DがIGBTあるいはMOSFETであるので、単相ブリッジインバーター回路の高速なスイッチング動作が可能となる。
本実施の形態で明らかなように、本発明に係わる電力半導体モジュールを電力変換回路において使用することによって、逆回復電流によるエネルギー損失を低減することが可能となり、かつ、高電圧の電力変換回路において使用することが可能となる。
本実施の形態では直列接続されたSiC−SBD2の1組に対してスイッチング素子3が1つ逆並列に接続されているが、直列接続されたSiC−SBD2の1組に対して2つ以上のスイッチング素子を逆並列に接続しても、本実施の形態と同様な効果が期待できる。
本実施の形態では1組の直列接続するSiC−SBDをスイッチング素子に逆並列に接続したが、2組が並列に接続された直列接続するSiC−SBDをスイッチング素子と逆並列に接続した場合、還流ダイオードに順方向電流が流れているときの定常損失を低くすることが可能となる。
実施の形態4
図5に本発明による電力半導体モジュールの実施の形態を示す。本発明による電力半導体モジュールはスイッチング素子3と、ワイヤボンド23により直列接続されたSiC−SBD10の組が2組搭載されており、互いに25の電気導体により接続されている。3はスイッチング素子であるIGBTあるいはMOSFET、13はスイッチング素子のエミッタあるいはソース電極、29は電源の正極側と接続される接続端子、30は電源の負極側と接続される接続端子、26は負荷と接続される接続端子、17は絶縁基板上のコレクタ配線、27、28は絶縁基板上のエミッタ配線、21はAlN絶縁基板、22は銅またはSiC/Alのベース板である。通常ベース板22上の半導体素子を含む回路部分は筐体で囲まれ、シリコン樹脂で充填される。
図6に、本実施の形態による電力半導体モジュール内の直列に2個接続されたSiC−SBD部の形態を示す。本実施の形態の直列に2個接続されたSiC−SBD部の形態は、一方のSiCからなるSBDのオーミック電極面と他方のSiCからなるSBDのショットキー電極面が電気導体を介して直列接続されている。10はSiC−SBDのSiC主要部材、11はSiC−SBDのショットキー電極部、12はSiC−SBDのオーミック電極部であり、23は一方のSiC−SBDのショットキー電極と他方のSiC−SBDのオーミック電極とを接続する接続導体である。電気導体23を介して2つのSiC−SBDが直列に接続される。接続導体23としては、ワイヤボンドあるいは銅板等の金属導体が望ましい。
図6では、接続導体23を一方のSiC−SBDの電極と他方のSiC−SBDの電極とを直接に接続するものであるが、中継端子を介して2つ以上の接続導体により直列に接続してもよい。
本発明による電力半導体モジュールを単相ブリッジインバーターに使用する場合、本発明による電力半導体モジュールを2台使用することにより単相ブリッジインバーター回路を形成する事が可能となる。例えば、図1中の26、29、30は図6の同一番号に対応する。
本実施の形態による電力半導体モジュールにおいて、図5のワイヤボンド23により直列接続されたSiC−SBD 10に還流電流が流れると、SiC−SBDであってもエネルギー損失がありSiC−SBD 10の温度が上昇する。SiC−SBD 10で発生した熱は、17、27、28→21→22→冷却フィンの順で外部へ放出される。一方のSiCからなるSBDのオーミック電極面と、他方のSiCからなるSBDのショットキー電極面が電気導体を介して直列接続することにより、直列接続されるSiC−SBDを任意の距離に設置することが可能となる。その場合、直列接続されるSiC−SBDから外部への熱伝達経路は並列経路とすることが可能となり、それぞれのSiC−SBDの冷却能力を高くすることができるので、SiC−SBDの安定な動作を可能とする。
本実施の形態による電力半導体モジュールにおいては、例えば、スイッチング素子の耐圧が6kVで、SiC−SBDが同一の耐電圧能力を持ちそれぞれ耐電圧3.0kVであれば直列に2個接続された2は耐電圧6.0kVとなり、29と26間、あるいは26と30間の印加電圧が6.0kV以下であれば、電力半導体モジュールとして正常な動作が可能となり、高電圧の電力変換回路において使用することが可能となる。
さらに、本実施の形態による電力半導体モジュールを図1の回路で使用すれば、2A〜2DはSiC−SBDが直列に2個接続された還流ダイオードであるので、スイッチング素子3A〜3Dがオン状態に移行するときに生じる逆回復電流によるエネルギー損失を大きく減らすことが可能となる。
また、本実施の形態による電力半導体モジュールを、例えば図1の単相ブリッジインバーター回路で使用すれば、本実施の形態による電力半導体モジュール内のスイッチング素子3A〜3DはIGBTあるいはMOSFETであるので、単相ブリッジインバーター回路の高速なスイッチング動作が可能となる。
本実施の形態では直列接続されたSiC−SBD2の1組に対してスイッチング素子3が1つ逆並列に接続されているが、直列接続されたSiC−SBD2の1組に対して2つ以上のスイッチング素子を逆並列に接続しても、本実施の形態と同様な効果が期待できる。
本実施の形態では1組の直列接続するSiC−SBDをスイッチング素子に逆並列に接続したが、2組が並列に接続された直列接続するSiC−SBDをスイッチング素子と逆並列に接続した場合、還流電流が流れているときにおいての還流ダイオードの定常損失を低くすることが可能となる。
1A〜1D 電力半導体モジュール、2 SiC−SBD、2A〜2D SiC−SBD、3 スイッチング素子、3A〜3D スイッチング素子、4 負荷、5 直流電源、6A〜6D 電力半導体モジュール、7A〜7D Si−PiNダイオード、8 コンデンサー、10 SiC主要部材、11 オーミック電極部、12 ショットキー電極部、13 スイッチング素子のエミッタ電極、 16 金属導体、17 コレクタ配線、18 コレクタ導体、19 エミッタ導体、21 AlN絶縁基板、22 銅ベース板、23 接続導体、25 電気導体、26 負荷接続端子、27、28 エミッタ配線、29 正極側電源接続端子、30 負極側電源接続端子。

Claims (7)

  1. 電力変換回路内において使用される電力半導体モジュールであって、
    並列接続された2個以上のスイッチング素子と、
    直列接続された2個以上のSiCからなるショットキーバリアダイオードと、を備え、
    前記直列接続された2個以上のSiCからなるショットキーバリアダイオードが、前記並列接続される2個以上のスイッチング素子に対して逆並列に接続された電力半導体モジュール。
  2. 電力変換回路内において使用される電力半導体モジュールであって、
    並列接続された2個以上のスイッチング素子と、直列接続された2個以上のSiCからなるショットキーバリアダイオードと、を逆並列に接続して構成される回路部分と、
    前記回路部分を2組搭載するベース板と、
    前記2組の回路部分を互いに直列接続する電気導体と、
    前記2組の回路部分のうちの一方を電源の正極側と接続するための正極側電源接続端子と、
    前記2組の回路部分のうちの他方を前記電源の負極側と接続するための負極側電源接続端子と、
    前記2組の回路部分を囲む筐体と
    を備えた電力半導体モジュール。
  3. 前記直列接続されたSiCからなるショットキーバリアダイオードの数が2個以上3個以下であることを特徴とする請求項1または2記載の電力半導体モジュール。
  4. 前記直列接続されたSiCからなるショットキーバリアダイオードの複数組をさらに並列に接続したことを特徴とする請求項1または2記載の電力半導体モジュール。
  5. 一方のSiCからなるショットキーバリアダイオードのオーミック電極面と、他方のSiCからなるショットキーバリアダイオードのショットキー電極面が、同一平面上で接続されるかあるいは電気導体を介して直接接続されることを特徴とする請求項1〜4のいずれか1項に記載の電力半導体モジュール。
  6. 前記スイッチング素子がIGBTあるいはMOSFETであることを特徴とする請求項1〜5のいずれか1項に記載の電力半導体モジュール。
  7. 請求項1〜6のいずれか1項に記載の電力半導体モジュールを備えた電力変換器。
JP2010252572A 2010-11-11 2010-11-11 電力半導体モジュール Expired - Fee Related JP5095803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010252572A JP5095803B2 (ja) 2010-11-11 2010-11-11 電力半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010252572A JP5095803B2 (ja) 2010-11-11 2010-11-11 電力半導体モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010123538A Division JP4724251B2 (ja) 2010-05-28 2010-05-28 電力半導体モジュール

Publications (2)

Publication Number Publication Date
JP2011030424A true JP2011030424A (ja) 2011-02-10
JP5095803B2 JP5095803B2 (ja) 2012-12-12

Family

ID=43638481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010252572A Expired - Fee Related JP5095803B2 (ja) 2010-11-11 2010-11-11 電力半導体モジュール

Country Status (1)

Country Link
JP (1) JP5095803B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012170268A (ja) * 2011-02-15 2012-09-06 Toshiba Corp 半導体スイッチ
CN103178817A (zh) * 2011-12-22 2013-06-26 三菱电机株式会社 半导体模块
JP2014138480A (ja) * 2013-01-16 2014-07-28 Toyota Industries Corp 半導体モジュールおよびインバータモジュール
WO2014186448A1 (en) * 2013-05-14 2014-11-20 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186261A (ja) * 1994-10-31 1996-07-16 Nec Corp 半導体装置
JPH10243660A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 電力変換装置
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186261A (ja) * 1994-10-31 1996-07-16 Nec Corp 半導体装置
JPH10243660A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 電力変換装置
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896365B2 (en) 2011-02-15 2014-11-25 Kabushiki Kaisha Toshiba Semiconductor switch having reverse voltage application circuit and power supply device including the same
JP2012170268A (ja) * 2011-02-15 2012-09-06 Toshiba Corp 半導体スイッチ
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US10141302B2 (en) 2011-09-11 2018-11-27 Cree, Inc. High current, low switching loss SiC power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US10153364B2 (en) 2011-09-11 2018-12-11 Cree, Inc. Power module having a switch module for supporting high current densities
US11024731B2 (en) 2011-09-11 2021-06-01 Cree, Inc. Power module for supporting high current densities
US11171229B2 (en) 2011-09-11 2021-11-09 Cree, Inc. Low switching loss high performance power module
US8823018B2 (en) 2011-12-22 2014-09-02 Mitsubishi Electric Corporation Semiconductor module including a switching element formed of a wide bandgap semiconductor
CN103178817A (zh) * 2011-12-22 2013-06-26 三菱电机株式会社 半导体模块
JP2014138480A (ja) * 2013-01-16 2014-07-28 Toyota Industries Corp 半導体モジュールおよびインバータモジュール
WO2014186448A1 (en) * 2013-05-14 2014-11-20 Cree, Inc. High performance power module

Also Published As

Publication number Publication date
JP5095803B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP4594477B2 (ja) 電力半導体モジュール
US11355477B2 (en) Power semiconductor module and power conversion device
JP5095803B2 (ja) 電力半導体モジュール
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
Zhang et al. 18 kW three phase inverter system using hermetically sealed SiC phase-leg power modules
JP4724251B2 (ja) 電力半導体モジュール
JP6136011B2 (ja) 半導体装置、および電力変換装置
JP2020098921A (ja) 高電流、低スイッチングロスのSiCパワーモジュール
CN103782380A (zh) 半导体模块
KR101946074B1 (ko) 3 레벨 컨버터 하프 브리지
JP2014217270A (ja) 3レベル電力変換装置用ハーフブリッジ
JP6007578B2 (ja) パワー半導体モジュールおよびその組立方法
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
WO2019043950A1 (ja) 半導体モジュール及び電力変換装置
JP6641782B2 (ja) 電力変換装置
Takao et al. Demonstration of 25 W/cm 3 class all-SiC three phase inverter
JP6024177B2 (ja) パワー半導体モジュール
JP2020043154A (ja) 半導体装置及びその製造方法、並びに、電力変換装置
Kanale et al. Design considerations for developing 1.2 kv 4h-sic bidfet-enabled power conversion systems
JP5231880B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP5488244B2 (ja) パワー半導体モジュール
CHEN et al. High-power IGBT modules for 3-level power converters
CN215835344U (zh) 用于操作带中间电路电容器的电动车辆驱动器的功率模块
US20230170292A1 (en) Semiconductor device
JP2004214632A (ja) 半導体装置及びサステイン回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R150 Certificate of patent or registration of utility model

Ref document number: 5095803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees