DE112021000102T5 - Elektronische schaltung und halbleitermodul - Google Patents

Elektronische schaltung und halbleitermodul Download PDF

Info

Publication number
DE112021000102T5
DE112021000102T5 DE112021000102.7T DE112021000102T DE112021000102T5 DE 112021000102 T5 DE112021000102 T5 DE 112021000102T5 DE 112021000102 T DE112021000102 T DE 112021000102T DE 112021000102 T5 DE112021000102 T5 DE 112021000102T5
Authority
DE
Germany
Prior art keywords
diode
wiring
terminal
wire
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021000102.7T
Other languages
English (en)
Inventor
Keiji Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112021000102T5 publication Critical patent/DE112021000102T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

Elektronische Schaltung mit einem ersten Anschluss und einem zweiten Anschluss. Die elektronische Schaltung enthält eine erste Diode mit einem PN-Übergang, bei dem die Durchlassspannung eine erste Spannung ist, eine zweite Diode mit einem Schottky-Übergang, bei dem die Durchlassspannung eine zweite Spannung ist, die kleiner als die erste Spannung ist, ein erstes Verdrahtungselement, das den ersten Anschluss über die erste Diode mit dem zweiten Anschluss verbindet, und ein zweites Verdrahtungselement, das den ersten Anschluss über die zweite Diode mit dem zweiten Anschluss verbindet. Das zweite Verdrahtungselement weist eine Induktivität auf, die größer ist als die Induktivität des ersten Verdrahtungselements.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung bezieht sich auf eine elektronische Schaltung und ein Halbleitermodul.
  • [Hintergrundwissen]
  • Es gibt eine Brückenschaltung, die als eine Schaltung dient, die eine Schaltvorrichtung eines oberen Arms und eine Schaltvorrichtung eines unteren Arms enthält, um eine Last zu steuern.
  • [Zitierliste]
  • [Patentliteratur]
  • [PTL 1] JP-2020 009 834 A
  • [Zusammenfassung der Erfindung]
  • [Technisches Problem]
  • Wenn die Schaltvorrichtung des unteren Zweigs beispielsweise ausgeschaltet ist, fließt der Strom, der durch die Schaltvorrichtung des unteren Zweigs fließt, im Allgemeinen durch eine parasitäre Diode in der Schaltvorrichtung des oberen Zweigs und eine Freilaufdiode, die mit der Schaltvorrichtung des oberen Zweigs verbunden ist.
  • Wenn jedoch die Durchlassspannung der parasitären Diode größer ist als die Durchlassspannung der Freilaufdiode, fließt der größte Teil des durch die Last fließenden Stroms durch die Freilaufdiode. Dies kann zum Ausfall der Freilaufdiode führen.
  • Die vorliegende Erfindung betrifft die Bereitstellung einer elektronischen Schaltung und eines Halbleitermoduls, die in der Lage sind, den Ausfall einer Freilaufdiode zu vermeiden.
  • [Lösung des Problems]
  • Ein Aspekt der vorliegenden Erfindung ist eine elektronische Schaltung mit einem ersten Anschluss und einem zweiten Anschluss, wobei die elektronische Schaltung umfasst: eine erste Diode mit einem PN-Übergang, bei dem eine Durchlassspannung eine erste Spannung ist; eine zweite Diode mit einem Schottky-Übergang, bei dem die Durchlassspannung eine zweite Spannung ist, die kleiner als die erste Spannung ist; ein erstes Verdrahtungselement, das den ersten Anschluss über die erste Diode mit dem zweiten Anschluss verbindet; und ein zweites Verdrahtungselement, das den ersten Anschluss über die zweite Diode mit dem zweiten Anschluss verbindet, wobei das zweite Verdrahtungselement eine Induktivität aufweist, die größer als eine Induktivität des ersten Verdrahtungselements ist.
  • Darüber hinaus ist ein weiterer Aspekt der vorliegenden Erfindung ein Halbleitermodul, das eine elektronische Schaltung mit einem ersten Anschluss und einem zweiten Anschluss umfasst, wobei die elektronische Schaltung umfasst: eine erste Diode mit einem PN-Übergang, bei dem eine Durchlassspannung eine erste Spannung ist; eine zweite Diode mit einem Schottky-Übergang, bei dem die Durchlassspannung eine zweite Spannung ist, die kleiner als die erste Spannung ist; ein erstes Verdrahtungselement, das den ersten Anschluss über die erste Diode mit dem zweiten Anschluss verbindet; und ein zweites Verdrahtungselement, das den ersten Anschluss über die zweite Diode mit dem zweiten Anschluss verbindet, wobei das zweite Verdrahtungselement eine Induktivität aufweist, die größer als eine Induktivität des ersten Verdrahtungselements ist.
  • [Vorteilhafte Effekte der Erfindung]
  • Gemäß der vorliegenden Erfindung ist es möglich, eine elektronische Schaltung und ein Halbleitermodul bereitzustellen, die in der Lage sind, Ausfälle einer Freilaufdiode zu vermeiden.
  • Figurenliste
    • 1 ist ein Diagramm, das ein Beispiel einer elektronischen Schaltung 10 veranschaulicht.
    • 2 ist ein Diagramm zum Verdeutlichen eines Stroms, der durch die Dioden BD0 und SBDO eines oberen Zweigs fließt.
    • 3 ist ein Diagramm zum Verdeutlichen eines Stroms, der durch die Dioden BD2 und SBD2 eines unteren Zweigs fließt.
    • 4 ist eine schematische Draufsicht auf ein Halbleitermodul 80.
    • 5 ist ein schematisches Diagramm zum Verdeutlichen einer Konfiguration eines Halbleitermoduls 80.
    • 6 ist ein Diagramm zum Verdeutlichen eines Verdrahtungsmusters, das konzeptionell in einem leitfähigen Muster 220 ausgebildet ist.
    • 7 ist ein Diagramm zum Verdeutlichen eines Stromflusses durch eine Vorrichtung in einem oberen Zweig eines Halbleitermoduls 80.
    • 8 ist ein Diagramm, das ein Beispiel für ein Ersatzschaltbild einer Vorrichtung in einem oberen Zweig veranschaulicht.
    • 9 ist ein Diagramm zum Verdeutlichen eines Stroms, der durch eine Vorrichtung in einem unteren Zweig eines Halbleitermoduls 80 fließt.
    • 10 ist ein Diagramm, das ein Beispiel für eine Ersatzschaltung einer Vorrichtung in einem unteren Zweig veranschaulicht.
    • 11 ist ein Diagramm, das ein Beispiel für eine Ausführungsform veranschaulicht, bei der die Länge eines Drahtes angepasst wird.
    • 12 ist ein Diagramm, das eine Ersatzschaltung gemäß einer in 11 veranschaulichten Ausführungsform darstellt.
    • 13 ist ein Diagramm, das ein Beispiel für eine Ausführungsform veranschaulicht, bei der die Querschnittsfläche eines Drahtes eingestellt wird.
    • 14 ist ein Diagramm, das ein Beispiel für eine Ausführungsform veranschaulicht, bei der die Krümmung eines Drahtes eingestellt wird.
    • 15 veranschaulicht ein Beispiel für eine Ausführungsform, bei der ein Verdrahtungsmuster angepasst wird.
    • 16 ist ein schematisches Diagramm zum Verdeutlichen der Dicken der leitfähigen Muster 240 und 250.
    • 17 ist ein Diagramm, das ein Beispiel für eine Konfiguration eines oberen Zweigs eines Halbleitermoduls 80 veranschaulicht.
    • 18 ist ein Diagramm, das eine Ersatzschaltung gemäß einer in 17 veranschaulichten Ausführungsform darstellt.
    • 19 ist ein Diagramm, das ein Beispiel für die Konfiguration eines unteren Zweigs eines Halbleitermoduls 80 veranschaulicht.
    • 20 ist ein Diagramm, das eine Ersatzschaltung gemäß einer in 17 veranschaulichten Ausführungsform darstellt.
  • [Beschreibung der Ausführungsformen]
  • QUERVERWEIS AUF VERBUNDENE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht Priorität gemäß 35 U.S.C. §119 von der japanischen Patentanmeldung Nr. 2020-075679 , die am 21. April 2020 eingereicht wurde und deren gesamte Offenbarung hiermit durch Bezugnahme hierin aufgenommen wird.
  • Aus den Beschreibungen der vorliegenden Beschreibung und den beigefügten Zeichnungen werden zumindest die folgenden Punkte ersichtlich.
  • [Ausführungsformen]
  • <<<Beispiel für eine Elektronische Schaltung 10»>
  • 1 ist ein Diagramm, das eine Konfiguration einer elektronischen Schaltung 10 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Die elektronische Schaltung 10 ist eine Halbbrückenschaltung zum Ansteuern einer Last (nicht veranschaulicht), beispielsweise einer Motorspule, und enthält n-Kanal-MetallOxid-Halbleiter-Feldeffekttransistoren (NMOS-Transistoren) M0 bis M3, Dioden SBDO bis SBD3, einen positiven Elektrodenanschluss P, einen Ausgangsanschluss U, einen negativen Elektrodenanschluss N und Steueranschlüsse IN1 und IN2.
  • Der NMOS-Transistor M0 ist eine Schaltvorrichtung eines oberen Zweigs, dessen Gate-Elektrode (Steuerelektrode) mit dem Steueranschluss IN1 des oberen Zweigs verbunden ist, dessen Sourceelektrode mit dem Ausgangsanschluss U verbunden ist und dessen Drainelektrode mit dem positiven Elektrodenanschluss P verbunden ist. Der NMOS-Transistor M0 enthält auch eine Diode BD0 als parasitäre Diode (d.h. eine Body-Diode).
  • Der NMOS-Transistor M1 ist eine Schaltvorrichtung des oberen Arms, ähnlich wie der NMOS-Transistor M0, und enthält eine Diode BD1.
  • Der NMOS-Transistor M2 ist eine Schaltvorrichtung eines unteren Zweigs, dessen Gateelektrode mit dem Steueranschluss IN2 des unteren Zweigs verbunden ist, dessen Sourceelektrode mit dem negativen Elektrodenanschluss N verbunden ist und dessen Drainelektrode mit dem Ausgangsanschluss U verbunden ist. Der NMOS-Transistor M2 enthält eine Diode BD2 als parasitäre Diode.
  • Der NMOS-Transistor M3 ist eine Schaltvorrichtung des unteren Arms, ähnlich wie der NMOS-Transistor M2, und enthält eine Diode BD3.
  • Hier wird in einer vorliegenden Ausführungsform der vorliegenden Erfindung ein MOS-Transistor als Schaltvorrichtung verwendet, die vorliegende Erfindung ist jedoch nicht darauf begrenzt. Als Schaltvorrichtung kann ein Reverse Conducting Insulated Gate Bipolar Transistor (RC-IGBT) verwendet werden, der ein IGBT vom Typ Reverse Conduction ist und einen Bipolartransistor und eine Diode enthält. Im Falle des RC-IGBT können die im Inneren ausgebildeten PN-Übergangsdioden als Dioden BD0 bis BD3 dienen.
  • Die Dioden BD0 bis BD3 einer Ausführungsform der vorliegenden Erfindung sind PN-Übergangsdioden. Die NMOS-Transistoren M0 bis M3 einer Ausführungsform der vorliegenden Erfindung sind Vorrichtungen, die unter Verwendung von Siliziumkarbid (SiC), das ein Halbleiter mit breitem Bandabstand ist, hergestellt werden. Daher nimmt die Durchlassspannung Vf1 (erste Spannung) der Dioden BD0 bis BD3, bei denen es sich um Body-Dioden handelt, einen Wert (z. B. 2,5 V) an, der auf dem SiC-PN-Übergang basiert.
  • Eine Diode SBDO ist eine Schottky-Sperrschichtdiode, die einen Schottky-Übergang zwischen Metall und n-Kanal-SiC enthält und gegenparallel mit dem NMOS-Transistor M0 verbunden ist. Die Dioden SBD1 bis SBD3 sind ebenfalls SiC-Schottky-Sperrschichtdioden ähnlich der Diode SBDO und sind jeweils gegenparallel mit den NMOS-Transistoren M1 bis M3 verbunden. Dementsprechend arbeiten die Dioden SBDO bis SBD3 als Freilaufdioden. Die Durchlassspannung Vf2 (zweite Spannung) der Dioden SBDO bis SBD3 nimmt einen Wert (zum Beispiel 0,7 V) an, der auf dem Schottky-Übergang basiert.
  • Obwohl die Schaltvorrichtung und die Freilaufdiode in einer vorliegenden Ausführungsform der vorliegenden Erfindung unter Verwendung von SiC hergestellt werden, können auch andere Halbleiter mit breitem Bandabstand, beispielsweise Galliumnitrid (GaN), verwendet werden. Die Freilaufdiode kann eine Schottky-Sperrschichtdiode sein, die einen Schottky-Übergang aus Metall und Si enthält.
  • Der positive Elektrodenanschluss P ist ein stromversorgungsseitiger (oder high-side) Anschluss, während der negative Elektrodenanschluss N ein masseseitiger (oder low-side) Anschluss ist. Der Ausgangsanschluss U ist ein Anschluss, mit dem eine Last verbunden ist. Ein Signal zur Steuerung des Schaltens der NMOS-Transistoren M0 und M1, die die Schaltvorrichtungen des oberen Zweigs sind, wird in den Steueranschluss IN1 eingegeben. Ein Signal zur Steuerung des Schaltens der NMOS-Transistoren M2 und M3, die die Schaltvorrichtungen des unteren Zweigs darstellen, wird in den Steueranschluss IN2 eingespeist.
  • In der oben beschriebenen elektronischen Schaltung 10 werden die Schaltvorrichtungen des oberen Zweigs und die Schaltvorrichtungen des unteren Zweigs ein- und ausgeschaltet, um so die Last anzusteuern. Wenn in der elektronischen Schaltung 10 die Schaltvorrichtungen des oberen Zweigs und die Schaltvorrichtungen des unteren Zweigs gleichzeitig eingeschaltet werden, um die Last anzutreiben, fließt ein großer Durchgangsstrom vom positiven Elektrodenanschluss P zum negativen Elektrodenanschluss N. Dementsprechend ist, wenn die Last angetrieben wird, eine Totzeitperiode vorgesehen, während der die Schaltvorrichtungen des oberen Zweigs und die Schaltvorrichtungen des unteren Zweigs beide ausgeschaltet sind. In der Totzeitperiode kann zum Beispiel ein Strom vom Ausgangsanschluss U zum positiven Elektrodenanschluss P fließen. Ferner kann in der Totzeitperiode zum Beispiel ein Strom von dem negativen Elektrodenanschluss N zu dem Ausgangsanschluss U fließen.
  • <<<Strom vom Ausgangsanschluss U zum positiven Elektrodenanschluss P»>
  • 2 ist ein Diagramm zum Verdeutlichen eines Stroms, der zum Beispiel durch die Dioden BD0 und SBDO des oberen Zweigs in der Totzeitperiode fließt. In einer vorliegenden Ausführungsform der Erfindung ist der Strom, der durch die Dioden BD0 und SBDO fließt, ähnlich dem Strom, der durch die Dioden BD1 und SBD1 in der Totzeitperiode fließt, und daher wird hier nur der Strom beschrieben, der durch die Dioden BD0 und SBDO fließt.
  • Ein Knoten x0 in 2 ist ein Knoten, an dem eine Verdrahtung vom Ausgangsanschluss U, eine Verdrahtung von der Sourceelektrode S1 des NMOS-Transistors M0 und eine Verdrahtung von einer Anodenelektrode A0 der Diode SBDO in 1 verbunden sind. Ebenso ist ein Knoten x1 ein Knoten, an dem eine Verdrahtung von dem positiven Elektrodenanschluss P, eine Verdrahtung von einer Drainelektrode D1 des NMOS-Transistors M0 und eine Verdrahtung von einer Kathodenelektrode K0 der Diode SBDO verbunden sind. Es ist zu beachten, dass im Folgenden die Anodenelektrode als Anode und die Kathodenelektrode als Kathode bezeichnet wird.
  • Vorliegend wird angenommen, dass die Verdrahtung zwischen dem Ausgangsanschluss U und dem Knoten x0 eine Verdrahtung 50 mit einer Induktivität La ist, und dass die Verdrahtung zwischen dem Knoten x0 und der Anode A0 der Diode SBDO eine Verdrahtung 51 mit einer Induktivität Lb ist. Es wird auch angenommen, dass die Verdrahtung zwischen dem positiven Elektrodenanschluss P und dem Knoten x1 eine Verdrahtung 52 mit einer Induktivität Lc ist, und dass die Verdrahtung zwischen dem Knoten x1 und der Kathode K0 der Diode SBDO eine Verdrahtung 53 mit einer Induktivität Ld ist. Es wird ferner angenommen, dass die Verdrahtung zwischen der Sourceelektrode S1 des NMOS-Transistors M0 und dem Knoten x0 eine Verdrahtung 54 einer Induktivität Li ist, und dass die Verdrahtung zwischen der Drainelektrode D1 des NMOS-Transistors M0 und dem Knoten x1 eine Verdrahtung 55 einer Induktivität Lj ist. Die Induktivitäten La bis Ld, Li, und Lj sind parasitäre Induktivitäten der Verdrahtungen 50 bis 55.
  • Wie oben beschrieben, ist vorliegend die Diode BD0 die Body-Diode mit der Durchlassspannung Vf1 (z.B. 2,5 V) auf der Basis des Sic-PN-Übergangs, und die Diode SBDO ist die Schottky-Diode mit der Durchlassspannung Vf2 (z.B. 0,7 V) auf der Basis des SiC-Schottky-Übergangs.
  • So fließt der Strom vom Ausgangsanschluss U zunächst über eine durch die gestrichelte Linie angedeutete Strecke P2 über die Diode SBDO zum positiven Elektrodenanschluss P. In diesem Fall ist eine Spannung Vx01 zwischen den Knoten x0 und x1 durch den folgenden Ausdruck (1) gegeben.
  • V × 01 = ( Lb + Ld ) × di 2 /dt + Vf 2
    Figure DE112021000102T5_0001
  • Im Ausdruck (1) ist der Strom, der durch die Strecke P2 fließt, i2, und di2/dt ist eine zeitliche Änderung des Stroms i2, der durch die Strecke P2 fließt. Die zeitliche Änderung des Stroms i2 ist ein Wert, der auf der Grundlage des durch die Last fließenden Stroms und der Zeit vom Einschalten bis zum Ausschalten der Schaltvorrichtung bestimmt wird, der zum Beispiel 0,1 bis 10 A/nsec beträgt.
  • Wenn die Werte der Induktivitäten Lb und Ld klein sind und die Spannung Vx01 die Durchlassspannung Vf1 nicht übersteigt (zum Beispiel 2,5 V), fließt der gesamte vom Ausgangsanschluss U fließende Strom durch die Strecke P2. Infolgedessen kann der Strom i2 einen Nennstrom der Diode SBDO überschreiten, was zu einem Ausfall der Diode SBDO führt. In einer Ausführungsform der vorliegenden Erfindung werden daher die Werte der Induktivitäten Lb und Ld so erhöht, dass der Strom vom Ausgangsanschluss U zum positiven Elektrodenanschluss P nicht nur über die Strecke P2, sondern auch über eine durch die gestrichelte Linie gekennzeichnete Strecke P1 über die Diode BD0 fließt. Die Werte der Induktivitäten Lb und Ld werden auf der Grundlage der Beziehung berechnet, die durch den Ausdruck (2) gegeben ist.
  • ( Lb + Ld ) × di 2 /dt + Vf 2 > ( Li + Lj ) × di 1 /dt + Vf 1
    Figure DE112021000102T5_0002
  • Wenn der Ausdruck (2) beispielsweise so modifiziert wird, dass die Vorwärtsspannung Vf1 2,5 V, die Vorwärtsspannung Vf2 0,7 V und di2/dt (= di1/dt) 10 A/nsec beträgt, erhält man den folgenden relationalen Ausdruck (3).
  • ( ( Lb + Ld ) − ( Li + Lj ) ) > ( Vf 1 − Vf 2 ) × dt/di 2 > ( 2,5 − 0,7 ) × ( 1 / 10 ) > 0,18
    Figure DE112021000102T5_0003
  • Indem man die Summe der Induktivitäten Lb und Ld größer als die Summe der Induktivitäten Li und Lj einstellt, z.B. größer als 0,18 nH, fließen die Ströme i1 und i2 durch die Strecken P1 bzw. P2, so dass vermieden werden kann, dass ein großer Strom durch die Diode SBDO fließt.
  • In einer vorliegenden Ausführungsform der vorliegenden Erfindung wird die Induktivität der Verdrahtung auf der Strecke P2 größer eingestellt als die Induktivität der Verdrahtung auf der Strecke P1, so dass die Diode BD0 eingeschaltet wird, wenn der Strom vom Ausgangsanschluss U fließt. Dadurch ist es möglich, den durch die Diode SBDO fließenden Strom i2 in den Strömen vom Ausgangsanschluss U zu reduzieren, wodurch ein Ausfall der Diode SBDO vermieden werden kann.
  • In 2 sind drei Verdrahtungen 50, 51 und 54 als die mit dem Knoten x0 verbundenen Verdrahtungen veranschaulicht, aber wenn der Knoten x0 der Sourceelektrode S1 entspricht, kann die Induktivität Li der Verdrahtung 54 ignoriert werden, was zu Li = 0 führt. Wenn der Knoten x0 beispielsweise dem Ausgangsanschluss U entspricht, kann die Induktivität La der Verdrahtung 50 ignoriert werden, was zu La = 0 führt. Dementsprechend können verschiedene Halbleitermodule durch Ersatzschaltungen dargestellt werden, wobei die in 2 veranschaulichte Schaltung verwendet wird, auch wenn die Einzelheiten später beschrieben werden.
  • Dabei ist zu beachten, dass die Diode BD0 einer „ersten Diode“ und die Diode SBDO einer „zweiten Diode“ entspricht. Der Ausgangsanschluss U entspricht einem „ersten Anschluss“, und der positive Elektrodenanschluss P entspricht einem „zweiten Anschluss“. Die Verdrahtungen 50, 52, 54 und 55, die den Ausgangsanschluss U mit dem positiven Elektrodenanschluss P über die Diode BD0 verbinden, entsprechen einem „ersten Verdrahtungselement“, und die Verdrahtungen 50 bis 53, die den Ausgangsanschluss U mit dem positiven Elektrodenanschluss P über die Diode SBDO verbinden, entsprechen einem „zweiten Verdrahtungselement“.
  • Obwohl die Vorwärtsspannung Vf1 in einer vorliegenden Ausführungsform der vorliegenden Erfindung 2,5 V und die Vorwärtsspannung Vf2 0,7 V beträgt, sind diese Werte nur Beispiele. Die Werte der Vorwärtsspannungen Vf1 und Vf2 und die Werte der Induktivitäten der Verdrahtungen variieren je nach den Herstellungsvarianten.
  • Darüber hinaus ändert sich die Summe der erforderlichen Induktivitäten Lb und Ld auch mit der Zeit, dem Strom und der verwendeten Temperatur. So muss die Induktivität des „zweiten Verdrahtungselements“ mindestens größer sein als die Induktivität des „ersten Verdrahtungselements“. Die Induktivität des „zweiten Verdrahtungselements“ ist größer als die Induktivität des „ersten Verdrahtungselements“, vorzugsweise um 0,18 nH oder mehr, noch bevorzugter um 0,36 nH oder mehr.
  • <<Strom vom negativen Elektrodenanschluss N zum Ausgangsanschluss U>>
  • 3 ist ein Diagramm zum Verdeutlichen eines Stroms, der zum Beispiel durch die Dioden SBD2 und BD2 des unteren Zweigs in der Totzeitperiode fließt. In einer vorliegenden Ausführungsform der Erfindung ist der Strom, der durch die Dioden BD2 und SBD2 fließt, ähnlich dem Strom, der durch die Dioden BD3 und SBD3 in der Totzeitperiode fließt, und daher wird hier nur der Strom beschrieben, der durch die Dioden BD2 und SBD2 fließt.
  • Ein Knoten x2 in 3 ist ein Knoten, an dem eine Verdrahtung vom negativen Elektrodenanschluss N, eine Verdrahtung von einer Sourceelektrode S2 des NMOS-Transistors M2 und eine Verdrahtung von einer Anode A3 der Diode SBD2 in 1 verbunden sind. Ebenso ist ein Knoten x3 ein Knoten, an dem eine Verdrahtung vom Ausgangsanschluss U, eine Verdrahtung von einer Drainelektrode D2 des NMOS-Transistors M2 und eine Verdrahtung von einer Kathode K3 der Diode SBD2 verbunden sind.
  • Hier wird angenommen, dass die Verdrahtung zwischen dem negativen Elektrodenanschluss N und dem Knoten x2 eine Verdrahtung 60 mit einer Induktivität Le ist, und dass die Verdrahtung zwischen dem Knoten x2 und der Anode A3 der Diode SBD2 eine Verdrahtung 61 mit einer Induktivität Lf ist. Es wird auch angenommen, dass die Verdrahtung zwischen dem Ausgangsanschluss U und dem Knoten x3 eine Verdrahtung 62 mit einer Induktivität Lg ist, und dass die Verdrahtung zwischen dem Knoten x3 und der Kathode K3 der Diode SBD2 eine Verdrahtung 63 mit einer Induktivität Lh ist. Es wird ferner angenommen, dass die Verdrahtung zwischen der Sourceelektrode S2 des NMOS-Transistors M2 und dem Knoten x2 eine Verdrahtung 64 mit einer Induktivität Lm ist, und dass die Verdrahtung zwischen der Drainelektrode D2 des NMOS-Transistors M2 und dem Knoten x3 eine Verdrahtung 65 mit einer Induktivität Ln ist. Die Induktivitäten Le bis Lh, Lm, und Ln sind parasitäre Induktivitäten der Verdrahtungen 60 bis 65.
  • In einer Ausführungsform der vorliegenden Erfindung werden analog zu dem in 2 veranschaulichten oberen Zweig die Werte der Induktivitäten Lf und Lh derart erhöht, dass bei einem vom negativen Elektrodenanschluss N fließenden Strom ein Strom i3 über die durch die gestrichelte Linie angedeutete Strecke P3 über die Diode BD2 und ein Strom i4 über die durch die gestrichelte Linie angedeutete Strecke P4 über die Diode SBD2 fließt. Genauer gesagt gilt zum Beispiel (Lf + Lh) - (Lm+Ln) > 0,18 nH, basierend auf dem obigen Ausdruck (3). Wenn der Strom vom negativen Elektrodenanschluss N fließt, wird folglich vermieden, dass ein großer Strom durch die Diode SBD2 des unteren Zweigs fließt, was zu einem Ausfall der Diode SBD2 führt.
  • In einem solchen Fall entspricht die Diode BD2 der „ersten Diode“ und die Diode SBD2 entspricht der „zweiten Diode“. Der negative Elektrodenanschluss N entspricht dem „ersten Anschluss“, und der Ausgangsanschluss U entspricht dem „zweiten Anschluss“. Die Verdrahtungen 60, 62, 64 und 65, die den negativen Elektrodenanschluss N mit dem Ausgangsanschluss U über die Diode BD2 verbinden, entsprechen dem „ersten Verdrahtungselement“, und die Verdrahtungen 60 bis 63, die den negativen Elektrodenanschluss N mit dem Ausgangsanschluss U über die Diode SBD2 verbinden, entsprechen dem „zweiten Verdrahtungselement“.
  • ===Beispiel für Halbleitermodul 80===
  • 4 ist eine schematische Draufsicht, die ein Beispiel für ein Halbleitermodul 80 veranschaulicht, das die elektronische Schaltung 10 verkörpert. 5 ist eine schematische Darstellung zum Verdeutlichen einer Konfiguration des Halbleitermoduls 80. In einer vorliegenden Ausführungsform der vorliegenden Erfindung sind die Mehrzahl von Schaltvorrichtungen und Freilaufdioden in der elektronischen Schaltung 10 an dem Halbleitermodul 80 in gleicher Konfiguration angebracht. Dementsprechend veranschaulicht die 5 der Einfachheit halber nur den NMOS-Transistor M0 und die Diode SBDO des oberen Zweigs.
  • Die Gate-Elektrode G1 und die Sourceelektrode S1 des NMOS-Transistors M0 sind beispielsweise auf der Mittelachse des NMOS-Transistors M0 ausgebildet, werden hier aber der Einfachheit halber separat veranschaulicht. Im Folgenden bedeutet „elektrisch verbunden“ in einer Ausführungsform der vorliegenden Erfindung, dass eine Konfiguration E1 und eine Konfiguration E2 so verbunden sind, dass sie durch eine Verdrahtung, ein Verbindungsmaterial (z. B. Lot) oder dergleichen elektrisch zusammenhängen. Dies wird auch einfach als „Verbindung“ bezeichnet. Diese „Verbindung“ enthält nicht nur einen Fall, in dem die Konfiguration E1 mit der Konfiguration E2 durch ein Verdrahtungselement verbunden ist, sondern auch einen Fall, in dem die Konfiguration E1 mit der Konfiguration E2 durch ein leitfähiges Muster oder dergleichen verbunden ist, das zwischen den Konfigurationen E1 und E2 vorgesehen ist.
  • Das Halbleitermodul 80 ist eine Halbleitervorrichtung, die eine Mehrzahl von Schaltvorrichtungen und Freilaufdioden der elektronischen Schaltung 10 enthält. In 4 sind die Schaltvorrichtungen die NMOS-Transistoren M0 bis M3, und die Freilaufdioden sind die Dioden SBDO bis SBD3. Das Halbleitermodul 80 enthält: laminierte Substrate 110 und 111 mit leitfähigen Mustern 210, 220, 230, 310, 320 und 330; Schaltvorrichtungen und Freilaufdioden, die in den leitfähigen Mustern 220 und 320 angeordnet sind; Anschlüsse, die in den leitfähigen Mustern 210, 220, 310, 320 und 330 angeordnet sind, und Kontaktdrähte, die elektrisch mit den Schaltvorrichtungen und Freilaufdioden und mit den leitfähigen Mustern verbunden sind. Das Halbleitermodul 80 kann ferner eine Sockelplatte 100 enthalten.
  • Die Anschlüsse haben beispielsweise eine prismatische Form und weisen ein Ende auf, das mit dem leitfähigen Muster verbunden ist, und das andere Ende erstreckt sich aus dem Halbleitermodul 80, um mit einer externen Vorrichtung (nicht veranschaulicht) elektrisch verbunden zu werden. Die Anschlüsse sind zum Beispiel aus Kupfer, Aluminium oder einer diese Materialien enthaltenden Legierung gebildet.
  • Die Verdrahtungen werden aus Kupfer, Aluminium, Gold oder einer diese Materialien enthaltenden Legierung gebildet. Mit Ausnahme der Kontaktdrähte kann auch ein anderes Element als Verdrahtungselement verwendet werden. Zum Beispiel kann ein Leiterrahmen als Verdrahtungselement verwendet werden.
  • Die Sockelplatte 100 hat eine glatte Klebefläche, auf deren Oberseite eine isolierende Leiterplatte geklebt wird, und weist in der Draufsicht zum Beispiel eine rechteckige Form auf. Die Sockelplatte 100 ist eine Metallplatte, die z.B. aus Aluminium, Kupfer oder einer diese Materialien enthaltenden Legierung gebildet. Wie in 5 veranschaulicht, ist das laminierte Substrat 110 an der Sockelplatte 100 mit einem Verbindungsmaterial 101, beispielsweise einem Lötmittel, angebracht, das sich dazwischen befindet. Das laminierte Substrat 111 hat ebenfalls eine ähnliche Konfiguration wie das laminierte Substrat 110 und ist an der gleichen Sockelplatte 100 angebracht wie das laminierte Substrat 110.
  • «Laminiertes Substrat 110 auf der Seite des oberen Zweigs»
  • Das laminierte Substrat 110 enthält eine Isolierplatte 200 und leitfähige Muster 210, 220 und 230, die an der Stirnseite (Oberseite) der Isolierplatte 200 ausgebildet sind. Die Isolierplatte 200 wird zum Beispiel aus Keramik oder Harz gebildet. Die leitfähigen Muster 210, 220 und 230 werden z. B. aus Kupfer, Aluminium oder einer diese Materialien enthaltenden Legierung gebildet. Das laminierte Substrat 110 kann außerdem eine Wärmestrahlungsplatte 201 auf der Rückseite (Unterseite) der Isolierplatte 200 enthalten. Die isolierende Leiterplatte, die als solche eingerichtet ist, wird beispielsweise aus einer Direct Copper Bonding (DCB)-Platte oder einer Active Metal Brazing (AMB)-Platte gebildet. In einer vorliegenden Ausführungsform der Erfindung ist das laminierte Substrat 110 ein Direct Bonded Copper (DBC)-Substrat, auf dem die Vorrichtungen des oberen Zweigs angebracht sind.
  • «Leitfähiges Muster 210»
  • An dem leitfähigen Muster 210 ist ein Steueranschluss IN1 angebracht, um Signale zur Steuerung der Schaltvorrichtungen des oberen Zweigs zu empfangen. Hier ist, wie in 5 veranschaulicht, der Steueranschluss IN1 mit dem leitfähigen Muster 210 durch ein Verbindungsmaterial 252, beispielsweise einem Lötmittel, verbunden. Das leitfähige Muster 210 ist mit der Gate-Elektrode G1 des NMOS-Transistors M0 über einen Kontaktdraht (im Folgenden einfach als Draht bezeichnet) verbunden, und es ist mit der Gate-Elektrode des NMOS-Transistors M1 über einen Draht verbunden.
  • In einer Ausführungsform der vorliegenden Erfindung ist im oberen Zweig die Kopplungsbeziehung zwischen dem Ausgangsanschluss U, dem positiven Elektrodenanschluss P und dem Steueranschluss IN1 sowie dem NMOS-Transistor M1 und der Diode SBD1 die gleiche wie die zwischen dem NMOS-Transistor M0 und der Diode SBDO, dem Ausgangsanschluss U, dem positiven Elektrodenanschluss P und dem Steueranschluss IN1. Dementsprechend werden der NMOS-Transistor M0 und die Diode SBDO hier hauptsächlich beschrieben.
  • «Leitfähiges Muster 220»
  • Der positive Elektrodenanschluss P auf der Stromversorgungsseite, die NMOS-Transistoren M0 und M1 sowie die Dioden SBDO und SBD1 sind an dem leitfähigen Muster 220 angebracht. Dabei ist, wie in 5 veranschaulicht, eine in der Rückseite des NMOS-Transistors M0 ausgebildete Drainelektrode D1 durch ein Verbindungsmaterial 250, beispielsweise einem Lötmittel, an dem leitfähigen Muster 220 angebracht. In einer vorliegenden Ausführungsform der Erfindung wird eine Kathode K1 der Diode BD0 mit der Drainelektrode D1 geteilt, was dazu führt, dass die Kathode K1 der Diode BD0 auch mit dem leitfähigen Muster 220 verbunden ist.
  • Eine Kathode K0 der Diode SBDO ist ebenfalls über ein Verbindungsmaterial 251 mit dem leitfähigen Muster 220 verbunden. Ein positiver Elektrodenanschluss P ist ferner über ein Verbindungsmaterial mit dem leitfähigen Muster 220 verbunden.
  • Hier sind die an der Stirnseite der Diode SBDO ausgebildete Anode A0 und die in der Stirnseite des NMOS-Transistors M0 ausgebildete Sourceelektrode S1 über einen Draht W1 elektrisch verbunden. Die Anode A1 der Diode BD0 wird mit der Sourceelektrode S1 geteilt, was dazu führt, dass die Anode A1 der Diode BD0 über die Verdrahtung W1 mit der Anode A0 der Diode SBDO verbunden ist.
  • 6 ist ein Diagramm zum Verdeutlichen eines Verdrahtungsmusters, das konzeptionell in dem leitfähigen Muster 220 erzeugt wird. In dem leitfähigen Muster 220 fließt zum Beispiel ein Strom von der Kathode K1 der Diode BD0 entlang einer Strecke P10 zwischen der Kathode K1 und dem positiven Elektrodenanschluss P. Ebenso fließt ein Strom von der Kathode K0 der Diode SBDO entlang einer Strecke P11 zwischen der Kathode K0 und dem positiven Elektrodenanschluss P. Dementsprechend werden in dem leitfähigen Muster 220 Verdrahtungsmuster erzeugt, die den Strecken P10 bzw. P11 entsprechen.
  • Nachfolgend wird in einer Ausführungsform der vorliegenden Erfindung das Verdrahtungsmuster, das der Strecke P10 entspricht, als Verdrahtungsmuster C10 bezeichnet, und das Verdrahtungsmuster, das der Strecke P11 entspricht, wird als Verdrahtungsmuster C11 bezeichnet. Da die Strecke P11 länger ist als die Strecke P10, ist das Verdrahtungsmuster C11 länger als das Verdrahtungsmuster C10. Dementsprechend hat das Verdrahtungsmuster C11 eine größere Induktivität als das Verdrahtungsmuster C10.
  • Der NMOS-Transistor M1 und die Diode SBD1 sind ähnlich wie der NMOS-Transistor M0 und die Diode SBDO auf dem leitfähigen Muster 220 angebracht, so dass hier auf eine detaillierte Beschreibung verzichtet wird. Ferner ist das „Verdrahtungsmuster“ hier eine Verdrahtung, die konzeptionell in einem Teil des leitfähigen Musters ausgebildet ist, kann aber auch eine Verdrahtung sein, die tatsächlich gemustert ist.
  • «Leitfähiges Muster 230»
  • Das leitfähige Muster 230 in 4 ist ein Muster, das elektrisch mit dem Ausgangsanschluss U verbunden ist, genauer gesagt, ein Muster, das mit einem Draht aus einem leitfähigen Muster 320 (das später beschrieben wird) verbunden ist, an dem der Ausgangsanschluss U angebracht ist. Das leitfähige Muster 230 ist mit der Sourceelektrode S1 des NMOS-Transistors M0 und der Anode A1 der Diode BD0 über einen Draht W0 verbunden. Ein Draht W1 von der Sourceelektrode S1 ist mit der Anode A0 der Diode SBDO verbunden.
  • «Laminiertes Substrat 111 auf der Seite des unteren Zweigs»
  • Das laminierte Substrat 111 ist ein DBC-Substrat, an dem die Vorrichtungen des unteren Zweigs angebracht sind. Das laminierte Substrat 111 hat einen ähnlichen Aufbau wie das laminierte Substrat 110, so dass auf eine detaillierte Beschreibung desselben verzichtet wird. Leitfähige Muster 310, 320 und 330 sind an der Stirnseite einer Isolierplatte 300 im laminierten Substrat 111 ausgebildet.
  • «Leitfähiges Muster 310»
  • An dem leitfähigen Muster 310 ist ein Steueranschluss IN2 angebracht, um Signale zur Steuerung der Schaltvorrichtungen des unteren Zweigs zu empfangen. Der Steueranschluss IN2 ist mit dem leitfähigen Muster 310 durch ein Verbindungsmaterial (zum Beispiel Lot) verbunden. Das leitfähige Muster 310 ist mit der Gate-Elektrode G2 des NMOS-Transistors M2 über einen Draht verbunden und mit der Gate-Elektrode des NMOS-Transistors M3 über einen Draht verbunden.
  • Im unteren Zweig ist die Verbindungsbeziehung zwischen dem Ausgangsanschluss U, dem negativen Elektrodenanschluss N und dem Steueranschluss IN2 sowie dem NMOS-Transistor M2 und der Diode SBD2 die gleiche wie die Verbindungsbeziehung zwischen dem Ausgangsanschluss U, dem negativen Elektrodenanschluss N und dem Steueranschluss IN2 sowie dem NMOS-Transistor M3 und der Diode SBD3. Dementsprechend werden der NMOS-Transistor M2 und die Diode SBD2 hauptsächlich beschrieben.
  • «Leitfähiges Muster 320»
  • In dem leitfähigen Muster 320 sind ein Ausgangsanschluss U, mit dem eine Last verbunden werden soll, die NMOS-Transistoren M2 und M3 sowie die Dioden SBD2 und SBD3 angebracht. Die Verbindungsbeziehung zwischen diesen Elementen und dem leitfähigen Muster 320 ist die gleiche wie die in 5 beschriebene Verbindungsbeziehung zwischen dem leitfähigen Muster 220 und dem NMOS-Transistor M0 und der Diode SBDO.
  • Genauer gesagt sind die Drainelektrode D2 auf der Rückseite des NMOS-Transistors M2 und die mit der Drainelektrode D2 gemeinsame Kathode K2 über ein Verbindungsmaterial mit dem leitfähigen Muster 320 verbunden. Die in der Rückfläche der Diode SBD2 ausgebildete Kathode K3 ist ebenfalls über ein Verbindungsmaterial mit dem leitfähigen Muster 320 verbunden. Der Ausgangsanschluss U ist ferner durch ein Verbindungsmaterial mit dem leitfähigen Muster 320 verbunden.
  • Hier sind die an der Stirnseite der Diode SBD2 ausgebildete Anode A3 und die an der Stirnseite des NMOS-Transistors M2 ausgebildete Sourceelektrode S2 über einen Draht W3 elektrisch verbunden. Die Anode A2 der Diode BD2 wird mit der Sourceelektrode S2 geteilt, was dazu führt, dass die Anode A3 der Diode SBD2 und die Anode A2 der Diode BD2 über die Verdrahtung W3 verbunden sind.
  • In diesem Fall ist ein Abstand von der Kathode K3 der Diode SBD2 zum Ausgangsanschluss U größer als ein Abstand von der Kathode K2 der Diode BD2 zum Ausgangsanschluss U. Dementsprechend hat das Verdrahtungsmuster vom Ausgangsanschluss U zur Diode SBD2 eine größere Induktivität als das Verdrahtungsmuster vom Ausgangsanschluss U zur Diode BD2. Dabei wird der „Abstand (oder Strecke)“ vom Ausgangsanschluss U zur Kathode K3 der Diode SBD2 beispielsweise durch den Mittelpunkt der Elektrode der Kathode K3 und den Mittelpunkt des Ausgangsanschlusses U bestimmt.
  • Der NMOS-Transistor M3 und die Diode SBD3 sind mit dem leitfähigen Muster 320 in ähnlicher Weise eingerichtet, wie der NMOS-Transistor M2 und die Diode SBD2 mit diesem verbunden sind, so dass auf eine detaillierte Beschreibung hier verzichtet wird.
  • <<Leitfähiges Muster 330>>
  • An dem leitfähigen Muster 330 ist ein erdseitiger negativer Elektrodenanschluss N angebracht. Der negative Elektrodenanschluß N ist mit dem leitfähigen Muster 330 durch ein Verbindungsmaterial (zum Beispiel Lot) verbunden. Das leitfähige Muster 330 ist mit der Sourceelektrode S2 des NMOS-Transistors M2 über einen Draht W2 und mit der Sourceelektrode des NMOS-Transistors M3 über einen Draht verbunden.
  • <<Strom vom Ausgangsanschluss U zum positiven Elektrodenanschluss P>>
  • Hier wird im Halbleitermodul 80 ein Strom vom Ausgangsanschluss U zum positiven Elektrodenanschluss P mit Bezug auf die 7 und 8 beschrieben. Der Strom vom Ausgangsanschluss U fließt zur Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0) durch das leitfähige Muster 320, den mit den leitfähigen Mustern 320 und 230 verbundenen Draht, das leitfähige Muster 230 und den Draht W0. Der Strom aus der Verdrahtung W0 wird der Anode A0 der Diode SBDO über die Verdrahtung W1 zugeführt.
  • Dabei kann die Verdrahtung vom Ausgangsanschluss U zur Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0) äquivalent als Verdrahtung 50 in 8 dargestellt werden. Der Draht W1 von der Sourceelektrode S1 zur Anode A0 der Diode SBDO kann äquivalent als eine Verdrahtung 51 dargestellt werden. Die Konfigurationen und Komponenten, die mit denselben Bezugsziffern bezeichnet sind, sind in den 8 und 2 identisch.
  • Ein der Anode A1 der Diode BD0 zugeführter Strom fließt zum positiven Elektrodenanschluss P durch die Kathode K1 in der Rückfläche und ein Verdrahtungsmuster C10 in 6. Der der Anode A0 der Diode SBDO zugeführte Strom fließt zum positiven Elektrodenanschluss P über die Kathodenelektrode K0 in der Rückfläche und ein Verdrahtungsmuster C11 in 6. Dabei kann das Verdrahtungsmuster C10 von der Kathode K1 zum positiven Elektrodenanschluss P äquivalent als eine Verdrahtung 55 in 8 dargestellt werden, und das Verdrahtungsmuster C11 von der Kathode K0 zum positiven Elektrodenanschluss P kann äquivalent als eine Verdrahtung 53 dargestellt werden.
  • In einer vorliegenden Ausführungsform der vorliegenden Erfindung wird dann die Induktivität der Verdrahtung auf der Strecke P2 in 8 so erhöht, dass die Bedingungen des Ausdrucks (3) erfüllt sind. Genauer gesagt, werden beispielsweise die Induktivitäten Lb und Ld so erhöht, dass die Differenz zwischen der Induktivität (La + Lb + Ld) auf der Strecke P2 und der Induktivität (La + Lj) auf der Strecke P1 0,18 nH oder mehr beträgt.
  • Infolgedessen fließt der Strom i1, der der Sourceelektrode S1 in der Stirnseite des NMOS-Transistors M0 (der Anode A1 der Diode BD0) zugeführt wird, in den Strömen vom Ausgangsanschluss U von der Anode A1 in der Stirnseite der Diode BD0 zur Kathode K1 in der Rückseite durch die Diode BD0 und fließt dann zum positiven Elektrodenanschluss P durch die Verdrahtungsmuster C10 im Verdrahtungsmuster 220. Der Strom i2, der der Anode A0 in der Stirnseite der Diode SBDO zugeführt wird, fließt auch von der Anode A0 in der Stirnseite der Diode SBDO zu der Kathode K0 in der Rückseite durch die Diode SBDO und fließt dann zu dem positiven Elektrodenanschluss P durch das Verdrahtungsmuster C11 in dem leitfähigen Muster 220.
  • In einer vorliegenden Ausführungsform der vorliegenden Erfindung fließen also selbst dann, wenn ein großer Strom vom Ausgangsanschluss U fließen kann, Ströme sowohl durch die Dioden BD0 als auch SBDO. Dadurch kann ein Ausfall der Diode SBDO vermieden werden. Im Halbleitermodul 80 entspricht das auf der Strecke P1 vorgesehene Verdrahtungselement (zum Beispiel der Draht W0 und das Verdrahtungsmuster C10 im leitfähigen Muster 220) dem „ersten Verdrahtungselement“, und das auf der Strecke P2 vorgesehene Verdrahtungselement (zum Beispiel die Drähte W0 und W1 und das Verdrahtungsmuster C11 im leitfähigen Muster 220) entspricht dem „zweiten Verdrahtungselement“.
  • <<Strom vom negativen Elektrodenanschluss N zum Ausgangsanschluss U>>
  • Als nächstes wird im Halbleitermodul 80 der Strom vom negativen Elektrodenanschluss N zum Ausgangsanschluss U mit Bezug auf die 9 und 10 beschrieben. Der Strom vom negativen Elektrodenanschluss N fließt über das leitfähige Muster 330 und den Draht W2 zur Sourceelektrode S2 des NMOS-Transistors M2 (der Anode A2 der Diode BD2). Der Strom aus der Verdrahtung W2 wird über die Verdrahtung W3 an die Anode A3 der Diode SBD2 geleitet.
  • Hier kann der Draht W2, der den negativen Elektrodenanschluss N und die Sourceelektrode S2 des NMOS-Transistors M2 (die Anode A2 der Diode BD2) verbindet, entsprechend als eine Verdrahtung 60 in 10 dargestellt werden. Der Draht W3, der die Sourceelektrode S2 des NMOS-Transistors M2 und die Anode A3 der Diode SBD2 verbindet, kann in 10 entsprechend als eine Verdrahtung 61 dargestellt werden. Ähnlich wie in 6 kann das Verdrahtungsmuster von der Kathode K2 zum Ausgangsanschluss U entsprechend als eine Verdrahtung 65 dargestellt werden, und das Verdrahtungsmuster von der Kathode K3 zum Ausgangsanschluss U kann entsprechend als eine Verdrahtung 63 dargestellt werden.
  • In einer vorliegenden Ausführungsform der vorliegenden Erfindung wird die Induktivität der Verdrahtung auf der Strecke P4 so erhöht, dass die Bedingungen des Ausdrucks (3) erfüllt sind. Genauer gesagt, werden beispielsweise die Induktivitäten Lf und Lh so erhöht, dass die Differenz zwischen der Induktivität (Le + Lf + Lh) auf der Strecke P4 und der Induktivität (Le + Ln) auf der Strecke P3 0,18 nH oder mehr beträgt.
  • So fließt der Strom i3, der der Sourceelektrode S2 an der Stirnseite des NMOS-Transistors M2 (der Anode A2 der Diode BD2) zugeführt wird, in den Strömen vom negativen Elektrodenanschluss N von der Anode A2 in der Stirnseite der Diode BD2 zur Kathode K2 in der Rückseite durch die Diode BD2 und fließt dann zum Ausgangsanschluss U durch ein Verdrahtungsmuster (nicht veranschaulicht) im Leitungsmuster 320. Der Strom i4, der der Anode A3 in der Stirnseite der Diode SBD2 zugeführt wird, fließt auch von der Anode A3 in der Stirnseite der Diode SBD2 zur Kathode K3 in der Rückseite durch die Diode SBD2 und fließt dann zum Ausgangsanschluss U durch das Verdrahtungsmuster (nicht veranschaulicht) im leitfähigen Muster 320.
  • Infolgedessen fließen in einer Ausführungsform der vorliegenden Erfindung selbst dann, wenn ein großer Strom vom negativen Elektrodenanschluss N fließen kann, Ströme sowohl durch die Dioden BD2 als auch SBD2. Dadurch kann ein Ausfall der Diode SBD2 vermieden werden.
  • ===Andere Ausführungsformen===
  • Hier muss z.B. zur Vermeidung eines strombedingten Ausfalls der Diode SBDO des oberen Zweigs nur die Induktivität Lb der Verdrahtung 51 oder die Induktivität Ld der Verdrahtung 53 in 2 erhöht werden.
  • «Wenn die Verdrahtung 51 mit Draht realisiert ist»
  • Wenn die Verdrahtung 51 mit einem Draht realisiert ist, kann die Induktivität Lb durch Vergrößerung der Länge des Drahtes, durch Verkleinerung der Querschnittsfläche des Drahtes oder durch Erhöhung der Krümmung des Drahtes erhöht werden.
  • «Anpassung der Drahtlänge»
  • 11 ist ein Diagramm zum Verdeutlichen einer Ausführungsform, bei der die Länge des Drahtes eingestellt wird. In 11 sind die Konfigurationen und Komponenten, die mit denselben Bezugsziffern wie in 4 bezeichnet sind, dieselben. So werden hier hauptsächlich eine Verdrahtung W10 zum NMOS-Transistor M0 und eine Verdrahtung W11 zur Diode SBDO beschrieben. In 11 wird davon ausgegangen, dass die Diode SBDO an einer vom NMOS-Transistor M0 entfernten Position im leitfähigen Muster 220 angebracht ist.
  • Der Draht W10 verbindet das leitfähige Muster 230 elektrisch mit dem Ausgangsanschluss U und der Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0).
  • Der Draht W11 ist länger als der Draht W10, und verbindet das leitfähige Muster 230 mit der Anode A0 der Diode SBDO. Da die Drähte W10 und W11 bis auf die Länge gleich sind (zum Beispiel in Bezug auf die Querschnittsfläche und die Krümmung), hat der Draht W11 eine größere Induktivität als der Draht W10.
  • 12 ist ein Diagramm, das die Konfiguration von 11 unter Verwendung einer Ersatzschaltung veranschaulicht. Hier kann die Verdrahtung, die das leitfähige Muster 230 und den Draht W10 enthält, der den Ausgangsanschluss U mit der Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0) verbindet, entsprechend als eine Verdrahtung 54 dargestellt werden. Der Draht W11, der den Ausgangsanschluss U mit der Anode A0 der Diode SBDO verbindet kann entsprechend als eine Verdrahtung 51 dargestellt werden. Das Verdrahtungsmuster von der Kathode K1 der Diode BD0 zum positiven Elektrodenanschluss P kann entsprechend als eine Verdrahtung 55 dargestellt werden, und das Verdrahtungsmuster von der Kathode K0 der Diode SBDO zum positiven Elektrodenanschluss P kann entsprechend als eine Verdrahtung 53 dargestellt werden.
  • In einer solchen Ausführungsform wird die Induktivität auf der Strecke P2 (Lb + Ld) größer eingestellt als die Induktivität auf der Strecke P1 (Li + Lj), und die Länge des Drahtes W11 wird vergrößert, sodass beispielsweise der Ausdruck (3) erfüllt ist. Auf diese Weise kann ein Ausfall der Diode SBDO vermieden werden, selbst wenn ein großer Strom vom Ausgangsanschluss U fließt. Hier entspricht die Verdrahtung W10 der „ersten Verdrahtung“, und die Verdrahtung W11 entspricht der „zweiten Verdrahtung“.
  • «Einstellung der Querschnittsfläche des Drahtes>
  • 13 ist ein Diagramm zum Verdeutlichen einer Ausführungsform, bei der die Querschnittsfläche des Drahtes eingestellt wird. In 13 sind die Konfigurationen und Komponenten, die mit denselben Bezugsziffern wie in 4 bezeichnet sind, dieselben. So werden hauptsächlich eine Verdrahtung W20 zum NMOS-Transistor M0 und eine Verdrahtung W21 zur Diode SBDO beschrieben.
  • Der Draht W20 hat eine größere Querschnittsfläche (d.h. dicker) als der Draht W21 und verbindet das leitfähige Muster 230, das mit dem Ausgangsanschluss U und der Sourceelektrode S1 des NMOS-Transistors M0 und der Anode A1 der Diode BD0 verbunden ist. Zum Beispiel hat die Verdrahtung W20 einen Durchmesser von 400 µm und die Verdrahtung W21 hat einen Durchmesser von 250 µm.
  • Der Draht W21 verbindet das leitfähige Muster 230 und die Anode A0 der Diode SBDO. Da die Drähte W20 und W21 bis auf die Querschnittsfläche gleich sind (zum Beispiel in Länge und Krümmung), hat der Draht W21 eine größere Induktivität als der Draht W20.
  • Da die Verbindungsbeziehung zwischen dem Ausgangsanschluss U und dem positiven Elektrodenanschluss P in 13 die gleiche ist wie die Verbindungsbeziehung zwischen dem Ausgangsanschluss U und dem positiven Elektrodenanschluss P in 11, ist eine Ersatzschaltung gemäß einer solchen Ausführungsform von 13 auch wie in 12 veranschaulicht. Die Induktivität Lb wird erhöht, wenn die Querschnittsfläche des Drahtes W21 verringert wird, und somit kann ein Ausfall der Diode SBDO vermieden werden.
  • Vorliegend entspricht die Anzahl der Drähte W20 (4 Drähte) der Anzahl der Drähte W21 (4 Drähte), wobei die Drähte W21 jeweils eine kleinere Querschnittsfläche aufweisen. Die vorliegende Erfindung ist hierauf jedoch nicht begrenzt. Zum Beispiel, auch wenn die Drähte W20 und W21 mit der gleichen Querschnittsfläche verwendet werden und die Anzahl der Drähte W21 kleiner als die der Drähte W20 eingestellt ist, kann die gleiche Wirkung wie die einer vorliegenden Ausführungsform der vorliegenden Erfindung erreicht werden. Hier entspricht der Draht W20 dem „ersten Draht“, und der Draht W21 entspricht dem „zweiten Draht“.
  • «Einstellung der Krümmung des Drahtes»
  • 14 ist ein Diagramm zum Verdeutlichen einer Ausführungsform, bei der die Krümmung des Drahtes eingestellt wird. In 14 sind die Konfigurationen und Komponenten, die mit denselben Bezugsziffern wie in 4 bezeichnet sind, dieselben. So werden hier hauptsächlich eine Verdrahtung W30 zum NMOS-Transistor M0 und eine Verdrahtung W31 zur Diode SBDO beschrieben.
  • Der Draht W30 verbindet das leitfähige Muster 230, das mit dem Ausgangsanschluss U und der Sourceelektrode S1 des NMOS-Transistors M0 und der Anode A1 der Diode BD0 verbunden ist.
  • Der Draht W31 hat eine größere Krümmung als der Draht W30 und verbindet das leitfähige Muster 230 und die Anode A0 der Diode SBDO. Mit zunehmender Krümmung (Biegungsgrad) des Drahtes W31 wird auch die Länge des Drahtes W31 größer. Da die Drähte W30 und W31 die gleiche Querschnittsfläche haben, weist der Draht W31 eine größere Induktivität auf als der Draht W30.
  • Da die Kopplungsbeziehung zwischen dem Ausgangsanschluss U und dem positiven Elektrodenanschluss P in 14 dieselbe ist wie die Kopplungsbeziehung zwischen dem Ausgangsanschluss U und dem positiven Elektrodenanschluss P in 11, ist eine Ersatzschaltung gemäß einer solchen Ausführungsform von 14 auch wie in 12 veranschaulicht. Mit zunehmender Krümmung des Drahtes W31 wird beispielsweise die Induktivität Lb erhöht, so dass ein Ausfall der Diode SBDO vermieden werden kann. Dabei entspricht der Draht W30 dem „ersten Draht“ und der Draht W31 dem „zweiten Draht“.
  • <<Wenn die Verdrahtung 53 gemäß dem Verdrahtungsmuster realisiert wird >>
  • Als nächstes wird ein Fall beschrieben, in dem die Verdrahtung 53 in 2 mit einem Verdrahtungsmuster realisiert wird. Wenn die Verdrahtung 53 mit einem Verdrahtungsmuster realisiert wird, kann die Induktivität Ld zum Beispiel durch Vergrößerung der Länge des Verdrahtungsmusters, durch Verringerung der Dicke des Verdrahtungsmusters oder durch Verringerung der Breite des Verdrahtungsmusters erhöht werden. Der Fall, in dem die Induktivität Ld durch Vergrößerung der Länge des Verdrahtungsmusters erhöht wird, wurde bereits unter Bezugnahme auf 6 beschrieben. Dementsprechend werden hier die beiden übrigen Verfahren beschrieben.
  • <<Einstellung der Dicke und Breite des Verdrahtungsmusters>>
  • 15 und 16 sind Diagramme zum Verdeutlichen einer Ausführungsform, bei der die Dicke und Breite eines Verdrahtungsmusters eingestellt werden. In den 15 und 16 sind die Konfigurationen und Komponenten, die mit den gleichen Bezugsziffern wie in den 4 und 5 bezeichnet sind, identisch. Daher werden hier die leitfähigen Muster 270 und 280 und die Drähte W40 bis W42 beschrieben.
  • Der positive Elektrodenanschluss P auf der Stromversorgungsseite und der NMOS-Transistor M0 sind an dem leitfähigen Muster 270 angebracht.
  • Das leitfähige Muster 280 ist dünner als das leitfähige Muster 270, und die Diode SBDO ist daran angebracht. In dem leitfähigen Muster 280 ist eine Breite Wx eines Bereichs zwischen einem Bereich, in dem die Diode SBDO angebracht ist, und einem Bereich, in dem der Draht W40 verbunden ist, reduziert. Die leitfähigen Muster 270 und 280 sind mit dem Draht W40 verbunden.
  • Der Draht W41 verbindet das leitfähige Muster 230, das elektrisch mit dem Ausgangsanschluss U und der Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0) verbunden ist.
  • Die Verdrahtung W42 verbindet die Sourceelektrode S1 des NMOS-Transistors M0 (die Anode A1 der Diode BD0) und die Anode A0 der Diode SBDO.
  • Dabei fließt ein Strom aus dem leitfähigen Muster 230, das elektrisch mit dem Ausgangsanschluss U verbunden ist, über den Draht W41 zur Sourceelektrode S1 (Anode A1). Anschließend fließt der Strom von der Sourceelektrode S1 durch die Leitung W42 zur Anode A0. Der Strom von der Anode A1 fließt zum positiven Elektrodenanschluss P über die Diode BD0, die Kathode K1 auf der Rückseite und das Verdrahtungsmuster C21 im leitfähigen Muster 270. Der Strom von der Anode A0 fließt zum positiven Elektrodenanschluss P über die Diode SBDO, die Kathode K2 auf der Rückseite, das Verdrahtungsmuster C20, den Draht W40 und das leitfähige Muster 270. Dementsprechend kann eine Ausführungsform von 15 durch die in 8 veranschaulichte Ersatzschaltung dargestellt werden, ähnlich wie bei einer Ausführungsform von 4.
  • In einer Ausführungsform der vorliegenden Erfindung ist das leitfähige Muster 280 mit der darin ausgebildeten Strecke P20 dünner als das leitfähige Muster 270, und die Breite Wx der Strecke P20 ist ebenfalls kleiner. Somit hat das Verdrahtungsmuster C20, das konzeptionell auf der Strecke P20 ausgebildet ist, eine größere Induktivität als das Verdrahtungsmuster C21, das konzeptionell auf der Strecke P21 ausgebildet ist. Dementsprechend kann durch die Verwendung des Verdrahtungsmusters C20 mit einer großen Induktivität die Induktivität Ld der Verdrahtung 53 in 8 erhöht werden. Infolgedessen kann durch die Verwendung der in den 15 und 16 veranschaulichten Konfiguration ein Ausfall der Diode SBDO vermieden werden.
  • «Andere Beispiele für die Konfiguration eines Teils eines Halbleitermoduls»
  • 17 ist ein Diagramm, das eine Konfiguration von Elementen eines oberen Zweigs eines Halbleitermoduls veranschaulicht. Die Konfigurationen, die in den 17 und 4 mit denselben Bezugsziffern bezeichnet sind, sind identisch. Daher werden hier hauptsächlich die leitfähigen Muster 290 und 291 und die Drähte W50 und W51 beschrieben.
  • An dem leitfähigen Muster 290 ist der Ausgangsanschluss U angebracht, und der Draht W50 verbindet das leitfähige Muster 290 mit der Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0).
  • An dem leitfähigen Muster 291 sind der positive Elektrodenanschluss P, der NMOS-Transistor M0 und die Diode SBDO angebracht. Der Draht W51 verbindet die Sourceelektrode S1 des NMOS-Transistors M0 (die Anode A1 der Diode BD0) mit der Anode A0 der Diode SBDO.
  • 18 ist ein Diagramm, das die Konfiguration von 17 in einer Ersatzschaltung veranschaulicht. Hier kann die Verdrahtung, die das leitfähige Muster 290 und den Draht W50 enthält, der den Ausgangsanschluss U mit der Sourceelektrode S1 des NMOS-Transistors M0 (der Anode A1 der Diode BD0) verbindet, entsprechend als eine Verdrahtung 50 dargestellt werden. Der Draht W51, der die Sourceelektrode S1 des NMOS-Transistors M0 (Anode A1 der Diode BD0) und die Anode A0 der Diode SBDO verbindet, entsprechend als eine Verdrahtung 51 dargestellt werden. Das Verdrahtungsmuster von der Kathode K0 der Diode SBDO zur Kathode K1 der Diode BD0 kann entsprechend als eine Verdrahtung 53 dargestellt werden, und das Verdrahtungsmuster von der Kathode K1 der Diode BD0 zum positiven Elektrodenanschluss P entsprechend als eine Verdrahtung 52 dargestellt werden.
  • In einer solchen Ausführungsform ist die Induktivität auf der Strecke P2 (La+Lb+Lc+Ld) auf jeden Fall größer als die Induktivität auf der Strecke P1 (La+Lc). In einer vorliegenden Ausführungsform der Erfindung wird die Länge des Drahtes W51 beispielsweise so vergrößert, dass die Beziehung Lb+Ld>0,18 nH erfüllt ist. Dadurch kann ein Ausfall der Diode SBDO vermieden werden, auch wenn ein großer Strom vom Ausgangsanschluss U fließt. Hier entspricht die Verdrahtung W50 der „ersten Verdrahtung“, und die Verdrahtungen W50 und W51 entsprechen der „zweiten Verdrahtung“.
  • 19 ist ein Diagramm, das eine Konfiguration von Elementen eines unteren Zweigs eines Halbleitermoduls veranschaulicht. Die Konfigurationen und Komponenten, die mit denselben Bezugsziffern bezeichnet sind, sind in den 19 und 4 identisch. Daher werden hier hauptsächlich die leitfähigen Muster 340 und 341 und die Drähte W60 und W61 beschrieben.
  • An dem leitfähigen Muster 340 ist der negative Elektrodenanschluss N angebracht, und der Draht W60 verbindet das leitfähige Muster 340 mit der Sourceelektrode S2 des NMOS-Transistors M2 (der Anode A2 der Diode BD2). Der Draht W61 verbindet das leitfähige Muster 340 mit der Anode A3 der Diode SBD2.
  • An dem leitfähigen Muster 341 sind der Ausgangsanschluss U, der NMOS-Transistor M2 und die Diode SBD2 angebracht.
  • 20 ist ein Diagramm, das die Konfiguration von 19 in einer Ersatzschaltung veranschaulicht. Hier kann das konzeptionell ausgebildete Verdrahtungsmuster vom negativen Elektrodenanschluss N zu einer Position 0 im leitfähigen Muster 340 äquivalent als eine Verdrahtung 60 dargestellt werden. Die Position O ist eine Position, an der der Strom vom negativen Elektrodenanschluss N konzeptionell auf den NMOS-Transistor M2 und die Diode SBD2 im leitfähigen Muster 340 aufgeteilt wird, und entspricht dem Knoten x2.
  • Die Verdrahtung, die das Verdrahtungsmuster von der Position O zur Sourceelektrode S2 des NMOS-Transistors M2 (der Anode A2 der Diode BD2) und den Draht W60 enthält, kann äquivalent als eine Verdrahtung 64 dargestellt werden. Die Verdrahtung, die das Verdrahtungsmuster von der Position O zur Anode A3 der Diode SBD2 und den Draht W61 enthält, kann gleichwertig als Verdrahtung 61 dargestellt werden. Das Verdrahtungsmuster von der Kathode K3 der Diode SBD2 zur Kathode K2 der Diode BD2 kann gleichwertig als Verdrahtung 63 dargestellt werden. Das Verdrahtungsmuster von der Kathode K2 der Diode BD2 zum Ausgangsanschluss U kann äquivalent als Verdrahtung 62 dargestellt werden.
  • In einer solchen Ausführungsform ist die Länge des Drahtes W61 beispielsweise so vergrößert, dass die Induktivität auf der Strecke P4 (Le+Lf+Lg+Lh) größer ist als die Induktivität auf der Strecke P3 (Le+Lm+Lg). Dadurch kann ein Ausfall der Diode SBD2 vermieden werden, selbst wenn ein großer Strom vom negativen Elektrodenanschluss N fließt. In einer Ausführungsform der vorliegenden Erfindung ist es bevorzugt, dass (Lf+Lh)-Lm>0,18 nH erfüllt ist, und es ist noch bevorzugter, dass (Lf+Lh)-Lm>0,36 nH erfüllt ist. Dementsprechend kann bei einer größeren Einstellung von (Lf+Lh) der Strom, der durch die Diode SBD2 fließt, reduziert werden, selbst wenn es zum Beispiel Variationen in den Eigenschaften der Elemente und/oder der Induktivität des Drahtes W60 gibt.
  • ===Zusammenfassung===
  • Die elektronische Schaltung 10 und das Halbleitermodul 80 gemäß einer vorliegenden Ausführungsform der vorliegenden Erfindung wurden oben beschrieben. Wie in 2 veranschaulicht, ist in der elektronischen Schaltung 10die Induktivität auf der Strecke P2 größer als die Induktivität auf der Strecke P1. Somit fließt der Strom vom Ausgangsanschluss U nicht nur durch die Diode SBDO auf der Strecke P2, sondern auch durch die Diode BD0 auf der Strecke P1. Dementsprechend wird in der elektronischen Schaltung 10 vermieden, dass ein großer Strom durch die Diode SBDO fließt, die eine Freilaufdiode ist, was zu einem Ausfall der Diode SBDO führt.
  • Als Schaltvorrichtung kann ein allgemeiner Bipolartransistor verwendet werden. Mit einer PN-Diode mit einem PN-Übergang und einer Schottky-Diode mit einem Schottky-Übergang, die als Freilaufdioden mit dem Bipolartransistor verbunden sind, kann der gleiche Effekt wie in der vorliegenden Ausführungsform der Erfindung erzielt werden. In einer vorliegenden Ausführungsform der Erfindung wird jedoch der NMOS-Transistor M0 als Schaltvorrichtung verwendet. Somit kann die parasitäre Diode (Body-Diode) des NMOS-Transistors M0 als Freilaufdiode verwendet werden, ohne dass die PN-Diode separat bereitgestellt werden muss.
  • Der NMOS-Transistor M0 und die Diode SBDO mit einem Schottky-Übergang sind Elemente mit einem Halbleiter mit breitem Bandabstand. So ist es in einer vorliegenden Ausführungsform der Erfindung möglich, die Verluste bei der Ansteuerung der Last zu verringern und gleichzeitig die Spannungsfestigkeit der elektronischen Schaltung 10 zu verbessern.
  • Die Diode SBDO mit einem Schottky-Übergang ist gegenparallel mit dem NMOS-Transistor M0 verbunden, sodass die Diode als Freilaufdiode arbeiten kann, wenn der NMOS-Transistor M0 ausgeschaltet ist.
  • Das Halbleitermodul 80 ist eine Vorrichtung, die die elektronische Schaltung 10 enthält, in der die Induktivität auf der Strecke P2 durch die SBDO größer ist als die Induktivität auf der Strecke P1 durch den NMOS-Transistor M0.
  • Dementsprechend kann bei Verwendung eines solchen Halbleitermoduls 80 die Diode SBDO mit einem Schottky-Übergang vor einem großen Strom geschützt werden.
  • In dem Halbleitermodul 80, wie in 4 veranschaulicht, ist der Draht W0 aus dem leitfähigen Muster 230 mit der Diode BD0 mit einem PN-Übergang verbunden, und der Draht W1 aus der Diode BD0 ist mit der Diode SBDO mit einem Schottky-Übergang verbunden. Dementsprechend kann die Induktivität von dem leitfähigen Muster 230 zu der Diode SBDO größer eingestellt werden als die Induktivität von dem leitfähigen Muster 230 zu der Diode BD0.
  • Wie in 7 veranschaulicht, können das leitfähige Muster 230 und die Diode SBDO verbunden werden, indem der Draht W11 länger als der Draht W10 ist. Auch in diesem Fall kann die Induktivität zwischen dem leitfähigen Muster 230 und der Diode SBDO größer eingestellt werden als die Induktivität zwischen dem leitfähigen Muster 230 und der Diode BD0.
  • Wie in 8 veranschaulicht, können das leitfähige Muster 230 und die Diode SBDO unter Verwendung des Drahtes W21 verbunden werden, dessen Querschnittsfläche kleiner als die des Drahtes W20 ist. Auch in diesem Fall kann die Induktivität zwischen dem leitfähigen Muster 230 und der Diode SBDO größer eingestellt werden als die Induktivität zwischen dem leitfähigen Muster 230 und der Diode BD0.
  • Wie in 9 veranschaulicht, können das leitfähige Muster 230 und die Diode SBDO durch Verwendung des Drahtes W31 verbunden werden, der eine größere Krümmung als der Draht W30 aufweist. Auch in diesem Fall kann die Induktivität zwischen dem leitfähigen Muster 230 und der Diode SBDO größer eingestellt werden als die Induktivität zwischen dem leitfähigen Muster 230 und der Diode BD0.
  • Ferner sind in dem Halbleitermodul 80 der U-Anschluss (oder das leitfähige Muster 230, das mit dem U-Anschluss verbunden ist), der NMOS-Transistor M0 und die Diode SBDO in dieser Reihenfolge entlang der Längsrichtung (vorher festgelegte Richtung) des Halbleitermoduls 80 angeordnet. Mit anderen Worten, der NMOS-Transistor M0 ist zwischen dem U-Anschluss und der Diode SBDO angeordnet. Wenn der U-Anschluss, die Diode SBDO und der NMOS-Transistor M0 in dieser Reihenfolge entlang der Längsrichtung angeordnet sind, ist die Induktivität der Verdrahtung vom Ausgangsanschluss U zur Diode SBDO im Allgemeinen kleiner als die der Verdrahtung vom U-Anschluss zur Diode BD0. Wenn jedoch die Elemente in der Reihenfolge in einer vorliegenden Ausführungsform der vorliegenden Erfindung angeordnet sind, kann die Induktivität der Verdrahtung vom U-Anschluss zur Diode SBDO größer eingestellt werden als die Induktivität der Verdrahtung vom U-Anschluss zur Diode BD0, die als ein parasitäres Element dient.
  • Ferner wird in dem Halbleitermodul 80 der Draht W0 in den Verdrahtungen (zum Beispiel die Drähte W0 und W1), die den U-Anschluss mit der Diode SBDO verbinden, als ein Draht verwendet, der den U-Anschluss mit der Diode BD0 verbindet. In einem solchen Fall ist die Induktivität des Drahtes, der den U-Anschluss mit der Diode SBDO verbindet, auf jeden Fall größer als die Induktivität des Drahtes, der den U-Anschluss mit der Diode BD0 verbindet. Es ist zu beachten, dass im Halbleitermodul 80 die Drähte W0 und W1 der „zweiten Leitung“ und der Draht W0 der „ersten Leitung“ entsprechen.
  • Um die Induktivität auf der Strecke P2 zu erhöhen, kann zum Beispiel die Induktivität des Verdrahtungsmusters anstelle des Drahtes erhöht werden. Auch in einem solchen Fall kann die Diode SBDO geschützt werden.
  • Wie in 6 veranschaulicht, kann die Induktivität auf der Strecke P2 erhöht werden, wenn die Strecke P2 das Verdrahtungsmuster C11 enthält, das länger als das Verdrahtungsmuster C10 ist. Es ist zu beachten, dass das Verdrahtungsmuster C10 dem „ersten Verdrahtungsmuster“ und das Verdrahtungsmuster C11 dem „zweiten Verdrahtungsmuster“ entspricht.
  • Zum Beispiel kann, wie in 11 veranschaulicht, die Dicke des konzeptionell ausgebildeten Verdrahtungsmusters C20 kleiner als die Dicke des Verdrahtungsmusters C21 eingestellt sein. Auch in einem solchen Fall kann die Induktivität auf der Strecke P2 erhöht werden.
  • Wie in 15 veranschaulicht, kann zum Beispiel in einem Fall, in dem die Breite Wx des Verdrahtungsmusters C20 ebenfalls verringert wird, die Induktivität auf der Strecke P2 erhöht werden.
  • Wie in 6 veranschaulicht, wird das Verdrahtungsmuster C10 auf der Grundlage des Abstands zwischen dem positiven Elektrodenanschluss P und der Diode BD0 im leitfähigen Muster 220 bestimmt, und das Verdrahtungsmuster C11 wird auf der Grundlage des Abstands zwischen dem positiven Elektrodenanschluss P und der Diode BD0 im leitfähigen Muster 220 bestimmt.
  • Ferner ist in dem Halbleitermodul 80 das leitfähige Muster 220, an dem der positive Elektrodenanschluss P angebracht ist, zwischen dem leitfähigen Muster 210, an dem der Steueranschluss IN1 angebracht ist, und dem leitfähigen Muster 230, das elektrisch mit dem Ausgangsanschluss U verbunden ist, vorgesehen. Das leitfähige Muster 220 entspricht dem „ersten leitfähigen Muster“, das leitfähige Muster 230 entspricht dem „zweiten leitfähigen Muster“, und das leitfähige Muster 210 entspricht dem „dritten leitfähigen Muster“.
  • Die vorstehend beschriebenen Ausführungsformen der vorliegenden Erfindung dienen lediglich dem besseren Verständnis der vorliegenden Erfindung und sind in keiner Weise als Begrenzung der vorliegenden Erfindung zu verstehen. Die vorliegende Erfindung kann in vielfältiger Weise verändert oder abgewandelt werden, ohne von ihren wesentlichen Merkmalen abzuweichen, und umfasst Äquivalente davon.
  • Bezugszeichenliste
    • 10
    Elektronische Schaltung
    50 bis 55, 60 bis 65
    Verdrahtung
    80
    Halbleitermodul
    100
    Sockelplatte
    101, 250, 251, 252
    Verbindungsmaterial
    110, 111
    laminiertes Substrat
    200
    Isolierplatte
    201
    Wärmestrahlungsplatte
    210, 220, 230, 270, 280, 290, 291, 310, 320, 330, 340, 341
    leitfähiges Muster
    M0 bis M3
    NMOS-Transistor
    BD0 bis BD3, SBDO bis SBD3
    Diode
    G1, G2
    Gate-Elektrode
    S1, S2
    Sourceelektrode
    D1, D2
    Drainelektrode
    K0 bis K3
    Kathodenelektrode
    A0 bis A3
    Anodenelektrode
    La bis Lj, Lm, Ln
    Induktivität
    C10, C11
    Verdrahtungsmuster
    P1 bis P4, P20, P21
    Strecke
    W0 bis W3, W10, W11, W20, W21, W30, W31, W40 bis W42, W50, W51, W60, W61
    Draht
    O
    Position
    P
    positiver Elektrodenanschluss
    U
    Ausgangsanschluss
    N
    negativer Elektrodenanschluss
    IN1, IN2
    Steueranschluss
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2020009834 A [0003]
    • JP 2020075679 [0010]

Claims (17)

  1. Elektronische Schaltung mit einem ersten Anschluss und einem zweiten Anschluss, wobei die elektronische Schaltung umfasst: eine erste Diode mit einem PN-Übergang, bei dem eine Durchlassspannung eine erste Spannung ist; eine zweite Diode mit einem Schottky-Übergang, bei dem die Durchlassspannung eine zweite Spannung ist, die kleiner als die erste Spannung ist; ein erstes Verdrahtungselement, das den ersten Anschluss über die erste Diode mit dem zweiten Anschluss verbindet; und ein zweites Verdrahtungselement, das den ersten Anschluss über die zweite Diode mit dem zweiten Anschluss verbindet, wobei das zweite Verdrahtungselement eine Induktivität aufweist, die größer ist als eine Induktivität des ersten Verdrahtungselements.
  2. Elektronische Schaltung gemäß Anspruch 1, die ferner eine Schaltvorrichtung umfasst, wobei die erste Diode eine parasitäre Diode der Schaltvorrichtung ist.
  3. Elektronische Schaltung gemäß Anspruch 2, wobei sowohl die Schaltvorrichtung als auch die zweite Diode eine Vorrichtung ist, die einen die einen Halbleiter mit breitem Bandabstand verwendet.
  4. Elektronische Schaltung gemäß Anspruch 2 oder 3, wobei die zweite Diode gegenparallel mit der Schaltvorrichtung verbunden ist.
  5. Halbleitermodul mit der elektronischen Schaltung gemäß einem der Ansprüche 1 bis 4.
  6. Halbleitermodul gemäß Anspruch 5, wobei das erste Verdrahtungselement einen ersten Draht enthält, der zwischen dem ersten Anschluss und der ersten Diode vorgesehen ist, und das zweite Verdrahtungselement einen zweiten Draht enthält, der zwischen dem ersten Anschluss und der zweiten Diode vorgesehen ist, wobei der zweite Draht eine Induktivität aufweist, die größer ist als eine Induktivität des ersten Drahtes.
  7. Halbleitermodul gemäß Anspruch 6, wobei der zweite Draht länger ist als der erste Draht.
  8. Halbleitermodul gemäß Anspruch 6 oder 7, wobei der zweite Draht eine Querschnittsfläche aufweist, die kleiner ist als eine Querschnittsfläche des ersten Drahtes.
  9. Halbleitermodul gemäß einem der Ansprüche 6 bis 8, wobei der zweite Draht eine Krümmung aufweist, die größer ist als eine Krümmung des ersten Drahtes.
  10. Halbleitermodul gemäß Anspruch 7, wobei die erste Diode zwischen dem ersten Anschluss und der zweiten Diode vorgesehen ist.
  11. Halbleitermodul gemäß Anspruch 10, wobei der zweite Draht den ersten Draht enthält.
  12. Halbleitermodul gemäß einem der Ansprüche 6 bis 11, wobei das erste Verdrahtungselement ein erstes Verdrahtungsmuster enthält, das zwischen dem zweiten Anschluss und der ersten Diode vorgesehen ist, und das zweite Verdrahtungselement ein zweites Verdrahtungsmuster enthält, das zwischen dem zweiten Anschluss und der zweiten Diode vorgesehen ist, wobei das zweite Verdrahtungsmuster eine Induktivität aufweist, die größer ist als eine Induktivität des ersten Verdrahtungsmusters.
  13. Halbleitermodul gemäß Anspruch 12, wobei das zweite Verdrahtungsmuster länger ist als das erste Verdrahtungsmuster.
  14. Halbleitermodul gemäß Anspruch 12 oder 13, wobei das zweite Verdrahtungsmuster dünner ist als das erste Verdrahtungsmuster.
  15. Halbleitermodul gemäß einem der Ansprüche 12 bis 14, wobei das zweite Verdrahtungsmuster eine geringere Breite als die Breite des ersten Verdrahtungsmusters aufweist.
  16. Halbleitermodul gemäß Anspruch 13, ferner umfassend: ein erstes leitfähiges Muster, an dem die erste und die zweite Diode an einer Stirnseite angebracht sind, und an dem der zweite Anschluss angebracht ist, wobei das erste Verdrahtungsmuster durch einen Abstand von einer Position, an der die erste Diode an dem ersten leitfähigen Muster angebracht ist, zu dem zweiten Anschluss gebildet wird, und das zweite Verdrahtungsmuster durch einen Abstand von einer Position, an der die zweite Diode an dem ersten leitfähigen Muster angebracht ist, zu dem zweiten Anschluss gebildet wird.
  17. Halbleitermodul gemäß Anspruch 16, ferner umfassend: eine Schaltvorrichtung, die die erste Diode enthält, wobei die Schaltvorrichtung eine Steuerelektrode aufweist, durch die die Schaltvorrichtung gesteuert wird; ein zweites leitfähiges Muster, das mit dem ersten Anschluss verbunden ist; und ein drittes leitfähiges Muster, das mit der Steuerelektrode der Schaltvorrichtung verbunden ist, wobei das erste leitfähige Muster zwischen dem zweiten und dem dritten leitfähigen Muster vorgesehen ist.
DE112021000102.7T 2020-04-21 2021-02-22 Elektronische schaltung und halbleitermodul Pending DE112021000102T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-075679 2020-04-21
JP2020075679 2020-04-21
PCT/JP2021/006597 WO2021215103A1 (ja) 2020-04-21 2021-02-22 電子回路、半導体モジュール

Publications (1)

Publication Number Publication Date
DE112021000102T5 true DE112021000102T5 (de) 2022-05-19

Family

ID=78270592

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021000102.7T Pending DE112021000102T5 (de) 2020-04-21 2021-02-22 Elektronische schaltung und halbleitermodul

Country Status (5)

Country Link
US (1) US20220216199A1 (de)
JP (2) JP7388546B2 (de)
CN (1) CN114788158A (de)
DE (1) DE112021000102T5 (de)
WO (1) WO2021215103A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009834A (ja) 2018-07-04 2020-01-16 富士電機株式会社 半導体装置
JP2020075679A (ja) 2018-11-09 2020-05-21 トヨタ自動車株式会社 車両用ドア

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10030875C1 (de) * 2000-06-23 2002-03-07 Compact Dynamics Gmbh Halbbrückenbaugruppe
JP4557015B2 (ja) * 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009834A (ja) 2018-07-04 2020-01-16 富士電機株式会社 半導体装置
JP2020075679A (ja) 2018-11-09 2020-05-21 トヨタ自動車株式会社 車両用ドア

Also Published As

Publication number Publication date
JP2023166558A (ja) 2023-11-21
JPWO2021215103A1 (de) 2021-10-28
JP7388546B2 (ja) 2023-11-29
US20220216199A1 (en) 2022-07-07
WO2021215103A1 (ja) 2021-10-28
CN114788158A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
DE102015121680B4 (de) Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE102016207543B4 (de) Halbleitervorrichtungen
DE112014002405T5 (de) Halbleitervorrichtung
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE202011111078U1 (de) Elektronische Schaltung
DE102015115982A1 (de) Elektronisches Bauteil
DE102005031139B4 (de) Halbleitervorrichtung
DE102018106357A1 (de) Leistungsumwandlungsgerät
DE102012218670A1 (de) Elektronikmodul und leistungssystem
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102017100947B4 (de) Elektronische Komponente und Schaltkreis
DE102008023315A1 (de) Halbleiterschaltung
DE112019000660T5 (de) Halbleitervorrichtung
DE112019000595T5 (de) Halbleitervorrichtung
DE112016003111T5 (de) Leistungs-halbleitermodul
DE112015004684T5 (de) Halbleitermodul
DE102020112338A1 (de) Halbleitervorrichtung
DE102020132919A1 (de) Halbleitervorrichtung
DE112021002909T5 (de) Halbleiterbauteil
DE102018217867A1 (de) Halbleitervorrichtung und Verfahren zum Ansteuern derselben
DE112020003012T5 (de) Halbleiterbauteil
DE112020002920T5 (de) Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger

Legal Events

Date Code Title Description
R012 Request for examination validly filed