JP4449219B2 - 半導体実装構造 - Google Patents
半導体実装構造 Download PDFInfo
- Publication number
- JP4449219B2 JP4449219B2 JP2001000241A JP2001000241A JP4449219B2 JP 4449219 B2 JP4449219 B2 JP 4449219B2 JP 2001000241 A JP2001000241 A JP 2001000241A JP 2001000241 A JP2001000241 A JP 2001000241A JP 4449219 B2 JP4449219 B2 JP 4449219B2
- Authority
- JP
- Japan
- Prior art keywords
- metal electrode
- electrode plate
- semiconductor chip
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを金属電極板に装着する半導体実装構造に関する。
【０００２】
【従来の技術】
従来の半導体チップの実装構造として、例えば図１４、図１５に示すようなものがある。
これは、ＭＯＳＦＥＴの半導体チップ２個を用いて形成されるインバータ回路の１相分を、１つの実装ユニットとしたものである。実装ユニット１００は、樹脂ベース７０に、金属電極板１ａ、１ｂおよび１ｃをモールドして形成されている。
金属電極板１ａと１ｂは高さ位置が同層で横に並べて配置され、、金属電極板１ｃは金属電極板１ａの上側に一部重ねられて、各金属電極板は互いに離間して絶縁されている。
【０００３】
半導体チップ３ａと３ｂが、それぞれ半田によって金属電極板１ａと１ｂの上面に接合されている。半導体チップ３ａ、３ｂはそれぞれ金属電極板に接合される裏面がドレイン電極とされ、上面がソース電極とゲート電極となっている。
半導体チップ３ａの上面ソース電極と金属電極板１ｂが複数本の金属ワイヤ７２ａによって接続されており、また、半導体チップ３ａの上面ゲート電極はゲート端子６ａと金属ワイヤ７３ａによって接続されている。
【０００４】
半導体チップ３ｂのソース電極と金属電極板１ｃが複数本の金属ワイヤ７２ｂによって接続されており、また、半導体チップ３ｂのゲート電極はゲート端子６ｂと金属ワイヤ７３ｂによって接続されている。
これにより、図３に示されるように、半導体チップ３ａと３ｂが直列に接続された回路が形成される。金属電極板１ａが回路の高電源側に接続されるＰ端子になり、金属電極板１ｃが低電源側に接続されるＮ端子、金属電極板１ｂが出力のＩＮＶ端子となる。
【０００５】
金属電極板１ａ、１ｂが露出した樹脂ベース７０の底面には、電気的な絶縁性を有する放熱シート７を介してヒートシンク８が取り付けられている。これにより、半導体チップ３ａ、３ｂが動作する際に発生する熱はヒートシンク８に伝達され、放熱される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体実装構造では、半導体チップ３ａ、３ｂと金属ワイヤ７２ａ、７２ｂで接続されるべき金属電極板１ｂ、１ｃが、４辺形の半導体チップの１辺のみにそって配置されており、半導体チップの上面と金属電極板を接続する複数本の金属ワイヤ７２ａや７２ｂの各線は、とくに図１５に明らかなように、半導体チップ表面の接続点によって金属電極板との距離が異なるため、それぞれ長さが不均一となる。
【０００７】
このため、金属ワイヤの各線にかかわるインピーダンスおよびインダクタンスに違いが生じ、インピーダンスの小さい線への電流集中が発生する。この電流集中が発生すると電流が多く流れた線が発熱し、線膨張による伸縮のため疲労して寿命が低下するという問題がある。同じく発熱により、金属ワイヤが焼損すれば回路がオープンとなってしまい、あるいは半導体チップが故障したときにもオープンまたはショート状態となってしまう。
【０００８】
また、半導体チップ３ａの上面と接続先の金属電極板１ｂとは高さの差が大きいのに対して、半導体チップ３ｂの上面と接続先の金属電極板１ｃとは高さの差が小さいため、半導体チップ３ａの上面と金属電極板１ｂとを接続する金属ワイヤ７２ａと、半導体チップ３ｂの上面と金属電極板１ｃとを接続する金属ワイヤ７２ｂとの距離が異なることになる。その結果、金属ワイヤの抵抗値が異なることにより、回路のバランスが崩れるため、動作タイミングにずれが生じるおそれがあるという問題もある。
したがって、本発明は、上記従来の問題点に鑑み、半導体チップと金属電極板をむすぶ金属ワイヤの長さを均一にできる半導体実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１の発明は、第１の金属電極板上に第１の半導体チップの裏面の電極を導電性接合材で接合し、第２の金属電極板上に第２の半導体チップの裏面の電極を導電性接合材で接合し、第１の半導体チップの上面の電極を第２の金属電極板に複数線の第１の金属ワイヤで接続し、第２の半導体チップの上面の電極を第３の金属電極板に複数線の第２の金属ワイヤで接続した半導体実装構造において、第２の金属電極板の第２の半導体チップを接合した領域と第１の金属電極板とが同層とされ、第２の金属電極板は第２の半導体チップを接合した領域から上方へオフセットして第１の金属電極板より高い位置へ延び、第３の金属電極板は第２の金属電極板の第２の半導体チップを接合した領域より高い位置に設けられているものとした。
【００１１】
請求項２の発明では、第２の金属電極板は第１の金属電極板より高い位置に延びた領域に、第１の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第１の金属ワイヤが分割されて第１の半導体チップの上記少なくも２辺にそってそれぞれ当該第１の半導体チップの上面の電極と第２の金属電極板の延設部の間に張り渡され、第３の金属電極板は第２の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第２の金属ワイヤが分割されて第２の半導体チップの上記少なくも２辺にそってそれぞれ当該第２の半導体チップの上面の電極と第３の金属電極板の延設部の間に張り渡されているものとした。
【００１２】
請求項３の発明は、第２または第３の金属電極板の延設部は、前記第１または第２の半導体チップの対向する２辺に対向し、それぞれ第２または第３の金属電極板の端部に形成される外部接続部から等距離の位置に設けられているものとした。
【００１３】
請求項４の発明は、第１、第２、および第３の金属電極板が互いに上下方向に重ねられているものとした。
【００１４】
請求項５の発明は、第１の金属電極板の端部に形成される外部接続部と第３の金属電極板の端部に形成される外部接続部とをそれぞれ立ち上げて、互いに対向させているものとした。
【００１５】
請求項６の発明は、第１の金属電極板上にその外部接続部にそって第１の半導体チップを複数個接合し、第２の金属電極板上にはその外部接続部にそって第１の半導体チップに対応させた複数個の第２の半導体チップを接合し、第２の金属電極板の延設部は複数個の第１の半導体チップごとに設けられ、第３の金属電極板の延設部は複数個の第２の半導体チップごとに設けられているものとした。
【００１６】
請求項７の発明は、第１の金属電極板が複数個の第１の半導体チップを個別に接合した領域別に分離され、第２の金属電極板は各第１の半導体チップに対応する延設部を含む領域および第１の半導体チップに対応する各第２の半導体チップを個別に接合した領域別に分離され、第３の金属電極板は各第２の半導体チップに対応する延設部を含む領域別に分離され、第２の金属電極板は分離された各領域ごとにそれぞれの延設部から等距離の位置に外部接続部を備え、第３の金属電極板の分離された各領域はそれぞれの延設部から等距離の位置で共通の外部接続部に接続しているものとした。
【００１８】
【発明の効果】
請求項１の発明は、第１、第２の金属電極板に第１、第２の半導体チップを接合し、第１の半導体チップの上面の電極を第２の金属電極板に複数線の第１の金属ワイヤで接続し、第２の半導体チップの上面の電極を第３の金属電極板に複数線の第２の金属ワイヤで接続する半導体実装構造において、第２の金属電極板を第１の金属電極板より高い位置へ延ばし、第３の金属電極板は第２の金属電極板より高い位置に設けたので、各半導体チップの上面と接続先の金属電極板表面との高さの差が小さくて金属ワイヤの長さが短く、かつ両半導体チップについて金属ワイヤの長さが均等にできる。
これにより、両半導体チップ間の動作のタイミングずれがなく、応答性のよい小型のインバータ回路用の実装ユニットが得られる。
【００１９】
請求項２の発明は、請求項２の構成において、第２の金属電極板が第１の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第１の金属ワイヤを分割して第１の半導体チップの上面の電極と各延設部との間に張り渡し、第３の金属電極板も第２の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第２の金属ワイヤを分割して第２の半導体チップの上面の電極と第３の金属電極板の各延設部との間に張り渡すものとしたので、請求項２の発明と同じ効果を有するとともに、個々の半導体チップについても金属ワイヤの各線を均一の長さにでき、電流集中が防止される。
したがって発熱に起因する故障などのおそれがなく、金属ワイヤの総線数も少なくすることもできる。
【００２０】
請求項３の発明は、第２または第３の金属電極板の延設部が、前記第１または第２の半導体チップの対向する２辺に対向し、第２または第３の金属電極板におけるそれぞれ２つの延設部は各金属電極板端部の外部接続部から等距離の位置に設けられるものとしたので、各外部接続部から２つの延設部までの両電流経路の抵抗値が同じとなり、延設部までの経路別での電流集中も防止される。
【００２１】
請求項４の発明は、各金属電極板を互いに上下に重ねたものとしたので、平面投影面積が低減されてコンパクトな半導体実装構造が得られる。
また、各金属電極板が重なって面で対向するため、インダクタンスが低減するという効果を有する。
また、請求項５の発明は、第１の金属電極板の端部に形成される外部接続部と第３の金属電極板の端部に形成される外部接続部とをそれぞれ立ち上げて、互いに対向させるものとしたので、これら外部接続部相互間の間隔を近づけることにより、一層インダクタンスの低減効果が大きい。
【００２２】
請求項６の発明は、第１、第２の金属電極板上に第１、第２の半導体チップをそれぞれ対応させて各複数個接合し、第２、第３の金属電極板の延設部を複数個の第１、第２の各半導体チップごとに設けたので、金属電極板の枚数を３枚に保持しながら複数の回路が形成され、例えば並列回路を少ない部品点数で実現でき、回路全体を小型に構成できる。
【００２３】
請求項７の発明は、第１、第２、第３の金属電極板が複数個の第１の半導体チップおよび第２の半導体チップに対応する領域別に分離されて、第２の金属電極板は分離された各領域ごとにそれぞれの延設部から等距離の位置を外部接続部とし、第３の金属電極板の分離された各領域はそれぞれの延設部から等距離の位置で共通の外部接続部に接続したものとしたので、例えばインバータ回路の３相分を小型の１ユニットに構成でき、また個々の半導体チップにかかる延設部への電流の流れが均等で滑らかに規制されたものとなる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を実施例により説明する。
図１は本発明をインバータ回路の実装ユニットに適用した第１の実施例を示し、（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ部断面図である。また、図２は本実装ユニットにおける金属電極板の位置関係を示す斜視図であり、樹脂ベース、放熱シートおよびヒートシンクを省略している。
実装ユニット１は、全体が上方に開口したケース状を呈する樹脂ベース２に、Ｃｕ（銅）、Ａｌ（アルミニウム）若しくはこれらを含む合金からなる金属電極板１０、２０および３０をモールドして形成されている。
【００２５】
金属電極板１０と２０はそれぞれ樹脂ベース２の底面を略２分して露出しており、金属電極板１０、２０が露出した樹脂ベース２の底面には、電気的な絶縁性を有する放熱シート７を介してヒートシンク８が取り付けられている。
これにより、金属電極板１０、２０に接合される後述の半導体チップ３ａ、３ｂが動作する際に発生する熱は、ヒートシンク８に伝達され、放熱される。
【００２６】
金属電極板２０は、金属電極板１０の端縁と対向する点で金属電極板１０と同レベルの低段部２１から上方へオフセットし、金属電極板１０の上側を当該金属電極板１０に対して平行に所定間隙だけ離間した状態で延びる高段部２２を形成している。そして、金属電極板２０の外部との接続部（以下、外部接続部）２３が金属電極板１０とは反対側に樹脂ベース２から外方へ突出している。
金属電極板１０はその外部接続部１３を、平面図上後述する金属電極板３０の外部接続部３３と重ねて、金属電極板２０の外部接続部２３の突出方向とは反対側に樹脂ベース２から外方へ突出している。
【００２７】
樹脂ベース２の底面上にある金属電極板１０と、金属電極板２０における樹脂ベース２の底面上にある低段部２１との各上面には、金属電極板１０と２０の各外部接続部１３、２３が外方へ突出している長手方向にそった同一線上に、ＭＯＳＦＥＴからなる半導体チップ３ａ、３ｂが半田により接合されている。
金属電極板２０における金属電極板１０の上側に延びている高段部２２には、内縁がコ字形をした囲み部２４が形成されている。囲み部２４は金属電極板１０上に接合された半導体チップ３ａの３辺を所定間隙で囲み、上記長手方向に対して横方向に開口している。
【００２８】
金属電極板３０は、金属電極板２０の上方に所定間隙だけ離間して平行に延びて、金属電極板２０の低段部２１に対応する低段部３１と高段部２２に対応する高段部３２とを有している。金属電極板３０の低段部３１には内縁がコ字形をした囲み部３４が形成されている。囲み部３４は金属電極板２０上に接合された半導体チップ３ｂの３辺を所定間隙で囲み、囲み部２４と同方向に開口している。また、金属電極板３０の高段部３２は金属電極板２０の囲み部２４における半導体チップ３ａを挟んで対向する延設部２５、２６を避けて金属電極板２０の上方を延び、外部接続部３３として樹脂ベース２から外方へ突出している。なお、各金属電極板の外部接続部１３、２３、３３は互いに略同幅となっている。
さらに、金属電極板２０、３０の囲み部２４、３４の開口側には、半導体チップ３ａ、３ｂに対応させて、ゲート端子６ａ、６ｂが樹脂ベース２にモールドされている。
【００２９】
半導体チップ３ａ、３ｂはそれぞれ金属電極板に接合される裏面がドレイン電極とされ、上面がソース電極とゲート電極となっている。
半導体チップ３ａの上面のソース電極と金属電極板２０が金属ワイヤ５ａによって接続されており、また、半導体チップ３ａのゲート電極はゲート端子６ａと金属ワイヤ９ａによって接続されている。
金属ワイヤ５ａは、半導体チップ３ａの対向する２辺にそって、囲み部２４の延設部２５、２６との間に、同一長さの複数本が並列に張り渡されている。
【００３０】
半導体チップ３ｂ上面のソース電極と金属電極板３０が金属ワイヤ５ｂによって接続されており、また、半導体チップ３ｂのゲート電極はゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
金属ワイヤ５ｂも、半導体チップ３ｂの対向する２辺にそって、囲み部３４の半導体チップ３ｂを挟んで対向する延設部３５、３６との間に、同一長さの複数本が並列に張り渡されている。
これにより、図３に示されるように、半導体チップ３ａと３ｂが直列に接続された回路が形成される。金属電極板１０の外部接続部１３が回路のＰ端子になり、金属電極板３０の外部接続部３３がＮ端子、金属電極板２０の外部接続部２３が出力のＩＮＶ端子となる。
【００３１】
本実施例は以上のように構成され、半導体チップ３ａと３ｂの上面と接続すべき金属電極板２０、３０に各半導体チップの３辺を囲む囲み部２４、３４を形成し、それぞれ半導体チップの対向する２辺にそって、それぞれ２分した金属ワイヤ５ａあるいは５ｂで半導体チップ３ａと金属電極板２０の２つの延設部２５、２６間を接続し、半導体チップ３ｂと金属電極板３０の２つの延設部３５、３６間を接続するものとしたので、金属ワイヤ５ａ、５ｂをすべて同一長さあるいは略同一とすることができる。この結果、金属ワイヤ５ａ、５ｂの各線のインピーダンスがほぼ同じとなるから、一部のインピーダンスの小さい線に電流が集中する現象がなくなる。
【００３２】
また、金属電極板２０、３０の囲み部の延設部２５と２６、３５と３６が金属電極板１０、２０の半導体チップ３ａ、３ｂを接合した面よりもそれぞれ高い位置になっているので、延設部の上面と半導体チップの上面との高さの差が小さくなって、これらの間を接続する金属ワイヤ５ａ、５ｂの絶対的な長さが短縮され、全体のインピーダンスが小さくなって金属ワイヤでの発熱損失が低減する。同じく抵抗値が小さくなることによって、金属ワイヤ５ａ、５ｂの各線当たりの電流量を増せるので、金属ワイヤの総本数を低減することもできる。
【００３３】
さらに、本実施例では金属電極板１０、２０、３０を上下に重ねて配置したので、平面投影面積が小さく、コンパクトな実装ユニットが得られる。
また、半導体チップ３ａ、３ｂの上面と裏面、すなわちソースとドレインに接続される金属電極板２０と１０、あるいは金属電極板３０と２０が対向して重なり合っているので、半導体チップ３ａ、３ｂの動作時に金属電極板に発生するインダクタンスが、対向している間の相互誘導作用により打ち消されるという利点を有している。
【００３４】
つぎに、第２の実施例について説明する。
図４の（ａ）は第２の実施例を示す上面図、（ｂ）は（ａ）におけるＢ−Ｂ部断面図である。また、図５は本実施例における金属電極板の位置関係を示す斜視図であり、樹脂ベース、放熱シートおよびヒートシンクを省略している。
本実装ユニット１Ａも樹脂ベースに３枚の金属電極板を備える。
金属電極板１０Ａと２０Ａはそれぞれ樹脂ベース２Ａの底面を略２分して、放熱シート７およびヒートシンク８側へ露出している。
【００３５】
金属電極板２０Ａは、金属電極板１０Ａの端縁と対向する点で金属電極板１０Ａと同レベルの低段部２１Ａから上方へオフセットし、金属電極板１０Ａの上側を当該金属電極板１０Ａに対して平行に所定間隙だけ離間した状態で延びる高段部２２Ａを形成している。
金属電極板１０Ａと、金属電極板２０Ａの低段部２１Ａとのそれぞれ中央部には、半導体チップ３ａ、３ｂが半田により接合されている。
【００３６】
金属電極板２０Ａは、低段部２１Ａからオフセットする手前で切り欠かれて、金属電極板１０Ａ上の半導体チップ３ａを囲む囲み部２４Ａを形成し、高段部２２Ａは半導体チップ３ａを所定間隙で挟んで対向する延設部２５Ａ、２６Ａを構成している。囲み部２４Ａは半導体チップ３ａ、３ｂを結ぶ長手方向に開口している。
金属電極板１０Ａの低段部２１Ａ寄りの端縁からは、外部接続部１３Ａが囲み部２４Ａを通って樹脂ベース２Ａから立上がっている。
また、金属電極板２０Ａの外部接続部２３Ａは金属電極板１０Ａとは反対側に、半導体チップ３ａ、３ｂを結ぶ線上で樹脂ベース２Ａから外方へ突出している。
【００３７】
金属電極板３０Ａは、金属電極板２０Ａの低段部２１Ａの上方に所定間隙だけ離間して平行に延びている。金属電極板３０Ａには囲み部３４Ａが形成されている。囲み部３４Ａは金属電極板２０Ａ上に接合された半導体チップ３ｂの対向する２辺を延設部３５Ａ、３６Ａが所定間隙で挟んでいる。
金属電極板３０Ａの金属電極板１０Ａ寄りの端縁からは、半導体チップ３ａ、３ｂを結ぶ線上で金属電極板１０Ａの外部接続部１３Ａと同幅の外部接続部３３Ａが立ち上がっており、外部接続部１３Ａと離間して対向している。
さらに、金属電極板２０Ａ、３０Ａの囲み部２４Ａ、３４Ａの開口側には、半導体チップ３ａ、３ｂに対応させて、ゲート端子６ａ、６ｂが樹脂ベース２Ａにモールドされている。
【００３８】
半導体チップ３ａ上面のソース電極と金属電極板２０Ａの延設部２５Ａ、２６Ａが同一長さの複数本の金属ワイヤ５ａによって並列に接続されており、また、半導体チップ３ａ上面のゲート電極はゲート端子６ａと金属ワイヤ９ａによって接続されている。
半導体チップ３ｂのソース電極と金属電極板３０Ａの延設部３５Ａ、３６Ａも同一長さの複数本の金属ワイヤ５ｂによって並列に接続されており、また、半導体チップ３ｂのゲート電極はゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
これにより、先の図３に示された回路が形成される。金属電極板１０Ａの外部接続部１３Ａが回路のＰ端子になり、金属電極板３０Ａの外部接続部３３ＡがＮ端子、金属電極板２０Ａの外部接続部２３Ａが出力のＩＮＶ端子となる。
【００３９】
本実施例は以上のように構成され、とくに金属電極板２０Ａの外部接続部２３Ａおよび金属電極板３０Ａの外部接続部３３Ａが半導体チップ３ａ、３ｂを結ぶ線上に延びあるいは立上がって、延設部２５Ａ、２６Ａから外部接続部２３Ａまでの距離が等しく、延設部３５Ａ、３６Ａから外部接続部３３Ａまでの距離が等しいので、半導体チップ３ａ、３ｂのそれぞれ２辺に分岐された延設部から外部接続部までの経路の抵抗値が等しくなり、金属ワイヤ５ａや５ｂにおける電流集中のおそれをさらに低くできる。
また、全体として金属電極板の重なりが２層であるから、前実施例に比較して実装ユニットの高さが低くなるという利点を有する。
【００４０】
図６は、第２の実施例における第１の変形例を示す、図５相当の斜視図である。これは、１枚の金属電極板に接合するＭＯＳＦＥＴからなる半導体チップ３ａ、３ｂのかわりに、それぞれＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）とＦＷＤ（フリーホイールダイオード）の半導体チップの組としたものである。
金属電極板１０Ｂ、２０Ｂ、３０ＢはＩＧＢＴとＦＷＤを並べるに要する分だけそれぞれ若干長いほかは金属電極板１０Ａ、２０Ａ、３０Ａと同形状である。
【００４１】
金属電極板１０Ｂ上には、金属電極板２０Ｂの囲み部２４Ｂ内にその開口側から順にＩＧＢＴ４０ａ、ＦＷＤ４１ａが半田で接合されている。
ＩＧＢＴ４０ａは半田接合面をコレクタとし、上面のエミッタ電極が囲み部２４Ｂの延設部２５Ｂ、２６Ｂと、ＩＧＢＴ４０ａの対向する２辺にそって、同一長さの複数本の金属ワイヤ４５ａによって並列に接続されている。また、ＩＧＢＴ４０ａ上面のゲート電極はゲート端子４６ａと金属ワイヤ４９ａによって接続されている。
ＦＷＤ４１ａは半田接合面をカソードとし、上面のアノード電極が延設部２５Ｂ、２６Ｂと、対向する２辺にそって、同一長さの複数本の金属ワイヤ４３ａによって並列に接続されている。
【００４２】
金属電極板２０Ｂ上には、金属電極板３０Ｂの囲み部３４Ｂ内にその開口側から順にＩＧＢＴ４０ｂ、ＦＷＤ４１ｂが半田で接合されている。
ＩＧＢＴ４０ｂも上面のエミッタ電極が囲み部の延設部３５Ｂ、３６Ｂと、ＩＧＢＴ４０ｂの対向する２辺にそって、同一長さの複数本の金属ワイヤ４５ｂによって並列に接続されている。また、ゲート電極はゲート端子４６ｂと金属ワイヤ４９ｂによって接続されている。
ＦＷＤ４１ｂは上面のアノード電極が延設部３５Ｂ、３６Ｂと、対向する２辺にそって、同一長さの複数本の金属ワイヤ４３ｂによって並列に接続されている。
その他の構成は、樹脂ベース、放熱シートおよびヒートシンクを含めて第２の実施例と同じである。
【００４３】
この変形例によっても、ＩＧＢＴとＦＷＤの並列接続がダイオードを内蔵するＭＯＳＦＥＴと同機能を果たすので、図３の回路と同様のインバータ回路１相分の実装ユニットが構成される。
そして、ＩＧＢＴ４０ａ、４０ｂを金属電極板と接続する金属ワイヤ４５ａ、４５ｂの各線が同じ長さにでき、またＦＷＤ４１ａ、４１ｂを金属電極板と接続する金属ワイヤ４３ａ、４３ｂの各線も同じ長さにできるので、第２の実施例と同じ効果を得られる。
【００４４】
図７は、さらに第２の変形例を示す、図５相当の斜視図である。
これは、１枚の金属電極板に接合する半導体チップを２個ずつとしたものである。
金属電極板１０Ｃ、２０Ｃ、３０ＣはＭＯＳＦＥＴの半導体チップを２個ずつ並べるに要する分だけそれぞれ若干長いほかは金属電極板１０Ａ、２０Ａ、３０Ａと同形状である。
【００４５】
金属電極板１０Ｃ上には、金属電極板２０Ｃの囲み部２４Ｃ内に半導体チップ３ａ、３ａが開口方向、すなわち実装ユニットの長手方向に並べて半田で接合されている。２個の半導体チップ３ａ、３ａ間の間隙部分の上方には、半導体チップ３ａ、３ａおよび金属電極板１０Ｃと離間させて２つのゲート端子６ａ、６ａが設けられている。
半導体チップ３ａ、３ａはそれぞれ上面のソース電極が囲み部の延設部２５Ｃ、２６Ｃと、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ａ、５ａによって並列に接続されている。これによって、半導体チップ３ａ、３ａは回路上も並列となる。
【００４６】
一方の半導体チップ３ａのゲート電極は一方のゲート端子６ａと金属ワイヤ９ａによって接続され、他方の半導体チップ３ａのゲート電極は他方のゲート端子６ａと金属ワイヤ９ａによって接続されている。
【００４７】
金属電極板２０Ｃ上には、金属電極板３０Ｃの囲み部３４Ｃ内に半導体チップ３ｂ、３ｂが開口方向に並べて半田で接合されている。２個の半導体チップ３ｂ、３ｂ間の間隙部分の上方には、半導体チップ３ｂ、３ｂおよび金属電極板２０Ｃと離間させて２つのゲート端子６ｂ、６ｂが設けられている。
半導体チップ３ｂ、３ｂはそれぞれ上面のソース電極が囲み部の延設部３５Ｃ、３６Ｃと、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ｂ、５ｂによって並列に接続されている。半導体チップ３ｂ、３ｂも回路上並列となる。
【００４８】
一方の半導体チップ３ｂのゲート電極は一方のゲート端子６ｂと金属ワイヤ９ｂによって接続され、他方の半導体チップ３ｂのゲート電極は他方のゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
これにより、図８に示す回路が形成される。金属電極板１０Ｃの外部接続部１３Ｃが回路のＰ端子になり、金属電極板３０Ｃの外部接続部３３ＣがＮ端子、金属電極板２０Ｃの外部接続部２３Ｃが出力のＩＮＶ端子となる。
その他の構成は、樹脂ベース、放熱シートおよびヒートシンクを含めて第２の実施例と同じである。
【００４９】
この変形例によれば、各半導体チップのそれぞれ２辺に分岐された延設部から外部接続部までの経路の抵抗値が等しく第２の実施例と同じ効果を有するとともに、とくに半導体チップが並列接続されるので、回路の容量が増す。
そしてさらに、並列に接続された半導体チップ３ａと３ａ、あるいは半導体チップ３ｂと３ｂに対するゲート端子が互いの間隙部分に配置されているので、半導体チップ３ａ、３ａのゲート電極とゲート端子６ａ、６ａを接続する金属ワイヤ９ａ、９ａの長さを互いに同一にでき、また半導体チップ３ｂ、３ｂのゲート電極とゲート端子６ｂ、６ｂを接続する金属ワイヤ９ｂ、９ｂの長さを互いに同一にできる。これにより、ゲートの抵抗値のばらつきがなく、並列接続された半導体チップ３ａ、３ａ間、あるいは３ｂ、３ｂ間のゲート信号のタイミングずれが防止される。
【００５０】
つぎに第３の変形例について説明する。これは第２の変形例が組にする半導体チップを実装ユニットの長手方向に並べたのに対して、横方向に並べたものである。
図９は第３の変形例を示す、図５相当の斜視図である。
金属電極板１０Ｄ、２０Ｄ、３０Ｄは、ＭＯＳＦＥＴの半導体チップを横に並べるに要する分だけ図５に示した金属電極板１０Ａ、２０Ａ、３０Ａより横に幅広となっている。
【００５１】
金属電極板２０Ｄは金属電極板１０Ｄの上方に重なる高段部２２Ｄを３本の延設部２５Ｄ、２６Ｄ、２７Ｄとして、これらの間に２つの囲み部５０Ｄ、５１Ｄを形成している。そして、金属電極板１０Ｄ上には、延設部２５Ｄと２６Ｄの間、および延設部２６Ｄと２７Ｄの間に、それぞれ半導体チップ３ａ、３ａが接合されている。各半導体チップ３ａはその対向する２辺を両側の延設部２５Ｄと２６Ｄ、および２６Ｄと２７Ｄに平行とし、各延設部との間隙を同一にしている。すなわち、延設部２６Ｄは２個の半導体チップ３ａ、３ａに対応する延設部として機能している。
【００５２】
半導体チップ３ａ、３ａのそれぞれ上面のソース電極は延設部２５Ｄと２６Ｄならび延設部２６Ｄと２７Ｄに、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ａ、５ａによって並列に接続されている。
さらに、金属電極板２０Ｄの囲み部５０Ｄ、５１Ｄの開口側には、半導体チップ３ａ、３ａに対応させて、ゲート端子６ａ、６ａが図示省略の樹脂ベースにモールドされている。それぞれ対応する半導体チップ３ａのゲート電極とゲート端子６ａが金属ワイヤ９ａ、９ａで接続されている。
【００５３】
金属電極板１０Ｄの低段部２１Ｄ寄りの端縁からは、外部接続部１３Ｄが囲み部５０Ｄ、５１Ｄを通って立上がっている。外部接続部１３Ｄは金属電極板２０Ｄの延設部２６Ｄを中心として両側に延びているが、外部接続部１３Ｄの根元中間にはとくに図示しないが当該延設部２６Ｄを通過させる穴が設けられる。
【００５４】
金属電極板３０Ｄは、金属電極板２０Ｄの低段部２１Ｄの上方に重なって３本の延設部３５Ｄ、３６Ｄ、３７Ｄを備え、これらの間に２つの囲み部５２Ｄ、５３Ｄを形成している。そして、金属電極板２０Ｄ上には、延設部３５Ｄと３６Ｄの間、および延設部３６Ｄと３７Ｄの間に挟まれてそれぞれ半導体チップ３ｂ、３ｂが接合されている。各半導体チップ３ｂはその対向する２辺を両側の延設部３５Ｄと３６Ｄ、および３６Ｄと３７Ｄに平行とし、各延設部との間隙を同一にしている。
すなわち、延設部３６Ｄも２個の半導体チップ３ｂ、３ｂに対応する延設部として機能している。
【００５５】
半導体チップ３ｂ、３ｂのそれぞれ上面のソース電極は延設部３５Ｄと３６Ｄならび延設部３６Ｄと３７Ｄに、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ｂ、５ｂによって並列に接続されている。
さらに、金属電極板３０Ｄの囲み部５２Ｄ、５３Ｄの開口側には、半導体チップ３ｂ、３ｂに対応させて、ゲート端子６ｂ、６ｂが樹脂ベースに配置されている。そして、それぞれ対応する半導体チップ３ｂのゲート電極とゲート端子６ｂが金属ワイヤ９ｂ、９ｂで接続されている。
【００５６】
金属電極板３０Ｄの金属電極板１０Ｄ寄りの端縁からは、金属電極板１０Ｄの外部接続部１３Ｄと同幅の外部接続部３３Ｄが離間して立ち上がっており、外部接続部１３Ｄと対向している。
また、金属電極板２０Ｄの外部接続部２３Ｄは金属電極板１０Ｄとは反対側に、延設部２６Ｄ、３６Ｄを結ぶ線を中心として外部接続部１３Ｄおよび３３Ｄと同幅で樹脂ベースから外方へ突出する。
【００５７】
以上の構成になる本変形例では、第２の変形例と同じく図８の回路が形成されるが、Ｐ端子につながる半導体チップ３ａ、３ａのゲート端子６ａ、６ａを当該半導体チップ間の間隙に配置することなく、各半導体チップを設けた囲み部ごとにその開口側に配置したので、半導体チップ３ａ、３ａとゲート端子６ａ、６ａを接続する金属ワイヤ９ａ、９ａの長さを互いに同一にすることがとくに容易である。Ｎ端子につながる半導体チップ３ｂ、３ｂのゲート端子６ｂ、６ｂの配置についても同様である。
【００５８】
つぎに第３の実施例について説明する。これは、インバータ回路の３相分を１つの実装ユニットとしたものである。
図１０は第３の実施例を示す、図５相当の斜視図である。
まず、第２の実施例における金属電極板２０Ａを互いに離間させて横方向に３枚並べ、この並べられた３枚の幅にわたる横幅を有する金属電極板１０Ｅを、金属電極板２０Ａの高段部２２Ａの下側に、低段部２１Ａと同レベルで配置してある。
【００５９】
金属電極板１０Ｅ上には、各金属電極板２０Ａの囲み部２４Ａ内に半導体チップ３ａが接合され、半導体チップ３ａの対向する２辺が延設部２５Ａ、２６Ａとの間に同一間隙を有するように配置されている。
また、金属電極板１０Ｅの低段部寄りの端縁からは、外部接続部１３Ｅが各囲み部２４Ａを通って立上がり、横方向に連なっている。なお、外部接続部１３Ｅの根元にはとくに図示しないが横幅内に位置する延設部２５Ａあるいは２６Ａを通過させる穴が設けられる。
【００６０】
各金属電極板２０Ａの低段部２１Ａには、金属電極板１０Ｅ上の半導体チップ３ａと長手方向同一線上に、半導体チップ３ｂが接合されている。
３枚の金属電極板２０Ａの低段部２１Ａの上方には、３枚の幅にわたる横幅を有する金属電極板３０Ｅが所定間隙だけ離間して平行に延びている。
金属電極板３０Ｅには、各金属電極板２０Ａ上の半導体チップ３ｂの対向する２辺を延設部３５Ｅ、３６Ｅが同一の所定間隙で挟む囲み部３４Ｅが形成されている。
【００６１】
金属電極板３０Ｅの金属電極板１０Ｅ寄りの端縁からは、金属電極板１０Ｅの外部接続部１３Ｅと同幅の外部接続部３３Ｅが立ち上がっており、外部接続部１３Ａと離間して対向している。
さらに、金属電極板２０Ａ、３０Ｅの囲み部２４Ａ、３４Ｅの開口側には、半導体チップ３ａ、３ｂに対応させて、ゲート端子６ａ、６ｂが樹脂ベースにモールドされている。
【００６２】
各半導体チップ３ａ上面のソース電極と金属電極板２０Ａの当該半導体チップを挟む延設部２５Ａ、２６Ａが同一長さの複数本の金属ワイヤ５ａによって並列に接続されており、また、半導体チップ３ａ上面のゲート電極は対応するゲート端子６ａと金属ワイヤ９ａによって接続されている。
半導体チップ３ｂのソース電極と金属電極板３０Ｅの当該半導体チップを挟む延設部３５Ｅ、３６Ｅも同一長さの複数本の金属ワイヤ５ｂによって並列に接続されており、また、半導体チップ３ｂのゲート電極は対応するゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
【００６３】
これにより、図１１に示された回路が形成される。金属電極板１０Ｅの外部接続部１３Ｅが回路のＰ端子になり、金属電極板３０Ｅの外部接続部３３ＥがＮ端子となる。そして、各金属電極板２０Ａの外部接続部２３Ａが出力のＵ、ＶおよびＷ端子となる。
【００６４】
本実施例は以上のように構成され、インバータ回路の３相分が実装ユニット１つに構成されるとともに、各相のＰ端子を形成して金属ワイヤ５ａ、５ａ、５ａを接続する電極板が１枚の金属電極板１０Ｅで構成され、各相のＮ端子を形成して金属ワイヤ５ｂ、５ｂ、５ｂを接続する電極板が１枚の金属電極板３０Ｅで構成されるので、部品点数が少なくて済み、インバータ回路全体として小型化される。
なお、実装ユニット内における電流により発生するインダクタンスについては、Ｐ端子およびＮ端子を形成する外部接続部１３Ｅと３３Ｅが近接して対向していることにより、相互の誘導作用で互いに打ち消される。
【００６５】
図１２は第３の実施例の変形例を示す。
先の図１０に示した構成のうち、金属電極板２０Ａはそのままとし、金属電極板１０Ｅ、３０Ｅを新たな金属電極板１０Ｆ、３０Ｆに変更している。
金属電極板３０Ｆは、金属電極板１０Ｆ寄りの端縁から外部接続部３３Ｆが立ち上がっており、金属電極板３０Ｅにおいてそれぞれ囲み部３４Ｅを形成した３つの領域Ｒの相互間に外部接続部３３Ｆが立ち上がる端縁までスリット３８が形成されている。これにより、各囲み部３４Ｅは互いに分離独立した形態となり、各領域Ｒの横幅は金属電極板２０Ａの横幅と同一となっている。
【００６６】
同様に金属電極板１０Ｆは、金属電極板２０Ａの囲み部２４Ａごとに対応する領域Ｓ間に、図示されないスリットが外部接続部１３Ｆまで形成されているほかは金属電極板１０Ｅと同じである。これにより、各領域Ｓの横幅は金属電極板２０Ａの横幅と同一となっている。
【００６７】
囲み部２４Ａ内で、金属電極板１０Ｆの領域Ｓ上に半導体チップ３ａが接合され、囲み部３４Ｅ内で、金属電極板２０Ａ上に半導体チップ３ｂが接合される。
金属電極板１０Ｆの外部接続部１３Ｆは先の金属電極板１０Ｅにおける外部接続部１３Ｅと同一で、根元部において金属電極板２０Ａの各囲み部２４Ａの延設部２５Ａと２６Ａの間を通る横幅をもって立上がったあと横方向に連なっている。
金属電極板３０Ｆの外部接続部３３Ｆは、半導体チップ３ａ、３ｂを結ぶ長手方向の線上で、外部接続部１３Ｆの根元部の立上がり部分と同幅Ｘで立上がっている。幅Ｘの立上がり部間はスリット３８に連なる切り欠き３９となっている。
金属ワイヤ５ａ、５ｂ、９ａ、９ａにより接続関係を含め、その他の構成は図１０に示したものと同じである。
【００６８】
この変形例は以上のように構成され、Ｎ端子をなす外部接続部３３Ｆへの各半導体チップ３ｂからの電流経路がスリット３８により分離され、同様にＰ端子をなす外部接続部１３Ｆへの各半導体チップ３ａからの電流経路もスリットにより分離されるので、個々の半導体チップにかかる電流の流れが滑らかに規制されたものとなる。
【００６９】
なお、上述の第１の実施例では、半導体チップと囲み部の基本的な関係を図１３の（ａ）に示すものとし、第２以降の実施例では同図の（ｂ）に示すものとしたが、このほか（ｃ）に示すように、半導体チップ３の４辺すべてを等間隔で囲んで、各辺に沿って分割した金属ワイヤ５を配するものとすることもできる。
また、第２の実施例における第１の変形例においては、半導体チップとしてＭＯＳＦＥＴのかわりにＩＧＢＴとＦＷＤの組を用いた例を示したが、このＩＧＢＴとＦＷＤの組への置き換えは他の実施例並びに変形例においても適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す上面図である。
【図２】実施例における金属電極板の位置関係を示す斜視図である。
【図３】実施例を適用したインバータの１相分の回路図である。
【図４】第２の実施例を示す上面図である。
【図５】第２の実施例における金属電極板の位置関係を示す斜視図である。
【図６】第２の実施例における第１の変形例を示す斜視図である。
【図７】第２の変形例を示す斜視図である。
【図８】第２の変形例で形成される回路図である。
【図９】第３の変形例を示す斜視図である。
【図１０】第３の実施例を示す斜視図である。
【図１１】第３の実施例で形成される回路図である。
【図１２】第３の実施例の変形例を示す斜視図である。
【図１３】他の変形例を示す図である。
【図１４】従来例を示す図である。
【図１５】図１４におけるＣ−Ｃ部断面図である。
【符号の説明】
１、１Ａ 実装ユニット
２、２Ａ 樹脂ベース
３ａ 半導体チップ（第１の半導体チップ）
３ｂ 半導体チップ（第２の半導体チップ）
５ａ 金属ワイヤ（第１の金属ワイヤ）
５ｂ 金属ワイヤ（第２の金属ワイヤ）
６ａ、６ｂ ゲート端子
７ 放熱シート
８ ヒートシンク
９ａ、９ｂ 金属ワイヤ
１０、１０Ａ、１０Ｂ、１０Ｃ 金属電極板（第１の金属電極板）
１０Ｄ、１０Ｅ、１０Ｆ 金属電極板（第１の金属電極板）
１３、１３Ａ、１３Ｃ、１３Ｄ、１３Ｅ、１３Ｆ 外部接続部
２０、２０Ａ、２０Ｂ、２０Ｃ 金属電極板（第２の金属電極板）
２０Ｄ 金属電極板（第２の金属電極板）
２１、２１Ａ、２１Ｄ、３１ 低段部
２２、２２Ａ、２２Ｄ、３２ 高段部
２３、２３Ａ、２３Ｃ、２３Ｄ 外部接続部
２４、２４Ａ、２４Ｂ、２４Ｃ、３４、３４Ａ、３４Ｂ 囲み部
２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ 延設部
２６、２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ、２７Ｄ 延設部
３０、３０Ａ、３０Ｂ、３０Ｃ 金属電極板（第３の金属電極板）
３０Ｄ、３０Ｅ、３０Ｆ 金属電極板（第３の金属電極板）
３３、３３Ａ、３３Ｃ、３３Ｄ、３３Ｅ、３３Ｆ 外部接続部
３４Ｃ、３４Ｅ、５０Ｄ、５１Ｄ、５２Ｄ、５３Ｄ 囲み部
３５Ａ、３５Ｂ、３５Ｃ、３５Ｄ、３５Ｅ 延設部
３６Ａ、３６Ｂ、３６Ｃ、３６Ｄ、３６Ｅ、３７Ｄ 延設部
３８ スリット
３９ 切り欠き
４０ａ ＩＧＢＴ（第１の半導体チップ）
４０ｂ ＩＧＢＴ（第２の半導体チップ）
４１ａ ＦＷＤ（第１の半導体チップ）
４１ｂ ＦＷＤ（第２の半導体チップ）
４３ａ、４５ａ 金属ワイヤ（第１の金属ワイヤ）
４３ｂ、４５ｂ 金属ワイヤ（第２の金属ワイヤ）
４６ａ、４６ｂ ゲート端子
４９ａ、４９ｂ 金属ワイヤ
【発明の属する技術分野】
本発明は、半導体チップを金属電極板に装着する半導体実装構造に関する。
【０００２】
【従来の技術】
従来の半導体チップの実装構造として、例えば図１４、図１５に示すようなものがある。
これは、ＭＯＳＦＥＴの半導体チップ２個を用いて形成されるインバータ回路の１相分を、１つの実装ユニットとしたものである。実装ユニット１００は、樹脂ベース７０に、金属電極板１ａ、１ｂおよび１ｃをモールドして形成されている。
金属電極板１ａと１ｂは高さ位置が同層で横に並べて配置され、、金属電極板１ｃは金属電極板１ａの上側に一部重ねられて、各金属電極板は互いに離間して絶縁されている。
【０００３】
半導体チップ３ａと３ｂが、それぞれ半田によって金属電極板１ａと１ｂの上面に接合されている。半導体チップ３ａ、３ｂはそれぞれ金属電極板に接合される裏面がドレイン電極とされ、上面がソース電極とゲート電極となっている。
半導体チップ３ａの上面ソース電極と金属電極板１ｂが複数本の金属ワイヤ７２ａによって接続されており、また、半導体チップ３ａの上面ゲート電極はゲート端子６ａと金属ワイヤ７３ａによって接続されている。
【０００４】
半導体チップ３ｂのソース電極と金属電極板１ｃが複数本の金属ワイヤ７２ｂによって接続されており、また、半導体チップ３ｂのゲート電極はゲート端子６ｂと金属ワイヤ７３ｂによって接続されている。
これにより、図３に示されるように、半導体チップ３ａと３ｂが直列に接続された回路が形成される。金属電極板１ａが回路の高電源側に接続されるＰ端子になり、金属電極板１ｃが低電源側に接続されるＮ端子、金属電極板１ｂが出力のＩＮＶ端子となる。
【０００５】
金属電極板１ａ、１ｂが露出した樹脂ベース７０の底面には、電気的な絶縁性を有する放熱シート７を介してヒートシンク８が取り付けられている。これにより、半導体チップ３ａ、３ｂが動作する際に発生する熱はヒートシンク８に伝達され、放熱される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体実装構造では、半導体チップ３ａ、３ｂと金属ワイヤ７２ａ、７２ｂで接続されるべき金属電極板１ｂ、１ｃが、４辺形の半導体チップの１辺のみにそって配置されており、半導体チップの上面と金属電極板を接続する複数本の金属ワイヤ７２ａや７２ｂの各線は、とくに図１５に明らかなように、半導体チップ表面の接続点によって金属電極板との距離が異なるため、それぞれ長さが不均一となる。
【０００７】
このため、金属ワイヤの各線にかかわるインピーダンスおよびインダクタンスに違いが生じ、インピーダンスの小さい線への電流集中が発生する。この電流集中が発生すると電流が多く流れた線が発熱し、線膨張による伸縮のため疲労して寿命が低下するという問題がある。同じく発熱により、金属ワイヤが焼損すれば回路がオープンとなってしまい、あるいは半導体チップが故障したときにもオープンまたはショート状態となってしまう。
【０００８】
また、半導体チップ３ａの上面と接続先の金属電極板１ｂとは高さの差が大きいのに対して、半導体チップ３ｂの上面と接続先の金属電極板１ｃとは高さの差が小さいため、半導体チップ３ａの上面と金属電極板１ｂとを接続する金属ワイヤ７２ａと、半導体チップ３ｂの上面と金属電極板１ｃとを接続する金属ワイヤ７２ｂとの距離が異なることになる。その結果、金属ワイヤの抵抗値が異なることにより、回路のバランスが崩れるため、動作タイミングにずれが生じるおそれがあるという問題もある。
したがって、本発明は、上記従来の問題点に鑑み、半導体チップと金属電極板をむすぶ金属ワイヤの長さを均一にできる半導体実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１の発明は、第１の金属電極板上に第１の半導体チップの裏面の電極を導電性接合材で接合し、第２の金属電極板上に第２の半導体チップの裏面の電極を導電性接合材で接合し、第１の半導体チップの上面の電極を第２の金属電極板に複数線の第１の金属ワイヤで接続し、第２の半導体チップの上面の電極を第３の金属電極板に複数線の第２の金属ワイヤで接続した半導体実装構造において、第２の金属電極板の第２の半導体チップを接合した領域と第１の金属電極板とが同層とされ、第２の金属電極板は第２の半導体チップを接合した領域から上方へオフセットして第１の金属電極板より高い位置へ延び、第３の金属電極板は第２の金属電極板の第２の半導体チップを接合した領域より高い位置に設けられているものとした。
【００１１】
請求項２の発明では、第２の金属電極板は第１の金属電極板より高い位置に延びた領域に、第１の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第１の金属ワイヤが分割されて第１の半導体チップの上記少なくも２辺にそってそれぞれ当該第１の半導体チップの上面の電極と第２の金属電極板の延設部の間に張り渡され、第３の金属電極板は第２の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第２の金属ワイヤが分割されて第２の半導体チップの上記少なくも２辺にそってそれぞれ当該第２の半導体チップの上面の電極と第３の金属電極板の延設部の間に張り渡されているものとした。
【００１２】
請求項３の発明は、第２または第３の金属電極板の延設部は、前記第１または第２の半導体チップの対向する２辺に対向し、それぞれ第２または第３の金属電極板の端部に形成される外部接続部から等距離の位置に設けられているものとした。
【００１３】
請求項４の発明は、第１、第２、および第３の金属電極板が互いに上下方向に重ねられているものとした。
【００１４】
請求項５の発明は、第１の金属電極板の端部に形成される外部接続部と第３の金属電極板の端部に形成される外部接続部とをそれぞれ立ち上げて、互いに対向させているものとした。
【００１５】
請求項６の発明は、第１の金属電極板上にその外部接続部にそって第１の半導体チップを複数個接合し、第２の金属電極板上にはその外部接続部にそって第１の半導体チップに対応させた複数個の第２の半導体チップを接合し、第２の金属電極板の延設部は複数個の第１の半導体チップごとに設けられ、第３の金属電極板の延設部は複数個の第２の半導体チップごとに設けられているものとした。
【００１６】
請求項７の発明は、第１の金属電極板が複数個の第１の半導体チップを個別に接合した領域別に分離され、第２の金属電極板は各第１の半導体チップに対応する延設部を含む領域および第１の半導体チップに対応する各第２の半導体チップを個別に接合した領域別に分離され、第３の金属電極板は各第２の半導体チップに対応する延設部を含む領域別に分離され、第２の金属電極板は分離された各領域ごとにそれぞれの延設部から等距離の位置に外部接続部を備え、第３の金属電極板の分離された各領域はそれぞれの延設部から等距離の位置で共通の外部接続部に接続しているものとした。
【００１８】
【発明の効果】
請求項１の発明は、第１、第２の金属電極板に第１、第２の半導体チップを接合し、第１の半導体チップの上面の電極を第２の金属電極板に複数線の第１の金属ワイヤで接続し、第２の半導体チップの上面の電極を第３の金属電極板に複数線の第２の金属ワイヤで接続する半導体実装構造において、第２の金属電極板を第１の金属電極板より高い位置へ延ばし、第３の金属電極板は第２の金属電極板より高い位置に設けたので、各半導体チップの上面と接続先の金属電極板表面との高さの差が小さくて金属ワイヤの長さが短く、かつ両半導体チップについて金属ワイヤの長さが均等にできる。
これにより、両半導体チップ間の動作のタイミングずれがなく、応答性のよい小型のインバータ回路用の実装ユニットが得られる。
【００１９】
請求項２の発明は、請求項２の構成において、第２の金属電極板が第１の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第１の金属ワイヤを分割して第１の半導体チップの上面の電極と各延設部との間に張り渡し、第３の金属電極板も第２の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、複数線の第２の金属ワイヤを分割して第２の半導体チップの上面の電極と第３の金属電極板の各延設部との間に張り渡すものとしたので、請求項２の発明と同じ効果を有するとともに、個々の半導体チップについても金属ワイヤの各線を均一の長さにでき、電流集中が防止される。
したがって発熱に起因する故障などのおそれがなく、金属ワイヤの総線数も少なくすることもできる。
【００２０】
請求項３の発明は、第２または第３の金属電極板の延設部が、前記第１または第２の半導体チップの対向する２辺に対向し、第２または第３の金属電極板におけるそれぞれ２つの延設部は各金属電極板端部の外部接続部から等距離の位置に設けられるものとしたので、各外部接続部から２つの延設部までの両電流経路の抵抗値が同じとなり、延設部までの経路別での電流集中も防止される。
【００２１】
請求項４の発明は、各金属電極板を互いに上下に重ねたものとしたので、平面投影面積が低減されてコンパクトな半導体実装構造が得られる。
また、各金属電極板が重なって面で対向するため、インダクタンスが低減するという効果を有する。
また、請求項５の発明は、第１の金属電極板の端部に形成される外部接続部と第３の金属電極板の端部に形成される外部接続部とをそれぞれ立ち上げて、互いに対向させるものとしたので、これら外部接続部相互間の間隔を近づけることにより、一層インダクタンスの低減効果が大きい。
【００２２】
請求項６の発明は、第１、第２の金属電極板上に第１、第２の半導体チップをそれぞれ対応させて各複数個接合し、第２、第３の金属電極板の延設部を複数個の第１、第２の各半導体チップごとに設けたので、金属電極板の枚数を３枚に保持しながら複数の回路が形成され、例えば並列回路を少ない部品点数で実現でき、回路全体を小型に構成できる。
【００２３】
請求項７の発明は、第１、第２、第３の金属電極板が複数個の第１の半導体チップおよび第２の半導体チップに対応する領域別に分離されて、第２の金属電極板は分離された各領域ごとにそれぞれの延設部から等距離の位置を外部接続部とし、第３の金属電極板の分離された各領域はそれぞれの延設部から等距離の位置で共通の外部接続部に接続したものとしたので、例えばインバータ回路の３相分を小型の１ユニットに構成でき、また個々の半導体チップにかかる延設部への電流の流れが均等で滑らかに規制されたものとなる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を実施例により説明する。
図１は本発明をインバータ回路の実装ユニットに適用した第１の実施例を示し、（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ部断面図である。また、図２は本実装ユニットにおける金属電極板の位置関係を示す斜視図であり、樹脂ベース、放熱シートおよびヒートシンクを省略している。
実装ユニット１は、全体が上方に開口したケース状を呈する樹脂ベース２に、Ｃｕ（銅）、Ａｌ（アルミニウム）若しくはこれらを含む合金からなる金属電極板１０、２０および３０をモールドして形成されている。
【００２５】
金属電極板１０と２０はそれぞれ樹脂ベース２の底面を略２分して露出しており、金属電極板１０、２０が露出した樹脂ベース２の底面には、電気的な絶縁性を有する放熱シート７を介してヒートシンク８が取り付けられている。
これにより、金属電極板１０、２０に接合される後述の半導体チップ３ａ、３ｂが動作する際に発生する熱は、ヒートシンク８に伝達され、放熱される。
【００２６】
金属電極板２０は、金属電極板１０の端縁と対向する点で金属電極板１０と同レベルの低段部２１から上方へオフセットし、金属電極板１０の上側を当該金属電極板１０に対して平行に所定間隙だけ離間した状態で延びる高段部２２を形成している。そして、金属電極板２０の外部との接続部（以下、外部接続部）２３が金属電極板１０とは反対側に樹脂ベース２から外方へ突出している。
金属電極板１０はその外部接続部１３を、平面図上後述する金属電極板３０の外部接続部３３と重ねて、金属電極板２０の外部接続部２３の突出方向とは反対側に樹脂ベース２から外方へ突出している。
【００２７】
樹脂ベース２の底面上にある金属電極板１０と、金属電極板２０における樹脂ベース２の底面上にある低段部２１との各上面には、金属電極板１０と２０の各外部接続部１３、２３が外方へ突出している長手方向にそった同一線上に、ＭＯＳＦＥＴからなる半導体チップ３ａ、３ｂが半田により接合されている。
金属電極板２０における金属電極板１０の上側に延びている高段部２２には、内縁がコ字形をした囲み部２４が形成されている。囲み部２４は金属電極板１０上に接合された半導体チップ３ａの３辺を所定間隙で囲み、上記長手方向に対して横方向に開口している。
【００２８】
金属電極板３０は、金属電極板２０の上方に所定間隙だけ離間して平行に延びて、金属電極板２０の低段部２１に対応する低段部３１と高段部２２に対応する高段部３２とを有している。金属電極板３０の低段部３１には内縁がコ字形をした囲み部３４が形成されている。囲み部３４は金属電極板２０上に接合された半導体チップ３ｂの３辺を所定間隙で囲み、囲み部２４と同方向に開口している。また、金属電極板３０の高段部３２は金属電極板２０の囲み部２４における半導体チップ３ａを挟んで対向する延設部２５、２６を避けて金属電極板２０の上方を延び、外部接続部３３として樹脂ベース２から外方へ突出している。なお、各金属電極板の外部接続部１３、２３、３３は互いに略同幅となっている。
さらに、金属電極板２０、３０の囲み部２４、３４の開口側には、半導体チップ３ａ、３ｂに対応させて、ゲート端子６ａ、６ｂが樹脂ベース２にモールドされている。
【００２９】
半導体チップ３ａ、３ｂはそれぞれ金属電極板に接合される裏面がドレイン電極とされ、上面がソース電極とゲート電極となっている。
半導体チップ３ａの上面のソース電極と金属電極板２０が金属ワイヤ５ａによって接続されており、また、半導体チップ３ａのゲート電極はゲート端子６ａと金属ワイヤ９ａによって接続されている。
金属ワイヤ５ａは、半導体チップ３ａの対向する２辺にそって、囲み部２４の延設部２５、２６との間に、同一長さの複数本が並列に張り渡されている。
【００３０】
半導体チップ３ｂ上面のソース電極と金属電極板３０が金属ワイヤ５ｂによって接続されており、また、半導体チップ３ｂのゲート電極はゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
金属ワイヤ５ｂも、半導体チップ３ｂの対向する２辺にそって、囲み部３４の半導体チップ３ｂを挟んで対向する延設部３５、３６との間に、同一長さの複数本が並列に張り渡されている。
これにより、図３に示されるように、半導体チップ３ａと３ｂが直列に接続された回路が形成される。金属電極板１０の外部接続部１３が回路のＰ端子になり、金属電極板３０の外部接続部３３がＮ端子、金属電極板２０の外部接続部２３が出力のＩＮＶ端子となる。
【００３１】
本実施例は以上のように構成され、半導体チップ３ａと３ｂの上面と接続すべき金属電極板２０、３０に各半導体チップの３辺を囲む囲み部２４、３４を形成し、それぞれ半導体チップの対向する２辺にそって、それぞれ２分した金属ワイヤ５ａあるいは５ｂで半導体チップ３ａと金属電極板２０の２つの延設部２５、２６間を接続し、半導体チップ３ｂと金属電極板３０の２つの延設部３５、３６間を接続するものとしたので、金属ワイヤ５ａ、５ｂをすべて同一長さあるいは略同一とすることができる。この結果、金属ワイヤ５ａ、５ｂの各線のインピーダンスがほぼ同じとなるから、一部のインピーダンスの小さい線に電流が集中する現象がなくなる。
【００３２】
また、金属電極板２０、３０の囲み部の延設部２５と２６、３５と３６が金属電極板１０、２０の半導体チップ３ａ、３ｂを接合した面よりもそれぞれ高い位置になっているので、延設部の上面と半導体チップの上面との高さの差が小さくなって、これらの間を接続する金属ワイヤ５ａ、５ｂの絶対的な長さが短縮され、全体のインピーダンスが小さくなって金属ワイヤでの発熱損失が低減する。同じく抵抗値が小さくなることによって、金属ワイヤ５ａ、５ｂの各線当たりの電流量を増せるので、金属ワイヤの総本数を低減することもできる。
【００３３】
さらに、本実施例では金属電極板１０、２０、３０を上下に重ねて配置したので、平面投影面積が小さく、コンパクトな実装ユニットが得られる。
また、半導体チップ３ａ、３ｂの上面と裏面、すなわちソースとドレインに接続される金属電極板２０と１０、あるいは金属電極板３０と２０が対向して重なり合っているので、半導体チップ３ａ、３ｂの動作時に金属電極板に発生するインダクタンスが、対向している間の相互誘導作用により打ち消されるという利点を有している。
【００３４】
つぎに、第２の実施例について説明する。
図４の（ａ）は第２の実施例を示す上面図、（ｂ）は（ａ）におけるＢ−Ｂ部断面図である。また、図５は本実施例における金属電極板の位置関係を示す斜視図であり、樹脂ベース、放熱シートおよびヒートシンクを省略している。
本実装ユニット１Ａも樹脂ベースに３枚の金属電極板を備える。
金属電極板１０Ａと２０Ａはそれぞれ樹脂ベース２Ａの底面を略２分して、放熱シート７およびヒートシンク８側へ露出している。
【００３５】
金属電極板２０Ａは、金属電極板１０Ａの端縁と対向する点で金属電極板１０Ａと同レベルの低段部２１Ａから上方へオフセットし、金属電極板１０Ａの上側を当該金属電極板１０Ａに対して平行に所定間隙だけ離間した状態で延びる高段部２２Ａを形成している。
金属電極板１０Ａと、金属電極板２０Ａの低段部２１Ａとのそれぞれ中央部には、半導体チップ３ａ、３ｂが半田により接合されている。
【００３６】
金属電極板２０Ａは、低段部２１Ａからオフセットする手前で切り欠かれて、金属電極板１０Ａ上の半導体チップ３ａを囲む囲み部２４Ａを形成し、高段部２２Ａは半導体チップ３ａを所定間隙で挟んで対向する延設部２５Ａ、２６Ａを構成している。囲み部２４Ａは半導体チップ３ａ、３ｂを結ぶ長手方向に開口している。
金属電極板１０Ａの低段部２１Ａ寄りの端縁からは、外部接続部１３Ａが囲み部２４Ａを通って樹脂ベース２Ａから立上がっている。
また、金属電極板２０Ａの外部接続部２３Ａは金属電極板１０Ａとは反対側に、半導体チップ３ａ、３ｂを結ぶ線上で樹脂ベース２Ａから外方へ突出している。
【００３７】
金属電極板３０Ａは、金属電極板２０Ａの低段部２１Ａの上方に所定間隙だけ離間して平行に延びている。金属電極板３０Ａには囲み部３４Ａが形成されている。囲み部３４Ａは金属電極板２０Ａ上に接合された半導体チップ３ｂの対向する２辺を延設部３５Ａ、３６Ａが所定間隙で挟んでいる。
金属電極板３０Ａの金属電極板１０Ａ寄りの端縁からは、半導体チップ３ａ、３ｂを結ぶ線上で金属電極板１０Ａの外部接続部１３Ａと同幅の外部接続部３３Ａが立ち上がっており、外部接続部１３Ａと離間して対向している。
さらに、金属電極板２０Ａ、３０Ａの囲み部２４Ａ、３４Ａの開口側には、半導体チップ３ａ、３ｂに対応させて、ゲート端子６ａ、６ｂが樹脂ベース２Ａにモールドされている。
【００３８】
半導体チップ３ａ上面のソース電極と金属電極板２０Ａの延設部２５Ａ、２６Ａが同一長さの複数本の金属ワイヤ５ａによって並列に接続されており、また、半導体チップ３ａ上面のゲート電極はゲート端子６ａと金属ワイヤ９ａによって接続されている。
半導体チップ３ｂのソース電極と金属電極板３０Ａの延設部３５Ａ、３６Ａも同一長さの複数本の金属ワイヤ５ｂによって並列に接続されており、また、半導体チップ３ｂのゲート電極はゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
これにより、先の図３に示された回路が形成される。金属電極板１０Ａの外部接続部１３Ａが回路のＰ端子になり、金属電極板３０Ａの外部接続部３３ＡがＮ端子、金属電極板２０Ａの外部接続部２３Ａが出力のＩＮＶ端子となる。
【００３９】
本実施例は以上のように構成され、とくに金属電極板２０Ａの外部接続部２３Ａおよび金属電極板３０Ａの外部接続部３３Ａが半導体チップ３ａ、３ｂを結ぶ線上に延びあるいは立上がって、延設部２５Ａ、２６Ａから外部接続部２３Ａまでの距離が等しく、延設部３５Ａ、３６Ａから外部接続部３３Ａまでの距離が等しいので、半導体チップ３ａ、３ｂのそれぞれ２辺に分岐された延設部から外部接続部までの経路の抵抗値が等しくなり、金属ワイヤ５ａや５ｂにおける電流集中のおそれをさらに低くできる。
また、全体として金属電極板の重なりが２層であるから、前実施例に比較して実装ユニットの高さが低くなるという利点を有する。
【００４０】
図６は、第２の実施例における第１の変形例を示す、図５相当の斜視図である。これは、１枚の金属電極板に接合するＭＯＳＦＥＴからなる半導体チップ３ａ、３ｂのかわりに、それぞれＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）とＦＷＤ（フリーホイールダイオード）の半導体チップの組としたものである。
金属電極板１０Ｂ、２０Ｂ、３０ＢはＩＧＢＴとＦＷＤを並べるに要する分だけそれぞれ若干長いほかは金属電極板１０Ａ、２０Ａ、３０Ａと同形状である。
【００４１】
金属電極板１０Ｂ上には、金属電極板２０Ｂの囲み部２４Ｂ内にその開口側から順にＩＧＢＴ４０ａ、ＦＷＤ４１ａが半田で接合されている。
ＩＧＢＴ４０ａは半田接合面をコレクタとし、上面のエミッタ電極が囲み部２４Ｂの延設部２５Ｂ、２６Ｂと、ＩＧＢＴ４０ａの対向する２辺にそって、同一長さの複数本の金属ワイヤ４５ａによって並列に接続されている。また、ＩＧＢＴ４０ａ上面のゲート電極はゲート端子４６ａと金属ワイヤ４９ａによって接続されている。
ＦＷＤ４１ａは半田接合面をカソードとし、上面のアノード電極が延設部２５Ｂ、２６Ｂと、対向する２辺にそって、同一長さの複数本の金属ワイヤ４３ａによって並列に接続されている。
【００４２】
金属電極板２０Ｂ上には、金属電極板３０Ｂの囲み部３４Ｂ内にその開口側から順にＩＧＢＴ４０ｂ、ＦＷＤ４１ｂが半田で接合されている。
ＩＧＢＴ４０ｂも上面のエミッタ電極が囲み部の延設部３５Ｂ、３６Ｂと、ＩＧＢＴ４０ｂの対向する２辺にそって、同一長さの複数本の金属ワイヤ４５ｂによって並列に接続されている。また、ゲート電極はゲート端子４６ｂと金属ワイヤ４９ｂによって接続されている。
ＦＷＤ４１ｂは上面のアノード電極が延設部３５Ｂ、３６Ｂと、対向する２辺にそって、同一長さの複数本の金属ワイヤ４３ｂによって並列に接続されている。
その他の構成は、樹脂ベース、放熱シートおよびヒートシンクを含めて第２の実施例と同じである。
【００４３】
この変形例によっても、ＩＧＢＴとＦＷＤの並列接続がダイオードを内蔵するＭＯＳＦＥＴと同機能を果たすので、図３の回路と同様のインバータ回路１相分の実装ユニットが構成される。
そして、ＩＧＢＴ４０ａ、４０ｂを金属電極板と接続する金属ワイヤ４５ａ、４５ｂの各線が同じ長さにでき、またＦＷＤ４１ａ、４１ｂを金属電極板と接続する金属ワイヤ４３ａ、４３ｂの各線も同じ長さにできるので、第２の実施例と同じ効果を得られる。
【００４４】
図７は、さらに第２の変形例を示す、図５相当の斜視図である。
これは、１枚の金属電極板に接合する半導体チップを２個ずつとしたものである。
金属電極板１０Ｃ、２０Ｃ、３０ＣはＭＯＳＦＥＴの半導体チップを２個ずつ並べるに要する分だけそれぞれ若干長いほかは金属電極板１０Ａ、２０Ａ、３０Ａと同形状である。
【００４５】
金属電極板１０Ｃ上には、金属電極板２０Ｃの囲み部２４Ｃ内に半導体チップ３ａ、３ａが開口方向、すなわち実装ユニットの長手方向に並べて半田で接合されている。２個の半導体チップ３ａ、３ａ間の間隙部分の上方には、半導体チップ３ａ、３ａおよび金属電極板１０Ｃと離間させて２つのゲート端子６ａ、６ａが設けられている。
半導体チップ３ａ、３ａはそれぞれ上面のソース電極が囲み部の延設部２５Ｃ、２６Ｃと、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ａ、５ａによって並列に接続されている。これによって、半導体チップ３ａ、３ａは回路上も並列となる。
【００４６】
一方の半導体チップ３ａのゲート電極は一方のゲート端子６ａと金属ワイヤ９ａによって接続され、他方の半導体チップ３ａのゲート電極は他方のゲート端子６ａと金属ワイヤ９ａによって接続されている。
【００４７】
金属電極板２０Ｃ上には、金属電極板３０Ｃの囲み部３４Ｃ内に半導体チップ３ｂ、３ｂが開口方向に並べて半田で接合されている。２個の半導体チップ３ｂ、３ｂ間の間隙部分の上方には、半導体チップ３ｂ、３ｂおよび金属電極板２０Ｃと離間させて２つのゲート端子６ｂ、６ｂが設けられている。
半導体チップ３ｂ、３ｂはそれぞれ上面のソース電極が囲み部の延設部３５Ｃ、３６Ｃと、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ｂ、５ｂによって並列に接続されている。半導体チップ３ｂ、３ｂも回路上並列となる。
【００４８】
一方の半導体チップ３ｂのゲート電極は一方のゲート端子６ｂと金属ワイヤ９ｂによって接続され、他方の半導体チップ３ｂのゲート電極は他方のゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
これにより、図８に示す回路が形成される。金属電極板１０Ｃの外部接続部１３Ｃが回路のＰ端子になり、金属電極板３０Ｃの外部接続部３３ＣがＮ端子、金属電極板２０Ｃの外部接続部２３Ｃが出力のＩＮＶ端子となる。
その他の構成は、樹脂ベース、放熱シートおよびヒートシンクを含めて第２の実施例と同じである。
【００４９】
この変形例によれば、各半導体チップのそれぞれ２辺に分岐された延設部から外部接続部までの経路の抵抗値が等しく第２の実施例と同じ効果を有するとともに、とくに半導体チップが並列接続されるので、回路の容量が増す。
そしてさらに、並列に接続された半導体チップ３ａと３ａ、あるいは半導体チップ３ｂと３ｂに対するゲート端子が互いの間隙部分に配置されているので、半導体チップ３ａ、３ａのゲート電極とゲート端子６ａ、６ａを接続する金属ワイヤ９ａ、９ａの長さを互いに同一にでき、また半導体チップ３ｂ、３ｂのゲート電極とゲート端子６ｂ、６ｂを接続する金属ワイヤ９ｂ、９ｂの長さを互いに同一にできる。これにより、ゲートの抵抗値のばらつきがなく、並列接続された半導体チップ３ａ、３ａ間、あるいは３ｂ、３ｂ間のゲート信号のタイミングずれが防止される。
【００５０】
つぎに第３の変形例について説明する。これは第２の変形例が組にする半導体チップを実装ユニットの長手方向に並べたのに対して、横方向に並べたものである。
図９は第３の変形例を示す、図５相当の斜視図である。
金属電極板１０Ｄ、２０Ｄ、３０Ｄは、ＭＯＳＦＥＴの半導体チップを横に並べるに要する分だけ図５に示した金属電極板１０Ａ、２０Ａ、３０Ａより横に幅広となっている。
【００５１】
金属電極板２０Ｄは金属電極板１０Ｄの上方に重なる高段部２２Ｄを３本の延設部２５Ｄ、２６Ｄ、２７Ｄとして、これらの間に２つの囲み部５０Ｄ、５１Ｄを形成している。そして、金属電極板１０Ｄ上には、延設部２５Ｄと２６Ｄの間、および延設部２６Ｄと２７Ｄの間に、それぞれ半導体チップ３ａ、３ａが接合されている。各半導体チップ３ａはその対向する２辺を両側の延設部２５Ｄと２６Ｄ、および２６Ｄと２７Ｄに平行とし、各延設部との間隙を同一にしている。すなわち、延設部２６Ｄは２個の半導体チップ３ａ、３ａに対応する延設部として機能している。
【００５２】
半導体チップ３ａ、３ａのそれぞれ上面のソース電極は延設部２５Ｄと２６Ｄならび延設部２６Ｄと２７Ｄに、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ａ、５ａによって並列に接続されている。
さらに、金属電極板２０Ｄの囲み部５０Ｄ、５１Ｄの開口側には、半導体チップ３ａ、３ａに対応させて、ゲート端子６ａ、６ａが図示省略の樹脂ベースにモールドされている。それぞれ対応する半導体チップ３ａのゲート電極とゲート端子６ａが金属ワイヤ９ａ、９ａで接続されている。
【００５３】
金属電極板１０Ｄの低段部２１Ｄ寄りの端縁からは、外部接続部１３Ｄが囲み部５０Ｄ、５１Ｄを通って立上がっている。外部接続部１３Ｄは金属電極板２０Ｄの延設部２６Ｄを中心として両側に延びているが、外部接続部１３Ｄの根元中間にはとくに図示しないが当該延設部２６Ｄを通過させる穴が設けられる。
【００５４】
金属電極板３０Ｄは、金属電極板２０Ｄの低段部２１Ｄの上方に重なって３本の延設部３５Ｄ、３６Ｄ、３７Ｄを備え、これらの間に２つの囲み部５２Ｄ、５３Ｄを形成している。そして、金属電極板２０Ｄ上には、延設部３５Ｄと３６Ｄの間、および延設部３６Ｄと３７Ｄの間に挟まれてそれぞれ半導体チップ３ｂ、３ｂが接合されている。各半導体チップ３ｂはその対向する２辺を両側の延設部３５Ｄと３６Ｄ、および３６Ｄと３７Ｄに平行とし、各延設部との間隙を同一にしている。
すなわち、延設部３６Ｄも２個の半導体チップ３ｂ、３ｂに対応する延設部として機能している。
【００５５】
半導体チップ３ｂ、３ｂのそれぞれ上面のソース電極は延設部３５Ｄと３６Ｄならび延設部３６Ｄと３７Ｄに、各半導体チップの対向する２辺にそって、同一長さの複数本の金属ワイヤ５ｂ、５ｂによって並列に接続されている。
さらに、金属電極板３０Ｄの囲み部５２Ｄ、５３Ｄの開口側には、半導体チップ３ｂ、３ｂに対応させて、ゲート端子６ｂ、６ｂが樹脂ベースに配置されている。そして、それぞれ対応する半導体チップ３ｂのゲート電極とゲート端子６ｂが金属ワイヤ９ｂ、９ｂで接続されている。
【００５６】
金属電極板３０Ｄの金属電極板１０Ｄ寄りの端縁からは、金属電極板１０Ｄの外部接続部１３Ｄと同幅の外部接続部３３Ｄが離間して立ち上がっており、外部接続部１３Ｄと対向している。
また、金属電極板２０Ｄの外部接続部２３Ｄは金属電極板１０Ｄとは反対側に、延設部２６Ｄ、３６Ｄを結ぶ線を中心として外部接続部１３Ｄおよび３３Ｄと同幅で樹脂ベースから外方へ突出する。
【００５７】
以上の構成になる本変形例では、第２の変形例と同じく図８の回路が形成されるが、Ｐ端子につながる半導体チップ３ａ、３ａのゲート端子６ａ、６ａを当該半導体チップ間の間隙に配置することなく、各半導体チップを設けた囲み部ごとにその開口側に配置したので、半導体チップ３ａ、３ａとゲート端子６ａ、６ａを接続する金属ワイヤ９ａ、９ａの長さを互いに同一にすることがとくに容易である。Ｎ端子につながる半導体チップ３ｂ、３ｂのゲート端子６ｂ、６ｂの配置についても同様である。
【００５８】
つぎに第３の実施例について説明する。これは、インバータ回路の３相分を１つの実装ユニットとしたものである。
図１０は第３の実施例を示す、図５相当の斜視図である。
まず、第２の実施例における金属電極板２０Ａを互いに離間させて横方向に３枚並べ、この並べられた３枚の幅にわたる横幅を有する金属電極板１０Ｅを、金属電極板２０Ａの高段部２２Ａの下側に、低段部２１Ａと同レベルで配置してある。
【００５９】
金属電極板１０Ｅ上には、各金属電極板２０Ａの囲み部２４Ａ内に半導体チップ３ａが接合され、半導体チップ３ａの対向する２辺が延設部２５Ａ、２６Ａとの間に同一間隙を有するように配置されている。
また、金属電極板１０Ｅの低段部寄りの端縁からは、外部接続部１３Ｅが各囲み部２４Ａを通って立上がり、横方向に連なっている。なお、外部接続部１３Ｅの根元にはとくに図示しないが横幅内に位置する延設部２５Ａあるいは２６Ａを通過させる穴が設けられる。
【００６０】
各金属電極板２０Ａの低段部２１Ａには、金属電極板１０Ｅ上の半導体チップ３ａと長手方向同一線上に、半導体チップ３ｂが接合されている。
３枚の金属電極板２０Ａの低段部２１Ａの上方には、３枚の幅にわたる横幅を有する金属電極板３０Ｅが所定間隙だけ離間して平行に延びている。
金属電極板３０Ｅには、各金属電極板２０Ａ上の半導体チップ３ｂの対向する２辺を延設部３５Ｅ、３６Ｅが同一の所定間隙で挟む囲み部３４Ｅが形成されている。
【００６１】
金属電極板３０Ｅの金属電極板１０Ｅ寄りの端縁からは、金属電極板１０Ｅの外部接続部１３Ｅと同幅の外部接続部３３Ｅが立ち上がっており、外部接続部１３Ａと離間して対向している。
さらに、金属電極板２０Ａ、３０Ｅの囲み部２４Ａ、３４Ｅの開口側には、半導体チップ３ａ、３ｂに対応させて、ゲート端子６ａ、６ｂが樹脂ベースにモールドされている。
【００６２】
各半導体チップ３ａ上面のソース電極と金属電極板２０Ａの当該半導体チップを挟む延設部２５Ａ、２６Ａが同一長さの複数本の金属ワイヤ５ａによって並列に接続されており、また、半導体チップ３ａ上面のゲート電極は対応するゲート端子６ａと金属ワイヤ９ａによって接続されている。
半導体チップ３ｂのソース電極と金属電極板３０Ｅの当該半導体チップを挟む延設部３５Ｅ、３６Ｅも同一長さの複数本の金属ワイヤ５ｂによって並列に接続されており、また、半導体チップ３ｂのゲート電極は対応するゲート端子６ｂと金属ワイヤ９ｂによって接続されている。
【００６３】
これにより、図１１に示された回路が形成される。金属電極板１０Ｅの外部接続部１３Ｅが回路のＰ端子になり、金属電極板３０Ｅの外部接続部３３ＥがＮ端子となる。そして、各金属電極板２０Ａの外部接続部２３Ａが出力のＵ、ＶおよびＷ端子となる。
【００６４】
本実施例は以上のように構成され、インバータ回路の３相分が実装ユニット１つに構成されるとともに、各相のＰ端子を形成して金属ワイヤ５ａ、５ａ、５ａを接続する電極板が１枚の金属電極板１０Ｅで構成され、各相のＮ端子を形成して金属ワイヤ５ｂ、５ｂ、５ｂを接続する電極板が１枚の金属電極板３０Ｅで構成されるので、部品点数が少なくて済み、インバータ回路全体として小型化される。
なお、実装ユニット内における電流により発生するインダクタンスについては、Ｐ端子およびＮ端子を形成する外部接続部１３Ｅと３３Ｅが近接して対向していることにより、相互の誘導作用で互いに打ち消される。
【００６５】
図１２は第３の実施例の変形例を示す。
先の図１０に示した構成のうち、金属電極板２０Ａはそのままとし、金属電極板１０Ｅ、３０Ｅを新たな金属電極板１０Ｆ、３０Ｆに変更している。
金属電極板３０Ｆは、金属電極板１０Ｆ寄りの端縁から外部接続部３３Ｆが立ち上がっており、金属電極板３０Ｅにおいてそれぞれ囲み部３４Ｅを形成した３つの領域Ｒの相互間に外部接続部３３Ｆが立ち上がる端縁までスリット３８が形成されている。これにより、各囲み部３４Ｅは互いに分離独立した形態となり、各領域Ｒの横幅は金属電極板２０Ａの横幅と同一となっている。
【００６６】
同様に金属電極板１０Ｆは、金属電極板２０Ａの囲み部２４Ａごとに対応する領域Ｓ間に、図示されないスリットが外部接続部１３Ｆまで形成されているほかは金属電極板１０Ｅと同じである。これにより、各領域Ｓの横幅は金属電極板２０Ａの横幅と同一となっている。
【００６７】
囲み部２４Ａ内で、金属電極板１０Ｆの領域Ｓ上に半導体チップ３ａが接合され、囲み部３４Ｅ内で、金属電極板２０Ａ上に半導体チップ３ｂが接合される。
金属電極板１０Ｆの外部接続部１３Ｆは先の金属電極板１０Ｅにおける外部接続部１３Ｅと同一で、根元部において金属電極板２０Ａの各囲み部２４Ａの延設部２５Ａと２６Ａの間を通る横幅をもって立上がったあと横方向に連なっている。
金属電極板３０Ｆの外部接続部３３Ｆは、半導体チップ３ａ、３ｂを結ぶ長手方向の線上で、外部接続部１３Ｆの根元部の立上がり部分と同幅Ｘで立上がっている。幅Ｘの立上がり部間はスリット３８に連なる切り欠き３９となっている。
金属ワイヤ５ａ、５ｂ、９ａ、９ａにより接続関係を含め、その他の構成は図１０に示したものと同じである。
【００６８】
この変形例は以上のように構成され、Ｎ端子をなす外部接続部３３Ｆへの各半導体チップ３ｂからの電流経路がスリット３８により分離され、同様にＰ端子をなす外部接続部１３Ｆへの各半導体チップ３ａからの電流経路もスリットにより分離されるので、個々の半導体チップにかかる電流の流れが滑らかに規制されたものとなる。
【００６９】
なお、上述の第１の実施例では、半導体チップと囲み部の基本的な関係を図１３の（ａ）に示すものとし、第２以降の実施例では同図の（ｂ）に示すものとしたが、このほか（ｃ）に示すように、半導体チップ３の４辺すべてを等間隔で囲んで、各辺に沿って分割した金属ワイヤ５を配するものとすることもできる。
また、第２の実施例における第１の変形例においては、半導体チップとしてＭＯＳＦＥＴのかわりにＩＧＢＴとＦＷＤの組を用いた例を示したが、このＩＧＢＴとＦＷＤの組への置き換えは他の実施例並びに変形例においても適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す上面図である。
【図２】実施例における金属電極板の位置関係を示す斜視図である。
【図３】実施例を適用したインバータの１相分の回路図である。
【図４】第２の実施例を示す上面図である。
【図５】第２の実施例における金属電極板の位置関係を示す斜視図である。
【図６】第２の実施例における第１の変形例を示す斜視図である。
【図７】第２の変形例を示す斜視図である。
【図８】第２の変形例で形成される回路図である。
【図９】第３の変形例を示す斜視図である。
【図１０】第３の実施例を示す斜視図である。
【図１１】第３の実施例で形成される回路図である。
【図１２】第３の実施例の変形例を示す斜視図である。
【図１３】他の変形例を示す図である。
【図１４】従来例を示す図である。
【図１５】図１４におけるＣ−Ｃ部断面図である。
【符号の説明】
１、１Ａ 実装ユニット
２、２Ａ 樹脂ベース
３ａ 半導体チップ（第１の半導体チップ）
３ｂ 半導体チップ（第２の半導体チップ）
５ａ 金属ワイヤ（第１の金属ワイヤ）
５ｂ 金属ワイヤ（第２の金属ワイヤ）
６ａ、６ｂ ゲート端子
７ 放熱シート
８ ヒートシンク
９ａ、９ｂ 金属ワイヤ
１０、１０Ａ、１０Ｂ、１０Ｃ 金属電極板（第１の金属電極板）
１０Ｄ、１０Ｅ、１０Ｆ 金属電極板（第１の金属電極板）
１３、１３Ａ、１３Ｃ、１３Ｄ、１３Ｅ、１３Ｆ 外部接続部
２０、２０Ａ、２０Ｂ、２０Ｃ 金属電極板（第２の金属電極板）
２０Ｄ 金属電極板（第２の金属電極板）
２１、２１Ａ、２１Ｄ、３１ 低段部
２２、２２Ａ、２２Ｄ、３２ 高段部
２３、２３Ａ、２３Ｃ、２３Ｄ 外部接続部
２４、２４Ａ、２４Ｂ、２４Ｃ、３４、３４Ａ、３４Ｂ 囲み部
２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ 延設部
２６、２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ、２７Ｄ 延設部
３０、３０Ａ、３０Ｂ、３０Ｃ 金属電極板（第３の金属電極板）
３０Ｄ、３０Ｅ、３０Ｆ 金属電極板（第３の金属電極板）
３３、３３Ａ、３３Ｃ、３３Ｄ、３３Ｅ、３３Ｆ 外部接続部
３４Ｃ、３４Ｅ、５０Ｄ、５１Ｄ、５２Ｄ、５３Ｄ 囲み部
３５Ａ、３５Ｂ、３５Ｃ、３５Ｄ、３５Ｅ 延設部
３６Ａ、３６Ｂ、３６Ｃ、３６Ｄ、３６Ｅ、３７Ｄ 延設部
３８ スリット
３９ 切り欠き
４０ａ ＩＧＢＴ（第１の半導体チップ）
４０ｂ ＩＧＢＴ（第２の半導体チップ）
４１ａ ＦＷＤ（第１の半導体チップ）
４１ｂ ＦＷＤ（第２の半導体チップ）
４３ａ、４５ａ 金属ワイヤ（第１の金属ワイヤ）
４３ｂ、４５ｂ 金属ワイヤ（第２の金属ワイヤ）
４６ａ、４６ｂ ゲート端子
４９ａ、４９ｂ 金属ワイヤ
Claims (7)
- 第１の金属電極板上に第１の半導体チップの裏面の電極を導電性接合材で接合し、第２の金属電極板上に第２の半導体チップの裏面の電極を導電性接合材で接合し、第１の半導体チップの上面の電極を第２の金属電極板に複数線の第１の金属ワイヤで接続し、第２の半導体チップの上面の電極を第３の金属電極板に複数線の第２の金属ワイヤで接続した半導体実装構造において、前記第２の金属電極板の第２の半導体チップを接合した領域と第１の金属電極板とが同層とされ、前記第２の金属電極板は前記第２の半導体チップを接合した領域から上方へオフセットして前記第１の金属電極板より高い位置へ延び、前記第３の金属電極板は第２の金属電極板の第２の半導体チップを接合した領域より高い位置に設けられていることを特徴とする半導体実装構造。
- 前記第２の金属電極板は前記第１の金属電極板より高い位置に延びた領域に、前記第１の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、前記複数線の第１の金属ワイヤが分割されて第１の半導体チップの前記少なくも２辺にそってそれぞれ当該第１の半導体チップの上面の電極と前記第２の金属電極板の延設部の間に張り渡され、前記第３の金属電極板は前記第２の半導体チップの少なくも２辺にそれぞれ対向する延設部を備え、前記複数線の第２の金属ワイヤが分割されて第２の半導体チップの前記少なくも２辺にそってそれぞれ当該第２の半導体チップの上面の電極と前記第３の金属電極板の延設部の間に張り渡されていることを特徴とする請求項１記載の半導体実装構造。
- 前記第２または第３の金属電極板の延設部は、前記第１または第２の半導体チップの対向する２辺に対向し、それぞれ第２または第３の金属電極板の端部に形成される外部接続部から等距離の位置に設けられていることを特徴とする請求項２記載の半導体実装構造。
- 前記第１、第２、および第３の金属電極板が互いに上下方向に重ねられていることを特徴とする請求項１、２または３記載の半導体実装構造。
- 前記第１の金属電極板の端部に形成される外部接続部と第３の金属電極板の端部に形成される外部接続部とをそれぞれ立ち上げて、互いに対向させていることを特徴とする請求項１、２、３または４記載の半導体実装構造。
- 前記第１の金属電極板上にはその外部接続部にそって前記第１の半導体チップを複数個接合し、第２の金属電極板上にはその外部接続部にそって前記第１の半導体チップに対応させた複数個の第２の半導体チップを接合し、前記第２の金属電極板の延設部は前記複数個の第１の半導体チップごとに設けられ、前記第３の金属電極板の延設部は前記複数個の第２の半導体チップごとに設けられていることを特徴とする請求項５記載の半導体実装構造。
- 前記第１の金属電極板は前記複数個の第１の半導体チップを個別に接合した領域別に分離され、前記第２の金属電極板は前記各第１の半導体チップに対応する延設部を含む領域および前記第１の半導体チップに対応する各第２の半導体チップを個別に接合した領域別に分離され、前記第３の金属電極板は前記各第２の半導体チップに対応する延設部を含む領域別に分離され、前記第２の金属電極板は分離された各領域ごとにそれぞれの延設部から等距離の位置に外部接続部を備え、前記第３の金属電極板の分離された各領域はそれぞれの延設部から等距離の位置で共通の外部接続部に接続していることを特徴とする請求項６記載の半導体実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000241A JP4449219B2 (ja) | 2001-01-04 | 2001-01-04 | 半導体実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000241A JP4449219B2 (ja) | 2001-01-04 | 2001-01-04 | 半導体実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203941A JP2002203941A (ja) | 2002-07-19 |
| JP4449219B2 true JP4449219B2 (ja) | 2010-04-14 |
Family
ID=18869072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000241A Expired - Fee Related JP4449219B2 (ja) | 2001-01-04 | 2001-01-04 | 半導体実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4449219B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050160B2 (ja) * | 2003-02-04 | 2008-02-20 | 株式会社東芝 | 半導体モジュール、半導体モジュール組体、主回路構成部品及び電力変換回路 |
| JP4532303B2 (ja) * | 2005-02-08 | 2010-08-25 | トヨタ自動車株式会社 | 半導体モジュール |
| JP4911370B2 (ja) * | 2006-02-17 | 2012-04-04 | 株式会社安川電機 | 電力変換装置 |
| JP4640213B2 (ja) * | 2006-02-28 | 2011-03-02 | 三菱電機株式会社 | 電力半導体装置及びそれを使用したインバータブリッジモジュール |
| JP5203822B2 (ja) * | 2008-07-08 | 2013-06-05 | 新神戸電機株式会社 | 半導体電力変換モジュール |
| US8497572B2 (en) | 2010-07-05 | 2013-07-30 | Denso Corporation | Semiconductor module and method of manufacturing the same |
| JP5412559B2 (ja) * | 2012-06-15 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5880318B2 (ja) * | 2012-07-04 | 2016-03-09 | 三菱電機株式会社 | 半導体装置 |
| US10002858B2 (en) | 2014-07-15 | 2018-06-19 | Hitachi, Ltd. | Power transistor module |
| JP2018200953A (ja) | 2017-05-26 | 2018-12-20 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| JP6921794B2 (ja) * | 2018-09-14 | 2021-08-18 | 株式会社東芝 | 半導体装置 |
| CN110634817B (zh) * | 2019-09-25 | 2023-04-18 | 湖南大学 | 一种由igbt和mosfet构成的混合功率模块的封装结构 |
| JP7407684B2 (ja) | 2020-09-30 | 2024-01-04 | 三菱電機株式会社 | 半導体装置 |
| WO2024048077A1 (ja) * | 2022-08-29 | 2024-03-07 | 富士電機株式会社 | 半導体装置 |
-
2001
- 2001-01-04 JP JP2001000241A patent/JP4449219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002203941A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4449219B2 (ja) | 半導体実装構造 | |
| US7271477B2 (en) | Power semiconductor device package | |
| US8045352B2 (en) | Power converter | |
| JP4039202B2 (ja) | 積層型半導体装置およびその組み立て方法 | |
| KR20140123551A (ko) | 전력용 반도체 모듈 및 전력 변환 장치 | |
| US11456238B2 (en) | Semiconductor device including a semiconductor chip connected with a plurality of main terminals | |
| US9159715B2 (en) | Miniaturized semiconductor device | |
| US11864361B2 (en) | Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof | |
| JP2002141463A (ja) | 半導体モジュール | |
| KR20190095144A (ko) | 반도체 장치 | |
| US11894290B2 (en) | Packaged stackable electronic power device for surface mounting and circuit arrangement | |
| EP3598490A1 (en) | Power module | |
| US11177190B2 (en) | Semiconductor device | |
| JPWO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
| JP4196001B2 (ja) | 半導体パワーモジュール | |
| JP2018207044A (ja) | 半導体モジュール | |
| JP4461639B2 (ja) | 半導体装置 | |
| WO2022059251A1 (ja) | 半導体装置 | |
| JP3741002B2 (ja) | 半導体装置の実装構造 | |
| EP3561867B1 (en) | A power semiconductor device with a double island surface mount package | |
| JP2013062551A (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| CN110739294B (zh) | 功率模块结构 | |
| US20230087499A1 (en) | Semiconductor unit and semiconductor device | |
| WO2022074971A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |