CN101814854A - 半导体开关装置 - Google Patents

半导体开关装置 Download PDF

Info

Publication number
CN101814854A
CN101814854A CN201010131823A CN201010131823A CN101814854A CN 101814854 A CN101814854 A CN 101814854A CN 201010131823 A CN201010131823 A CN 201010131823A CN 201010131823 A CN201010131823 A CN 201010131823A CN 101814854 A CN101814854 A CN 101814854A
Authority
CN
China
Prior art keywords
switch element
diode
inductance
semiconductor switching
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010131823A
Other languages
English (en)
Inventor
高良正行
田畑光晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101814854A publication Critical patent/CN101814854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明以提供抑制弊病并能对应大电流化的半导体开关装置为目的。该半导体开关装置具备电力控制部，该电力控制部包括：具有第1开关元件和第1二极管的降压斩波电路；具有第2开关元件和第2二极管的升压斩波电路；以及电感。该第1开关元件的一端与高电压电源侧连接，另一端与该第1二极管的阴极连接，该第1二极管的阳极与低电压电源侧连接。该第2二极管的阴极与该第1开关元件的一端连接，阳极与该第2开关元件的一端连接，该第2开关元件的另一端与该第1二极管的阳极连接。在第1开关元件的另一端与第2开关元件的一端之间连接有该电感。负载与该第1开关元件的另一端或该第2开关元件的一端连接。

Description

半导体开关装置
技术领域
本发明涉及对施加于负载的电压进行控制的半导体开关装置。
背景技术
半导体开关装置例如用于构成半桥式电路，该半桥式电路构成使用于进行电机的转速控制的逆变器(inverter)或交流电源装置等的逆变桥电路。由于这种半导体开关装置所使用的开关元件要处理大电流，所以使用功率MOSFET或IGBT(绝缘栅双极型晶体管：InsulatedBipolar Gate Transistor)等的功率元件作为开关元件。
半导体开关装置的控制对象即负载经由半导体开关装置连接至直流电源。而且，半导体开关装置所具备的开关元件响应从控制电路供给的驱动信号进行切换，从而能够进行对负载的所希望的控制。例如，公开于专利文献2中的斩波(chopping)通电控制装置是一例上述那样的半导体开关装置。
专利文献1：日本特开平6-351289号公报
专利文献2：日本特开平8-172793号公报
专利文献3：日本特开平10-337084号公报
专利文献4：日本特开2001-157490号公报
专利文献5：日本特开平8-205581号公报
专利文献6：日本特开2002-281784号公报
专利文献7：日本特开平8-223936号公报
专利文献8：日本特开2000-295891号公报
专利文献9：日本特开2000-299996号公报
专利文献10：日本特开2000-341965号公报
专利文献11：日本特开平9-163792号公报
专利文献12：日本特开昭61-147780号公报
专利文献13：日本特开2001-346384号公报
专利文献14：日本特开昭59-86499号公报
专利文献15：日本特开平11-51977号公报
特别是利用广泛应用的逆变装置等变换直流和交流时，半导体开关装置多是准备多个将2个开关元件串联连接于直流电源的结构，并将负载与该串联连接的2个开关元件的中间点连接。这种结构有如下问题：因误动作等上述2个开关元件都成为导通状态，直流电源会因2个开关元件而短路(称为臂短路(arm short))。
臂短路是对开关元件带来损害的重大问题。为了抑制因此产生的弊病，想出搭载保护电路等的对策，该保护电路在发生臂短路且检测到开关元件上升至规定以上的温度时截断开关元件。但是，为了抑制开关元件劣化等弊病，一般需要在臂短路发生后数μsec这一极短时间内进行开关元件的截断。以这样的短时间进行截断是困难的，对开关元件而言会产生难以安全截断的问题。此外，也认为存在有的装置结构难以实现高速检测及高速截断臂短路的情况。
此外，为了在开关元件断开时释放出通电时蓄积于负载的能量，在半导体开关装置中往往配置二极管。这种二极管用于释放蓄积于负载的能量。但是，开关元件再成为导通状态时，会有因生成于上述二极管的恢复电流而产生开关损耗的问题。
此外，也有并列连接多个开关元件来谋求半导体开关装置的大电流化的情况。如此并列连接多个开关元件时，会有连接芯片间的电感增大的问题。即，如果以实现半导体开关装置的大电流化为目标而在同一基板搭载多个开关元件、二极管并对它们布线，则连接芯片间的布线电感增大。
上述布线电感基本上随着基板的几何大小的增加而增加。而且，为了实现大电流化而并列连接多个开关元件使得电感增大，di/dt也随着大电流化而增大，因此，存在由两者之积求出的反电动势变高、开关速度降低的问题。为了避免这种状况，考虑通过将同一基板的开关元件或二极管接近配置来减少布线电感。但是，因上述接近配置而出现妨碍开关元件等散热的问题。
发明内容
本发明能够解决上述课题，提供抑制臂短路引起的对开关元件的损害并抑制二极管的恢复电流造成的开关损耗及可大电流化的半导体开关装置。
本发明的半导体开关装置具备多个电力控制部，该电力控制部包括：降压斩波电路，该降压斩波电路具有第1开关元件和第1二极管；升压斩波电路，该升压斩波电路具有第2开关元件和第2二极管；以及电感。而且，所述半导体开关装置具有以下特征：该第1开关元件的一端与高电压电源侧连接，该第1开关元件的另一端与该第1二极管的阴极连接，该第1二极管的阳极与低电压电源侧连接，该第2二极管的阴极与该第1开关元件的一端连接，该第2二极管的阳极与该第2开关元件的一端连接，该第2开关元件的另一端与该第1二极管的阳极连接，该电感的一端与该第1开关元件的另一端连接，而另一端与该第2开关元件的一端连接，该第1开关元件的另一端或该第2开关元件的一端与负载连接。
本发明的另一半导体开关装置具备降压斩波电路，该降压斩波电路包括开关元件、二极管和回流用二极管，该回流用二极管的阴极经由第1电感与所述二极管的阴极连接，而该回流用二极管的阳极经由第2电感与所述二极管的阳极连接。而且，所述半导体开关装置具有以下特征：所述开关元件的一端与高电压电源侧连接，所述开关元件的另一端与所述二极管的阴极连接，所述二极管的阳极与低电压电源侧连接，所述开关元件的另一端与负载连接，所述负载与所述低电压电源侧连接。
本发明的又一半导体开关装置，具备升压斩波电路，该升压斩波电路包括开关元件、二极管和回流用二极管，该回流用二极管的阴极经由第1电感与所述二极管的阴极连接，而阳极经由第2电感与所述二极管的阳极连接。而且，所述半导体开关装置具有以下特征：所述二极管的阴极与高电压电源侧连接，所述二极管的阳极与所述开关元件的一端连接，所述开关元件的另一端与低电压电源侧连接，所述开关元件的一端与负载连接，所述负载与所述高电压电源侧连接。
(发明效果)
通过本发明能够使半导体开关装置无弊病地动作。
附图说明
图1是说明实施方式1的半导体开关装置的电路图。
图2是说明半导体开关装置向基板搭载的图。
图3是另一例说明半导体开关装置向基板搭载的图。
图4是对切换频率进行说明的图。
图5是对布线电感进行说明的图。
图6是对实施方式2的具备功率MOSFET的半导体开关装置进行说明的电路图。
图7是说明指向3相交流逆变器的应用例的图。
图8是说明实施方式3的、具备对开关元件反向并联的二极管的结构的电路图。
图9是说明半导体开关装置向基板搭载的图。
图10是说明实施方式4的半导体开关装置的电路图。
图11是对指向升压斩波电路的应用进行说明的电路图。
具体实施方式
实施方式1
参照图1～图3，说明本实施方式。再有，对于相同或对应的构成要素，采用相同的符号并有省略多次说明的情况。其它实施方式也同样。
图1是说明本实施方式的半导体开关装置的电路图。半导体开关装置10具备第1电力控制部11和第2电力控制部13。第1电力控制部11和第2电力控制部13均是构成半桥式电路的部件。而且，第1电力控制部11和第2电力控制部13连接到控制对象即负载24。对于负载24没有特别的限定，在本实施方式中是电机。上述负载24经由半导体开关装置10即第1电力控制部11和第2电力控制部13连接到直流电源26。
对第1电力控制部11的结构进行说明。第1电力控制部11具备第1降压斩波电路12、第1升压斩波电路14及电感20。第1降压斩波电路12及第1升压斩波电路14，在图1中分别用虚线包围。由图1可理解，第1降压斩波电路12具有第1开关元件28，该第1开关元件28的一端与直流电源26的高电压电源侧连接，另一端与第1二极管30的阴极连接。而且，第1二极管30的阳极侧与直流电源26的低电压电源侧连接。后面，将直流电源26的高电压电源侧只称为高电压电源侧，将直流电源26的低电压电源侧只称为低电压电源侧。
第2升压斩波电路14具备第2二极管32，该第2二极管32的阴极与高电压电源侧连接，阳极与第2开关元件34的一端连接。而且，第2开关元件34的另一端与低电压电源侧连接。
电感20的一端与第1开关元件28的另一端连接，而另一端与第2开关元件34的一端连接。第1电力控制部11的结构如上所述。
接着，对第2电力控制部13的结构进行说明。第2电力控制部13具备第2降压斩波电路16、第2升压斩波电路18及电感22。第2降压斩波电路16及第2升压斩波电路18，在图1中分别用虚线包围。由图1可理解，第2降压斩波电路16具备第3开关元件36，该第3开关元件36的一端与高电压电源侧连接，另一端与第3二极管38的阴极连接。而且，第3二极管38的阳极侧与低电压电源侧连接。
第2升压斩波电路18具备第4二极管40，该第4二极管40的阴极与高电压电源侧连接，阳极与第4开关元件42的一端连接。而且，第4开关元件42的另一端与低电压电源侧连接。
电感22的一端与第3开关元件36的另一端连接，而另一端与第4开关元件42的一端连接。第2电力控制部13的结构如上所述。
负载24的一端连接至第2二极管32的阳极与第2开关元件34的一端的中间点。负载24的另一端连接至第3开关元件36的另一端与第3二极管38的阴极的中间点。如此，本实施方式的半导体开关装置10，由第1电力控制部11和第2电力控制部13构成桥接电路并控制负载24。
图2是用于说明本实施方式的半导体开关装置10的芯片布局的平面图。于第1降压斩波电路基板54配置第1降压斩波电路12所具备的第1开关元件28的芯片和第1二极管30的芯片。同样地，于第2降压斩波电路基板56配置第2降压斩波电路16所具备的第3开关元件36的芯片和第3二极管38的芯片。
同样地，于第1升压斩波电路基板58配置第1升压斩波电路14所具备的第2开关元件34的芯片和第2二极管32的芯片。同样地，于第2升压斩波电路基板60配置第2升压斩波电路18所具备的第4开关元件42的芯片和第4二极管40的芯片。如此，构成本实施方式的半导体开关装置10的第1电力控制部11和第2电力控制部13搭载于各斩波电路独立的基板。
对本实施方式的半导体开关装置10的动作进行说明。如果为对电机即负载24进行PWM控制而使第1开关元件28和第4开关元件42成为导通状态，则有电流从直流电源26通过第1开关元件28、负载24，再经由第4开关元件42地流过。接着，使第1开关元件28成为截止状态时，有回流电流流动，该回流电流由滞留在负载24的能量在通过第4开关元件42和第1二极管30的路径中释放而产生。
接着，第1开关元件28再成为导通状态。这时有恢复电流流过第1二极管30。而且，在使电流反向流入负载24时，使第2开关元件34和第3开关元件36成为导通状态，使电流流过。此时，回流电流流经第2二极管32或第3二极管38。
除了这种半导体开关装置10的常规动作以外，也有因错误信号、错误动作等使相对于直流电源26串联连接的2个开关元件同时成为导通状态的情况。这种状态被称为臂短路，在本实施方式的结构中，是指第1开关元件28和第2开关元件34同时成为导通状态或第3开关元件36和第4开关元件42同时成为导通状态。在本实施方式的结构中，在第1开关元件28与第2开关元件34之间配置电感20，在第3开关元件36与第4开关元件42之间配置电感22。
从而，本实施方式的半导体开关装置10是发生臂短路时的异常电流流经电感20或电感22的结构。故，通过电感20或22，上述的异常电流被抑制，能由电感20或电感22分担与开关元件相关的电压。即，高电压难以施加到开关元件。如此，依据本实施方式的半导体开关装置10的结构，臂短路时流向开关元件的异常电流被抑制，因此能够延长臂短路时截断开关元件的截断时间，能够确保安全截断。
进而，如在图2中所作的说明那样，第1降压斩波电路12和第1升压斩波电路14(或第2降压斩波电路16和第2升压斩波电路18)形成于不同的基板。这样将各斩波电路搭载于独立基板并且利用导线来连接开关元件或二极管的芯片的结构，与在同一基板上搭载多个斩波电路并且导线连接这些芯片的情况相比，能够减少布线电感。
在此，构成半桥式电路的降压斩波电路和升压斩波电路多配置在同一基板，为了减少布线电感需要贴近配置搭载于基板的芯片。可是，在本实施方式中，将它们配置于独立的基板，因此，能够缩减应该用导线连接的区域，减少布线电感变得容易。此外，无需为减少电感而将开关元件间及二极管间接近配置，因此可以进行考虑开关元件等的散热的芯片配置。
本实施方式中说明了桥接电路的结构，但是本发明并不局限于此。本实施方式的特征是在2个开关元件臂短路时，通过电感抑制异常电流。这是通过如下配置获得的效果，即基于电力控制部(在图1中是第1电力控制部11或第2电力控制部13)为并列连接降压斩波电路和升压斩波电路的结构并在两者间配置电感。因而，半导体开关装置并不局限于半桥式电路，例如也可以以构成3相交流逆变电路的方式进行设计。
在本实施方式中对于开关元件的切换频率没有作特别的限定。但是，也可以使与负载24之间配置电感20或电感22的开关元件以比其它开关元件高的平均切换频率进行切换。即，可以使第1开关元件28或第4开关元件42以比第2开关元件34或第3开关元件36高的切换频率动作。
在此，也有在负载或达到负载的布线中存在电容的情况。而且，有时开关的电压变化引起的dv/dt电流会通过上述电容地流动。该dv/dt电流使开关损耗增大，因此最好减少。因此，提高因电感而使dv/dt电流难以流过的第1开关元件28、第4开关元件42的平均切换频率时，与提高第2开关元件34或第3开关元件36的平均切换频率的情况相比，更能抑制开关损耗。从而，可以设成具有控制装置的结构，所述控制装置将经由电感连接到负载的开关元件控制成其平均切换频率比其它开关元件高。
后面，就与上述的切换频率相关的议题进行详细说明。对本实施方式中说明的单层逆变桥电路等的负载24的2个端子间施加规定波形的电压的方法进行说明。本说明是参照图4进行的。图4在示出图1中说明的半导体开关装置10的结构之上，示出栅极驱动电路608及向栅极驱动电路608传送指令的部分。直至负载24被施加规定波形的电压为止，执行以下的步骤。
首先，在指令发生部600，设定于某时刻施加于负载24的各端子间的电位。该设定以能实现应施加于负载24端子间的电压的方式进行。再有，半桥式电路能够设定直流电源26的高电位和低电位的任意电位，因此存在无数的于某时刻应施加于负载24的各端子间的电位的组合，但在这里可为其中之一。
接着，由指令发生部600设定的“施加于负载24的各端子间的电位”的信息传送至占空信号发生部602。占空信号发生部602接受该信息，决定占空比(导通期间和截止期间的时间比)。然后在PWM信号发生部604中生成与该占空比对应的PWM信号，并向驱动电路608传送，进行与上述的占空比对应的开关元件的控制。对该占空比而言，导通期间和截止期间之和可以为任意值。从而，导通期间和截止期间之和在多个时刻中无需固定，也不必与其它同步。
具体而言，本实施方式的半导体开关装置10通过电感20、22抑制臂短路，因此，例如无需使第1升压斩波电路14的导通期间与截止期间之和同步于第1降压斩波电路12的导通期间与截止期间之和。即一般优选使降压斩波电路和升压斩波电路以整数倍同步，在本实施方式的半导体开关装置10中也同样，但是根据上述的电感20、22的效果未必有此必要。此外，导通期间与截止期间之和对时刻而言未必固定，因此时钟频率也无需固定。
因而，上述切换频率高、低等语义，可以认为是图4中的时钟A606和时钟B607的频率差异，也可以认为是时钟A606的时间平均频率和时钟B607的时间平均频率的差异。
对负载24的2端子间施加规定波形的电压的方法基本与上述相同。但是，即使与上述的方法/结构不同时，或者以整体上成为与上述内容同等的信号处理结果的方式构成逻辑电路或算法时，效果也是同样的。
本实施方式正如参照图2进行说明的那样，降压或升压斩波电路分别配置在独立的基板。而且，各降压斩波电路或各升压斩波电路也配置在独立的基板，但是也可以将各降压斩波电路配置在同一基板，将各升压斩波电路配置在同一基板。在图3中示出这种例子。
在图3的结构中，配置有栅极图案90、集电极图案94、阴极图案98以及在形成有N侧图案102的降压斩波电路基板80上构成第1降压斩波电路12和第2降压斩波电路16的芯片。此外，配置有栅极图案92、集电极图案96、阴极图案100以及在形成有N侧图案104的升压斩波电路基板82上构成第1升压斩波电路14和第2升压斩波电路18的芯片。
而且，降压斩波电路基板80与外部的连接部如下述。首先，在第1开关元件28与第3开关元件36之间配置接往P端子的连接部84。在第1二极管30与第3二极管38之间配置接往输出端子的连接部106。于N侧图案102配置接往N侧端子的连接部110。
另一方面，升压斩波电路基板82与外部的连接部如下述。首先，在第2开关元件34与第4开关元件42之间配置接往N侧端子的连接部112。在第2二极管32与第4二极管40之间配置接往P端子的连接部86。而且，在集电极图案96上且在接往上述的N侧端子的连接部112与接往P端子的连接部86之间，配置接往输出端子的连接部108。
如此，即使在同一基板中配置多个开关元件及二极管的情况下，也能通过在开关元件间及二极管间设置与外部的连接部来维持芯片间的距离。即，以最小面积配置对降压、升压斩波电路基板而言是必需的构成要素并使芯片间相隔离，因此能够抑制散热的问题。此外，一般在基板间设置的间隔是不要邻接到引起这种散热问题的程度。
本实施方式如图1所示是具有电感20、22的结构，但本发明并不局限于此。即使使用布线电感来替代电感20、22也不会降低本发明的效果。即，即使以获得本发明效果的程度加长从第1开关元件28与第1二极管30的中间点到第2开关元件34与第2二极管32的中间点的布线(称为中间点间布线)来提高布线电感也能得到本发明的效果。具体而言，通过使上述的中间点间布线长于P端子用布线或N端子用布线，得到所希望的布线电感。
在此，P端子用布线是指将接往第1开关元件28的P端子(高电压电源侧)的连接部和接往第2二极管32的P端子的连接部进行连接的布线。此外，N端子用布线是指将接往第2开关元件34的N端子(低电压电源侧)的连接部和接往第1二极管30的N端子的连接部66进行连接的布线。
若使中间点间布线的布线电感大致成为P端子用布线及N端子用布线的2倍以上，则能以实用上有意义的程度抑制臂短路时异常电流的增加速度。此外，在这里对第1电力控制部11进行了说明，但是第2电力控制部13也是同样的。此外，即使中间点间布线长于连接芯片间的布线也能得到该效果。
参照图5，对通过这样调整布线电感来抑制臂短路时的异常电流进行说明。图5是相对于图2的记载以电感的电路记号模式地显示并附加布线电感的图。具体而言，显示了连接降压斩波部50的基板间的布线的布线电感702。此外，还显示了连接升压斩波部52的基板间的布线的布线电感704。而且，也显示了连接降压斩波部50与升压斩波部52的布线的布线电感700。若立足于这种实际布局，则上述的“中间点间布线的布线电感大致成为P端子用布线及N端子用布线的2倍以上”可以换句话来说是指使布线电感700成为布线电感702、704的2倍以上。即，在这种情况下，布线电感702与P端子用布线等效、布线电感704与N端子用布线等效、布线电感700与中间点间布线等效。
实施方式2
参照图6、图7，对本实施方式进行说明。首先对图6进行说明。图6所示的半导体开关装置与图1所记载的半导体开关装置的结构大致相同，但开关元件不同。即，本实施方式的第1开关元件208、第2开关元件212、第3开关元件216、第4开关元件220由功率MOSFET构成。在此，反向并列连接至各开关元件的寄生二极管即寄生二极管210、214、218、222是为说明功率MOSFET的反向导通性而记载的部件，并不意味着实际独立配置这些二极管。
对本实施方式的半导体开关装置的动作进行说明。为了对负载24进行PWM控制，首先，第1开关元件208和第4开关元件220成为导通状态。接着，若第1开关元件208成为截止状态，则因为滞留在负载24的能量，产生经由第4开关元件220、第1二极管30及寄生二极管214的回流电流。
在此状态下若第1开关元件208再次成为导通状态，则在第1二极管30及寄生二极管214中流过恢复电流。寄生二极管214的恢复电流通过图6中用虚线箭头表示的路径，流经电感20。因而，通过电感20，寄生二极管214的恢复电流被抑制。由于对恢复电流进行抑制直到第1开关元件208能够完成导通，因此，这种结构能够大幅度减少导通开关损耗或恢复损耗。
在这里对寄生二极管214的恢复电流进行了说明，但是其它寄生二极管的恢复电流也同样受电感器的抑制。
在本实施方式中说明了桥接电路的例子，但本发明并不局限于此，可作各种变形。例如图7所记载的那样即使半导体开关装置构成3相交流逆变电路时，其状况也相同，会产生寄生二极管的恢复电流。在这种情况下也能得到基于电感器的恢复电流抑制效果。
实施方式3
参照图8、图9，对本实施方式进行说明。首先对图8进行说明。图8所示的半导体开关装置与图1所记载的半导体开关装置大致相同，不同点在于二极管608、610、612、614对开关元件反向并列连接。在此，对第1开关元件28反向并列连接的二极管608的反向回复电荷少于第2二极管32的反向回复电荷。二极管610与第1二极管30、二极管612与第4二极管40以及二极管614与第3二极管38的反向回复电荷的关系也同样。
也有因受到电路布线的浮置阻抗的影响而对开关元件瞬间施加反向电压的情况。然而，如本实施方式那样通过对各开关元件反向并列连接较小二极管(二极管608、610、612、614)，能够避免开关元件被瞬间施加上述反向电压。尤其在开关元件不具有反向导通性时，这种结构作为开关元件的反向耐压保护而发挥作用。
图3记载较小二极管(二极管608、610、612、614)的芯片布局。按每个降压或升压斩波电路准备基板而得到的效果与实施方式1相同。
实施方式4
参照图10、图11，对本实施方式进行说明。首先对图10进行说明。本实施方式的半导体开关装置具备降压斩波电路400。降压斩波电路400具备开关元件402和二极管404。开关元件402的一端与直流电源26的高电压电源侧连接，另一端与二极管404的阴极连接。二极管404的阳极与直流电源26的低电压电源侧连接。
进而，降压斩波电路400还具备第1回流用二极管406和第2回流用二极管408。第1回流用二极管406的阴极经由第1电感器410连接至开关元件402与二极管404的中间点。第1回流用二极管406的阳极与二极管404的阳极连接。第2回流用二极管408也同样地经由第1电感器410、第2电感器412分别连接至上述的中间点及二极管404的阳极。
负载24的一端与上述中间点连接，另一端与直流电源26的低电压电源侧连接。下面，对具备降压斩波电路400的半导体开关装置的动作进行说明。
首先，开关元件402处于导通状态而有电流供给负载24。接着，若使开关元件402成为截止状态，则滞留在负载24的能量以二极管404、第1回流用二极管406、第2回流用二极管408的正向电流方式回流。接着，如果开关元件402再次成为导通状态，则在二极管404、第1回流用二极管406、第2回流用二极管408中有恢复电流流过。
一般在利用二极管回流蓄积于负载的能量时，为了减小稳态损耗，多使用芯片面积大的二极管或使二极管并列连接来降低VF特性。但是，在芯片面积大的二极管或并列连接的二极管中，由于恢复电流增大，会导致开关损耗增大。因此，尤其在切换频率高的电路中存在开关损耗增大的问题。
依据本实施方式的结构能够解决上述的问题。即在有回流电流流过的情况下，由于在二极管404、第1回流用二极管406、第2回流用二极管408中流过正向电流，能够减小VF特性，减小稳态损耗。另一方面，在有恢复电流流动的情况下，由于恢复电流流经第1电感410及第2电感412，对第1回流用二极管406、第2回流用二极管408而言能够在整体上抑制恢复电流。因而，能够抑制恢复电流造成的开关损耗。
在本实施方式中有两个经由电感器连接至二极管404的回流用二极管，但本发明并不局限于此，可以适当增减其数目。
此外，如图11所示，也可以将本发明适用于降压斩波电路500。此时，由图11可以明确，第1回流用二极管506和第2回流用二极管508经由第1电感510和第2电感512连接至二极管504。
以上所有实施方式中说明的二极管或开关元件等的半导体元件可以为以SiC为材料的部件。如果以SiC为材料，不仅耐压高而且能够提高实际工作上可以允许的电流密度。因而，具有比以Si为材料的半导体元件小型化且能够将整个半导体开关元件小型化等的优点。
符号说明
10半导体开关装置；11第1电力控制部；12第1降压斩波电路；14第1升压斩波电路；20电感；24负载；26直流电源；28第1开关元件；30第1二极管；32第2二极管；34第2开关元件。

Claims (10)

1.一种半导体开关装置，其特征在于：
具备电力控制部，该电力控制部具有：
降压斩波电路，该降压斩波电路具有第1开关元件和第1二极管；
升压斩波电路，该升压斩波电路具有第2开关元件和第2二极管；以及
电感，
所述第1开关元件的一端与高电压电源侧连接，
所述第1开关元件的另一端与所述第1二极管的阴极连接，
所述第1二极管的阳极与低电压电源侧连接，
所述第2二极管的阴极与所述第1开关元件的一端连接，
所述第2二极管的阳极与所述第2开关元件的一端连接，
所述第2开关元件的另一端与所述第1二极管的阳极连接，
所述电感的一端与所述第1开关元件的另一端连接，而另一端与所述第2开关元件的一端连接，
所述第1开关元件的另一端或所述第2开关元件的一端与负载连接。
2.如权利要求1所述的半导体开关装置，其特征在于：所述降压斩波电路和所述升压斩波电路配置在不同的基板。
3.如权利要求1所述的半导体开关装置，其特征在于：具备控制装置，该控制装置控制所述第1开关元件及所述第2开关元件，以使所述第1开关元件的平均切换频率高于所述第2开关元件的平均切换频率。
4.如权利要求1所述的半导体开关装置，其特征在于：
所述电感是其一端与所述第1开关元件的另一端连接而另一端与所述第2开关元件的一端连接的布线的电感，
所述布线的电感大于P端子用布线或N端子用布线的布线电感。
5.如权利要求1所述的半导体开关装置，其特征在于：所述第1开关元件和所述第2开关元件是具有反向导通特性的功率MOSFET或反向导通IGBT。
6.如权利要求1所述的半导体开关装置，其特征在于：
所述第1开关元件和所述第2开关元件为IGBT，
所述半导体开关装置还具备：
第3二极管，该第3二极管的阴极与所述第1开关元件的一端连接，阳极与所述第1开关元件的另一端连接；以及
第4二极管，该第4二极管的阴极与所述第2开关元件的一端连接，阳极与所述第2开关元件的另一端连接。
7.一种半导体开关装置，其特征在于：
具备降压斩波电路，该降压斩波电路具有：
开关元件；
二极管；以及
回流用二极管，该回流用二极管的阴极经由第1电感与所述二极管的阴极连接，而阳极经由第2电感与所述二极管的阳极连接，
所述开关元件的一端与高电压电源侧连接，
所述开关元件的另一端与所述二极管的阴极连接，
所述二极管的阳极与低电压电源侧连接，
所述开关元件的另一端与负载连接，
所述负载与所述低电压电源侧连接。
8.一种半导体开关装置，其特征在于：
具备升压斩波电路，该升压斩波电路具有：
开关元件；
二极管；以及
回流用二极管，该回流用二极管的阴极经由第1电感与所述二极管的阴极连接，而阳极经由第2电感与所述二极管的阳极连接，
所述二极管的阴极与高电压电源侧连接，
所述二极管的阳极与所述开关元件的一端连接，
所述开关元件的另一端与低电压电源侧连接，
所述开关元件的一端与负载连接，
所述负载与所述高电压电源侧连接。
9.如权利要求1至6中任一项所述的半导体开关装置，其特征在于：所述第1二极管或所述第2二极管或所述第3二极管或所述第4二极管或所述第1开关元件或所述第2开关元件的材料使用SiC。
10.如权利要求7或8所述的半导体开关装置，其特征在于：所述开关元件或所述二极管的材料使用SiC。
CN201010131823A 2009-02-23 2010-02-22 半导体开关装置 Pending CN101814854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-039507 2009-02-23
JP2009039507A JP5321124B2 (ja) 2009-02-23 2009-02-23 半導体スイッチング装置

Publications (1)

Publication Number Publication Date
CN101814854A true CN101814854A (zh) 2010-08-25

Family

ID=42144953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010131823A Pending CN101814854A (zh) 2009-02-23 2010-02-22 半导体开关装置

Country Status (4)

Country Link
US (1) US8471535B2 (zh)
EP (1) EP2221972B1 (zh)
JP (1) JP5321124B2 (zh)
CN (1) CN101814854A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959634A (zh) * 2011-11-17 2014-07-30 阿尔斯通技术有限公司 用于hvdc应用的混合ac/dc转换器
CN104247247A (zh) * 2012-09-20 2014-12-24 富士电机株式会社 半导体模块
CN104919694A (zh) * 2012-12-21 2015-09-16 因默逊科技公司 桥臂
CN105393354A (zh) * 2013-07-16 2016-03-09 三菱电机株式会社 半导体装置
CN106468757A (zh) * 2015-08-21 2017-03-01 三垦电气株式会社 半导体模块的测试方法以及半导体模块
CN104160506B (zh) * 2011-12-07 2017-03-15 创世舫电子有限公司 半导体模块及其形成方法
WO2018196809A1 (en) * 2017-04-26 2018-11-01 Huawei Technologies Co., Ltd. Hybrid power devices
CN110949133A (zh) * 2019-12-17 2020-04-03 东风航盛（武汉）汽车控制系统有限公司 一种用于电动汽车旋变故障的高速保护方法
CN111133577A (zh) * 2017-09-28 2020-05-08 三菱电机株式会社 2合1型斩波器模块

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321124B2 (ja) * 2009-02-23 2013-10-23 三菱電機株式会社 半導体スイッチング装置
JP5375781B2 (ja) * 2010-09-13 2013-12-25 オムロン株式会社 パワーコンディショナ
JP5539134B2 (ja) * 2010-09-16 2014-07-02 三菱電機株式会社 半導体装置
KR101133863B1 (ko) * 2010-11-03 2012-04-06 경성대학교 산학협력단 고속 스위치드 릴럭턴스 모터의 전류 제어방법
CN102307045A (zh) * 2011-05-31 2012-01-04 张家港华捷电子有限公司 调速开关的启动方法
CN102215036A (zh) * 2011-05-31 2011-10-12 张家港华捷电子有限公司 调速开关
AT12821U3 (de) * 2012-07-30 2016-01-15 Raphael Langerhorst Elektronik zum geregelten Laden und Entladen von Akkumulatoren, Kondensatoren und Batterien mit einer Nennspannung von 100 Volt bis 1000 Volt Gleichspannung
EP2852044B1 (de) * 2013-09-23 2019-03-06 SMA Solar Technology AG Bidirektionaler wandler mit vorzugsrichtung und blindleistungsfähige wechselrichter mit diesem wandler
US9465074B2 (en) 2013-10-09 2016-10-11 Ford Global Technologies, Llc System and method for measuring switching loss associated with semiconductor switching devices
DE102014205844A1 (de) * 2014-03-28 2015-10-01 Robert Bosch Gmbh Vorrichtung und Verfahren zur Reduzierung von Schaltverlusten in Leistungstransistoren
JP6680134B2 (ja) * 2016-08-05 2020-04-15 トヨタ自動車株式会社 電力変換装置
JP2020167869A (ja) * 2019-03-29 2020-10-08 株式会社富士通ゼネラル パワーモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991003104A1 (en) * 1989-08-22 1991-03-07 Unique Mobility, Inc. Switching circuit employing an inductor and igbt devices
CN1278120A (zh) * 2000-05-17 2000-12-27 深圳市华为电气技术有限公司 升压及降压变换软开关拓扑电路
CN1377125A (zh) * 2002-04-17 2002-10-30 艾默生网络能源有限公司 升压变换器
US20080284482A1 (en) * 2007-05-16 2008-11-20 Hitachi, Ltd. Semiconductor circuit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496886A (en) 1982-11-08 1985-01-29 Hewlett-Packard Company Three state driver for inductive loads
JPS61147780A (ja) 1984-12-19 1986-07-05 Hitachi Seiko Ltd インバ−タ制御電源
US5084662A (en) * 1990-04-03 1992-01-28 Sunstrand Corporation Unipolar converter for variable reluctance machines
JPH06351289A (ja) 1993-06-03 1994-12-22 Fanuc Ltd 可変リラクタンスモータの駆動装置
GB9419755D0 (en) 1994-09-30 1994-11-16 Aisin Seiki Switched reluctance motor
JP3381107B2 (ja) 1994-12-16 2003-02-24 アイシン精機株式会社 チョッピング通電制御装置
JPH08223936A (ja) 1995-02-20 1996-08-30 Matsushita Electric Ind Co Ltd パワーデバイス制御装置
US5689164A (en) 1995-12-08 1997-11-18 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Resonant power electronic control of switched reluctance motor
JPH10337084A (ja) 1997-05-30 1998-12-18 Aisin Seiki Co Ltd スイッチングモジュ−ルの過熱保護装置
JP3423196B2 (ja) 1997-07-31 2003-07-07 三洋電機株式会社 インバータ回路
JP3250555B2 (ja) 1999-02-03 2002-01-28 ダイキン工業株式会社 スイッチトリラクタンスモータ用インバータ装置およびその制御方法
JP2000299996A (ja) 1999-02-12 2000-10-24 Toyota Motor Corp リラクタンスモータ駆動制御装置
JP3379578B2 (ja) 1999-05-25 2003-02-24 サンケン電気株式会社 電力変換装置
JP3493399B2 (ja) 1999-11-25 2004-02-03 ダイキン工業株式会社 Ｐｗｍインバータの電流制御方法およびその装置
JP4594477B2 (ja) * 2000-02-29 2010-12-08 三菱電機株式会社 電力半導体モジュール
JP4004715B2 (ja) * 2000-05-31 2007-11-07 三菱電機株式会社 パワーモジュール
JP2002281784A (ja) 2001-03-19 2002-09-27 Aisin Seiki Co Ltd モータの駆動制御装置
US7202649B2 (en) * 2004-08-25 2007-04-10 Qortek, Inc. High frequency switch circuit
DE102005019571A1 (de) 2005-04-27 2006-11-09 Siemens Ag Hochleistungs-Stromrichteranordnung
JP2009039507A (ja) 2007-07-13 2009-02-26 Juki Corp ミシンの糸通し装置
DE102008032876B4 (de) * 2008-07-14 2010-04-08 Sew-Eurodrive Gmbh & Co. Kg Verfahren, Schaltungsanordnung und Brückenschaltung
JP5423951B2 (ja) * 2009-02-23 2014-02-19 三菱電機株式会社 半導体装置
JP5321124B2 (ja) * 2009-02-23 2013-10-23 三菱電機株式会社 半導体スイッチング装置
JP5429032B2 (ja) * 2010-05-07 2014-02-26 三菱電機株式会社 電力変換回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991003104A1 (en) * 1989-08-22 1991-03-07 Unique Mobility, Inc. Switching circuit employing an inductor and igbt devices
CN1278120A (zh) * 2000-05-17 2000-12-27 深圳市华为电气技术有限公司 升压及降压变换软开关拓扑电路
CN1377125A (zh) * 2002-04-17 2002-10-30 艾默生网络能源有限公司 升压变换器
US20080284482A1 (en) * 2007-05-16 2008-11-20 Hitachi, Ltd. Semiconductor circuit

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959634A (zh) * 2011-11-17 2014-07-30 阿尔斯通技术有限公司 用于hvdc应用的混合ac/dc转换器
CN103959634B (zh) * 2011-11-17 2017-09-01 通用电气技术有限公司 用于hvdc应用的混合ac/dc转换器
CN104160506B (zh) * 2011-12-07 2017-03-15 创世舫电子有限公司 半导体模块及其形成方法
US9818686B2 (en) 2011-12-07 2017-11-14 Transphorm Inc. Semiconductor modules and methods of forming the same
CN104247247A (zh) * 2012-09-20 2014-12-24 富士电机株式会社 半导体模块
CN104919694A (zh) * 2012-12-21 2015-09-16 因默逊科技公司 桥臂
CN104919694B (zh) * 2012-12-21 2017-04-26 因默逊科技公司 桥臂
CN105393354B (zh) * 2013-07-16 2018-05-25 三菱电机株式会社 半导体装置
CN105393354A (zh) * 2013-07-16 2016-03-09 三菱电机株式会社 半导体装置
CN106468757A (zh) * 2015-08-21 2017-03-01 三垦电气株式会社 半导体模块的测试方法以及半导体模块
CN106468757B (zh) * 2015-08-21 2019-09-17 三垦电气株式会社 半导体模块的测试方法以及半导体模块
WO2018196809A1 (en) * 2017-04-26 2018-11-01 Huawei Technologies Co., Ltd. Hybrid power devices
US10230364B2 (en) 2017-04-26 2019-03-12 Futurewei Technologies, Inc. Hybrid power devices
US11025248B2 (en) 2017-04-26 2021-06-01 Futurewei Technologies, Inc. Hybrid power devices
US11641201B2 (en) 2017-04-26 2023-05-02 Huawei Digital Power Technologies Co., Ltd. Hybrid power devices
CN111133577A (zh) * 2017-09-28 2020-05-08 三菱电机株式会社 2合1型斩波器模块
CN111133577B (zh) * 2017-09-28 2023-10-10 三菱电机株式会社 2合1型斩波器模块
CN110949133A (zh) * 2019-12-17 2020-04-03 东风航盛（武汉）汽车控制系统有限公司 一种用于电动汽车旋变故障的高速保护方法

Also Published As

Publication number Publication date
EP2221972B1 (en) 2014-07-02
JP2010200406A (ja) 2010-09-09
EP2221972A3 (en) 2010-10-13
JP5321124B2 (ja) 2013-10-23
US8471535B2 (en) 2013-06-25
EP2221972A2 (en) 2010-08-25
US20100213915A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
CN101814854A (zh) 半导体开关装置
US9755630B2 (en) Solid-state circuit breakers and related circuits
Wu et al. Catastrophic failure and fault-tolerant design of IGBT power electronic converters-an overview
CN101540502B (zh) 包括防止过流和过压的设备的速度控制器
US8729739B2 (en) Bi-directional circuit breaker
WO2018158807A1 (ja) 半導体装置、および、電力変換システム
JP6255766B2 (ja) ゲート駆動回路
EP2522075B1 (en) Circuit and method for protecting a controllable power switch
JP5940211B2 (ja) 半導体装置
JP2015126342A (ja) パワー回路およびパワーモジュール
CN103516341A (zh) 开关电路、开关系统、控制器电路以及电功率转换装置
US20170117820A1 (en) Semiconductor device
JP2019017112A (ja) パワー回路
CN113056864B (zh) 电力转换装置
CN116345867A (zh) 用于功率器件栅极驱动器的负负载电流的过电流保护
US10115700B2 (en) Power module, electrical power conversion device, and driving device for vehicle
US20220311431A1 (en) Power semiconductor module and power converter
Castellazzi et al. Multi-chip SiC MOSFET power modules for standard manufacturing, mounting and cooling
CN111133577B (zh) 2合1型斩波器模块
CN111354721B (zh) 半导体装置
Shim et al. A new high efficient 2-phase and 3-phase interleaved Power Factor Correction boost converter typed Intelligent Power Module with high switching capability for low power home appliances
WO2023074141A1 (ja) 半導体装置
JP3891015B2 (ja) 半導体装置
CN117578859A (zh) 一种上下桥臂交替导通的智能功率模块
CN117595200A (zh) 过压防护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100825