CN117595200A - 过压防护电路 - Google Patents

Abstract

本申请提供了一种过压防护电路，涉及电子电路领域，能够降低关断过程中半导体器件因过压而损坏的几率。过压防护电路包括半导体器件、驱动子电路和故障检测子电路。半导体器件的控制极接收第一信号，调节传输的电流大小。驱动子电路与半导体器件的控制极连接，用于响应于调制信号输出第一信号，以控制半导体器件导通或关断。故障检测子电路与驱动子电路和半导体器件的集电极连接，用于获取半导体器件的集电极的电平信号并处理，且在半导体器件关断过程中，输出第二信号至驱动子电路。驱动子电路还用于在关断半导体器件的过程中，响应于第二信号，调节半导体器件的控制极的电平大小，降低半导体器件的集电极的电压。

Description

过压防护电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种过压防护电路。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)和双极结型晶体管(bipolar junction transistor，BJT)复合而成的一种器件，广泛应用于各种领域。例如，IGBT广泛应用于电力电子装置、电能转换和控制电路，其主要功能是在电路中实现变频、整流、功率放大和功率控制等功能。其中，IGBT是中小功率电力电子设备的主导器件。

而在IGBT应用于大功率的电力电子设备中，经常会出现过压和过流的工况；尤其是IGBT在关断过程中，由于存在的寄生电感会产生尖峰过电压，导致IGBT损坏，降低电力电子设备的运行的安全性。

发明内容

有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种过压防护电路。

为达到上述目的，本发明的技术方案是这样实现的：

一方面，本申请实施例提供了一种过压防护电路。所述过压防护电路包括半导体器件、驱动子电路和故障检测子电路。

所述半导体器件的控制极接收第一信号，调节传输的电流大小。驱动子电路与所述半导体器件的控制极连接，用于响应于调制信号输出所述第一信号，以控制所述半导体器件导通或关断。故障检测子电路与所述驱动子电路和所述半导体器件的集电极连接，用于获取所述半导体器件的集电极的电平信号并处理，且在所述半导体器件关断过程中，输出第二信号至所述驱动子电路。所述驱动子电路还用于在关断所述半导体器件的过程中，响应于所述第二信号，调节所述半导体器件的控制极的电平大小，降低所述半导体器件的集电极的电压。

在一些示例中，所述故障检测子电路包括微分电路模块和模数转换及逻辑运算模块。微分电路模块用于接收所述半导体器件的集电极传输过来的第三信号并处理，在所述半导体器件关断过程中输出第四信号。模数转换及逻辑运算模块与所述微分电路模块的输出端连接，用于对接收的所述第四信号和所述第三信号进行模数转换后，进行逻辑运算，输出所述第二信号。其中，所述逻辑运算的条件包括模数转换后的所述第三信号的电压值大于第一预设值，且模数转换后的所述第四信号的电压变化速率大于第二预设值；所述第一预设值和所述第二预设值为所述过压保护电路故障情况下的参考值。

在一些示例中，所述第二信号的脉冲序列包括交替的多个高电平信号和多个低电平信号；所述高电平信号和所述低电平信号的数量和持续时间用于调节所述半导体器件的控制极的电平，表征为关断所述半导体器件的过程中所述集电极的电压大小的变化。

在一些示例中，一个所述高电平信号的持续时间与一个所述低电平信号的持续时间相同。

在一些示例中，所述微分电路模块用于处理所述第三信号，包括：所述第三信号的部分进行微分处理，另一部分进行积分处理；在关断所述半导体器件的过程中输出的所述第四信号表征为所述第三信号的电压变化速率。

在一些示例中，所述模数转换及逻辑运算模块用于判断模数转换后的所述第三信号的电压值与所述第一预设值的大小关系，及，判断模数转换后的所述第四信号的电压变化速率与所述第二预设值的大小关系；其中，在模数转换后的所述第三信号的电压值大于所述第一预设值且模数转换后的所述第四信号的电压变化速率大于所述第二预设值的情况下，确定所述半导体器件的集电极的电平过压，输出所述第二信号至所述驱动子电路的门极控制引脚；否则，无信号输出。

在一些示例中，所述故障检测子电路还包括分压电路模块和放大电路模块。分压电路模块与所述半导体器件的集电极连接，用于将所述半导体器件的集电极的电平分压后输出。放大电路模块与所述分压电路模块连接，用于接收所述分压电路模块输出的分压后的电平信号并处理后，输出所述第三信号至所述微分电路模块。

在一些示例中，所述半导体器件包括绝缘栅双极型晶体管。

在一些示例中，所述驱动子电路包括隔离驱动芯片和主功率放大模块。所述隔离驱动芯片的脉冲调制引脚接收所述调制信号，所述隔离驱动芯片的门极调制引脚接收所述第二信号。主功率放大模块与所述隔离驱动芯片的栅极驱动信号输出引脚连接，用于响应于所述调制信号控制所述半导体器件导通或关断；以及，响应于所述第二信号调节所述半导体器件间隔关断的时间。

在一些示例中，所述过电压保护电路还包括：负载子电路，串联于所述半导体器件的集电极和发射极之间，用于降低所述半导体器件的集电极和发射极之间的寄生电容。

本申请提供的过压保护电路中，故障检测子电路能够获取半导体器件的集电极的电平，并判断半导体器件的集电极的电平是否过压，若过压则输出第二信号，实现在关断半导体器件过程中对半导体器件的控制极的电平大小的调节，也就是说，在保证半导体器件关断基础上，调节关断半导体器件的控制极的电平的大小(表征为半导体器件的关断程度)，降低半导体器件的集电极的电荷累计，降低集电极的电压，保护半导体器件，延长半导体器件的使用寿命。并且，故障检测子电路仅在半导体器件关断过程中输出第二信号，有利于提高判断过压情况的效率，实现对过压情况下的半导体器件的快速保护，提高过压保护的可靠性；以及，降低因故障检测子电路频繁运作，导致整个电路的产热增加，进而降低整个电路的使用寿命的几率。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

图1为本申请一实施例提供的一种过电压保护电路的驱动子电路的结构示意图一；

图2为本申请一实施例提供一种过电压保护电路的驱动子电路的结构示意图二；

图3为本申请一实施例提供一种过电压保护电路的驱动子电路的逻辑电路结构示意图；

图4为本申请另一实施例提供的一种过电压保护电路的结构示意图；

图5为本申请另一实施例提供的一种过电压保护电路的故障检测子电路的结构示意图；

图6为本申请另一实施例提供的一种过电压保护电路的故障检测子电路的逻辑电路结构示意图；

图7为本申请另一实施例提供的另一种过电压保护电路的结构示意图；

图8为本申请另一实施例提供的另一种过电压保护电路的故障检测子电路的逻辑电路结构示意图；

图9为本申请实施例提供的又一种过电压保护电路的逻辑电路结构示意图；

图10为图3提供的电路的仿真实验结果示意图；

图11为图9提供的电路的仿真实验结果示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

由于IGBT应用于大功率的电力电子设备中，经常会出现过压和过流的工况；尤其是IGBT在关断过程中，由于存在的寄生电感会产生尖峰过电压，导致IGBT损坏，降低电力电子设备的运行的安全性。

基于此，本申请实施例首先提供了一种过压防护电路100。过压防护电路100能快速响应IGBT的过压情况并作出反应，降低IGBT的集电极的电平，保护IGBT。

在一些实施例中，如图1和图2所示，过压防护电路100包括半导体器件110和驱动子电路120。

半导体器件110的控制极G接收第一信号，调节传输的电流大小。示例的，半导体器件110包括控制极(Gate，G)、集电极(Collector，C)和发射极(Emitter，E)。

在一些示例中，半导体器件110包括绝缘栅双极型晶体管IGBT。

可以理解的是，半导体器件110也可以包括场效应晶体管FET或双极晶体管BJT等器件。本申请的示例中采用IGBT是基于一种采用IGBT达到的性能更好的应用场景，本申请提供的过压保护电路可适用于其他半导体器件的过压保护，并不限制半导体器件的类型。例如，半导体器件110为设置在FS820R08A6P2LB芯片上的IGBT器件。

请继续参阅图1，驱动子电路120与半导体器件110的控制极G连接，用于响应于调制信号输出第一信号，以控制半导体器件110导通或关断。

示例的，驱动子电路120采用1EDI2002AS芯片实现功能。调制信号包括脉宽调制(Pulse Width Modulation，PWM)信号。

在一些示例中，如图2所示，驱动子电路120包括隔离驱动芯片121和主功率放大模块122。隔离驱动芯片121的脉冲调制引脚接收调制信号。隔离驱动芯片121的门极调制引脚接收第二信号。

主功率放大模块122与隔离驱动芯片121的栅极驱动信号输出引脚连接，用于响应于调制信号控制半导体器件110导通或关断。

在一些示例中，如图3所示，驱动子电路120的隔离驱动芯片121接收信号发生器发出的脉冲调制信号，输出栅极驱动信号至主功率放大模块122。

主功率放大模块122包括第一晶体管Q1、第二晶体管Q2和多个电容器。示例的，第一晶体管Q1为N型晶体管，第二晶体管Q2为P型晶体管。在栅极驱动信号为高电平信号的情况下，主功率放大模块122响应于高电平的栅极驱动信号将第一晶体管Q1导通。高电平的VCC信号传输至半导体器件110(例如IGBT)的控制极G，控制IGBT导通，IGBT正常工作。在栅极驱动信号为低电平信号的情况下，主功率放大模块122响应于低电平的栅极驱动信号将第二晶体管Q2导通，低电平的VEE信号传输至半导体器件110(例如IGBT)的控制极G，控制IGBT关断。此时，IGBT的集电极E电压较高，IGBT会发生过压现象。

为此，可以在半导体器件110的集电极E和发射极E之间串联负载电路(参考图3所示电子负载的电路结构)，然而，负载电路对半导体器件110的集电极E的电平大小不具备判断功能，负载电路在半导体器件110导通和关断过程中均对集电极E的电平进行降压效果，不利于半导体器件110导通情况下的功能实现(例如存在不必要的电信号损耗)。

基于此，在一些实施例中，如图4所示，本申请提供的过压防护电路100还包括故障检测子电路130。

故障检测子电路130与驱动子电路120和半导体器件110的集电极E连接，用于获取半导体器件110的集电极E的电平信号并处理，且在半导体器件110关断过程中，输出第二信号至驱动子电路120。

驱动子电路120还用于在关断半导体器件110的过程中，响应于第二信号，调节半导体器件110的控制极的电平大小，降低半导体器件110的集电极E的电压。也就是说，在保证半导体器件110关断的基础上，调节传输至半导体器件的控制极的电平的大小，例如通过设置的第二信号的脉冲信号占空比，调节半导体器件110的关断程度(即半导体器件基于控制极和集电极的电压差与阈值电压的大小关系)，进而调节半导体器件110的集电极E的电平大小。

上述故障检测子电路130能够获取半导体器件110的集电极E的电平，并判断半导体器件110的集电极E的电平是否过压，若过压则输出第二信号，实现在关断半导体器件110过程中对半导体器件110的控制极G电平大小的调节，也就是说，在保证半导体器件110关断基础上，调节关断半导体器件的电平的大小，降低半导体器件110的集电极E的电荷累计，降低集电极E的电压，保护半导体器件110，延长半导体器件110使用寿命。并且，故障检测子电路130仅在半导体器件110关断过程中输出第二信号，有利于提高判断过压情况的效率，实现对过压情况下的半导体器件110的快速保护，提高过压保护的可靠性；以及，降低因故障检测子电路130频繁运作，导致整个电路的产热增加，进而降低整个电路的使用寿命的几率。

在一些示例中，如图5～图9所示，故障检测子电路130包括微分电路模块131和模数转换及逻辑运算模块132。

如图5和图6所示，微分电路模块131用于接收半导体器件110的集电极E传输过来的第三信号并处理，在半导体器件110关断过程中输出第四信号。

示例性地，微分电路模块131用于处理第三信号，包括：对第三信号的部分进行微分处理，另一部分进行积分处理。在关断半导体器件110的过程中输出的第四信号表征为第三信号的电压变化速率。例如，第四信号表征为dV/dt值。

请继续参阅图5和图6，模数转换及逻辑运算模块132与微分电路模块131的输出端连接，用于对接收的第四信号和第三信号进行模数转换后，进行逻辑运算，输出第二信号。其中，所述逻辑运算的条件包括模数转换后的第三信号的电压值大于第一预设值，且模数转换后的第四信号的电压变化速率大于第二预设值；第一预设值和第二预设值为过压保护电路100故障情况下的参考值。

示例性地，模数转换及逻辑运算模块132用于对第三信号和第四信号进行模数转换后，判断第三信号的电压值于第一预设值的大小关系，以及第四信号的电压变化速率与第二预设值的大小关系。其中，满足第三信号的电压值大于第一预设值，且第四信号的电压变化速率大于第二预设值的条件的情况下，确定半导体器件110的集电极E的电平过压，输出第二信号至驱动子电路120的门极控制引脚(参考图6)；否则，无信号输出。

示例的，第一预设值为440V，第二预设值(单位dV/dt)为2000V/us。这样，在第三信号的电压值大于440v，且第四信号的电压变化率大于2000V/us的情况下，模数转换及逻辑运算模块132输出第二信号。

示例的，模数转换及逻辑运算模块132采用ADS7951QDBTRQ1芯片。

可以理解的是，在检测半导体器件110的集电极E过压的情况下，只要输出一个调节半导体器件110的信号即可，这个信号的脉冲序列的占空比可以是固定的，也可以根据过压所需的调节速率进行调整。针对本申请提供的示例中，用于调节和保护的半导体器件110的数量为一个，且半导体器件110的型号已知(导电性质不变)，可以设置第二信号的脉冲序列的高电平信号和低电平信号的数量和持续时间为固定值。这样，在检测半导体器件110的集电极E的电平过压情况下，故障检测子电路130能快速响应并输出第二信号，提高保护半导体器件110的性能。

在一些示例中，第二信号的脉冲序列包括交替的多个高电平信号和多个低电平信号。高电平信号和低电平信号的数量和持续时间用于调节半导体器件110的控制极G的电平，表征为关断半导体器件110的过程中集电极E的电压大小的变化。

示例的，第二信号的脉冲序列包括固定数量的多个交替的高电平信号和低电平信号。例如，第二信号的脉冲序列包括交替的6个高电平信号和6个低电平信号。

在一些示例中，一个高电平信号的持续时间与一个低电平信号的持续时间相同。

示例的，第二信号的脉冲序列包括交替的6个高电平信号和6个低电平信号。第一个高电平信号的启动时间为从关断半导体器件110操作开始的第10ns，且持续20ns；第一个低电平信号的启动时间为第30ns，且持续20ns；第二个高电平信号的启动时间为第50ns，且持续20ns；第二个低电平信号的启动时间为第70ns，且持续20ns；第三个高电平信号的启动时间为第90ns，且持续20ns；第二个低电平信号的启动时间为第110ns，且持续20ns；以此类推。第二信号持续输出250ns。

这样，交替的高电平信号和低电平信号的数量和持续时间表征为第二信号的占空比。进而，在关断半导体器件110的过程中，驱动子电路120响应于第二信号实现对半导体器件110的控制极G的电平的调节，表征对半导体器件110的集电极E的电平的调节，有利于降低集电极E累积的电荷量，降低集电极E的电压。其中，一个高电平信号的持续时间与一个低电平信号的持续时间相同，有利于提高第二信号对半导体器件110的控制极G的电平大小的调节稳定性和均匀性，有利于快速降低半导体器件110的集电极E的电压。

在一些示例中，如图7和图8所示，故障检测子电路130还包括分压电路模块133和放大电路模块134。

如图7所示，分压电路模块133与半导体器件110的集电极E连接，用于将半导体器件110的集电极E的电平分压后输出。

示例的，如图8所示，分压电路模块133包括两个并联的子电路，两个子电路的电路结构镜像对称，均包括串联的一个电容器和一个电阻器。分压电路模块133将半导体器件110的集电极E的电压平均分压，降低因半导体器件110的集电极E的电压过高对微分电路模块131的不良影响。

如图7所示，放大电路模块134与分压电路模块133连接，用于接收分压电路模块133输出的分压后的电平信号并处理后，输出第三信号至微分电路模块131。

示例的，如图8所示，放大电路模块134包括放大运算器和电容器，用于将经过电容器作用的电信号传输至放大运算器的反相输入端，实现信号放大作用。

在一些示例中，如图9所示，过电压保护电路100还包括负载子电路140。负载子电路140串联于半导体器件110的集电极E和发射极C之间，用于降低半导体器件110的集电极E和发射极C之间的寄生电容。

示例的，负载子电路140采用模拟电子负载。

为了更清楚的说明本申请提供的过压保护电路100的实现过程和效果，基于上述示例提供的过压保护电路100，以图9所示电路结构进行仿真实验得到如图11所示仿真结果，进行详细说明。并且，与根据图3所示电路结构得到如图10所示仿真结果进行对比。

其中，示例的，可以采用高压隔离电压探头检测半导体器件110的集电极E和发射极C之间的电压(例如，Vce)，以及，检测半导体器件110的控制极G和发射极C之间的电压(例如，Vge)。并且，可以采用落实线圈检测半导体器件110的发射极C的电流(例如，Ic)。

示例的，半导体器件110的负载电流为200A。母线电压为400V。

基于此，如图3和图10所示，图10所示坐标轴中，横坐标为时间(0.1us/格)，纵坐标为电压或电流(Vge为10V/格，Vce为200V/格，Ic为100A/格)。隔离驱动芯片121响应于调制信号输出栅极驱动信号至主功率放大模块122，主功率放大模块122响应于栅极驱动信号输出第一信号至半导体器件110的控制极G，以关断半导体器件110。在关断半导体器件110的过程中，基于串联于半导体器件110的集电极E和发射极C之间的电子负载的电路，降低半导体器件110的集电极E和发射极C之间的寄生电容，对半导体器件110的集电极E的电压进行降压。例如，半导体器件110的整个关断过程(表征为Vge信号发出到Ic下降停止)耗时0.59us。其中，半导体器件110的发射极C电流Ic从开始下降到下降停止的耗时为0.13us。此时，半导体器件110的集电极电压与发射极C的电压差值Vce的变化量为280V。

可见，结合母线电压(400V)，和当前半导体器件110的集电极E和发射极C之间的电压，半导体器件110的集电极E和发射极C之间的电压达到680V(接近最大额定值750V)，容易损坏半导体器件110。

如图9和图11所示，图11所示坐标轴中，横坐标为时间(0.2us/格)，纵坐标为电压或电流(Vge为10V/格，Vce为200V/格，Ic为100A/格)。驱动子电路120响应于调制信号关断半导体器件110的过程中，基于故障检测子电路130输出的第二信号，驱动子电路120响应于第二信号调节半导体器件110的控制极G的电平大小，对半导体器件110的集电极E的电压进行降压。例如，第二信号的固定脉冲序列包括交替的6个高电平信号和6个低电平信号。高电平信号的时序为从关断半导体器件110开始的第10ns、第50ns、第90ns、第130ns、第170ns和第210ns；低电平信号的时序为从关断半导体器件110开始的第30ns、第70ns、第110ns、第150ns、第190ns和第230ns；每个高电平信号和低电平信号均持续20ns。

半导体器件110的整个关断过程(表征为Vge信号发出到Ic下降停止)耗时0.79us。集电极电流Ic从开始下降到下降停止的耗时为0.27us。此时，半导体器件110的集电极E电压与发射极C的电压差值Vce的变化量为190V。

综上，图10参考的电路结构中，在关断半导体器件110的过程中，半导体器件110的集电极E的尖峰过电压较大(Vce的变化量为280V)。本申请示例提供的过压保护电路100快速响应过压情况(参考图11)，延长关断半导体器件110的时间，并对半导体器件110的集电极E的电压的降低，且降低效果明显。也就是说，在半导体器件110的发射极C的电平稳定情况下，集电极E与发射极C的电压差的变化量较小(为190V)，即半导体器件110在关断过程中的尖峰过电压较小，这样，半导体器件110的集电极E的电压减小，能够降低半导体器件110因过电压损坏的几率，延长半导体器件110的使用寿命。

并且，基于图9所示电路结构，故障检测子电路130仅在半导体器件110关断过程中输出第二信号，有利于提高判断过压情况的效率，实现对过压情况下的半导体器件110的快速保护，提高过压保护的可靠性；以及，降低因故障检测子电路130频繁运作，导致整个电路的产热增加，进而降低整个电路的使用寿命的几率。

需要说明的是，本申请提供的过压保护电路的各技术特征适应性组合均可以解决本申请所要解决的技术问题，各技术特征适应性组合的方案均在本发明保护的范围之内。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种过电压保护电路，其特征在于，包括：

半导体器件，所述半导体器件的控制极接收第一信号，调节传输的电流大小；

驱动子电路，与所述半导体器件的控制极连接，用于响应于调制信号输出所述第一信号，以控制所述半导体器件导通或关断；

故障检测子电路，与所述驱动子电路和所述半导体器件的集电极连接，用于获取所述半导体器件的集电极的电平信号并处理，且在所述半导体器件关断过程中，输出第二信号至所述驱动子电路；

所述驱动子电路还用于在关断所述半导体器件的过程中，响应于所述第二信号，调节所述半导体器件的控制极的电平大小，降低所述半导体器件的集电极的电压。

2.根据权利要求1所述的过电压保护电路，其特征在于，所述故障检测子电路包括：

微分电路模块，用于接收所述半导体器件的集电极传输过来的第三信号并处理，在所述半导体器件关断过程中输出第四信号；

模数转换及逻辑运算模块，与所述微分电路模块的输出端连接，用于对接收的所述第四信号和所述第三信号进行模数转换后，进行逻辑运算，输出所述第二信号；

其中，所述逻辑运算的条件包括模数转换后的所述第三信号的电压值大于第一预设值，且模数转换后的所述第四信号的电压变化速率大于第二预设值；所述第一预设值和所述第二预设值为所述过压保护电路故障情况下的参考值。

3.根据权利要求2所述的过电压保护电路，其特征在于，所述第二信号的脉冲序列包括交替的多个高电平信号和多个低电平信号；所述高电平信号和所述低电平信号的数量和持续时间用于调节所述半导体器件的控制极的电平，表征为关断所述半导体器件的过程中所述集电极的电压大小的变化。

4.根据权利要求3所述的过电压保护电路，其特征在于，一个所述高电平信号的持续时间与一个所述低电平信号的持续时间相同。

5.根据权利要求2所述的过电压保护电路，其特征在于，所述微分电路模块用于处理所述第三信号，包括：

所述第三信号的部分进行微分处理，另一部分进行积分处理；在关断所述半导体器件的过程中输出的所述第四信号表征为所述第三信号的电压变化速率。

6.根据权利要求2所述的过电压保护电路，其特征在于，所述模数转换及逻辑运算模块用于判断模数转换后的所述第三信号的电压值与所述第一预设值的大小关系，及，判断模数转换后的所述第四信号的电压变化速率与所述第二预设值的大小关系；其中，在模数转换后的所述第三信号的电压值大于所述第一预设值且模数转换后的所述第四信号的电压变化速率大于所述第二预设值的情况下，确定所述半导体器件的集电极的电平过压，输出所述第二信号至所述驱动子电路的门极控制引脚；否则，无信号输出。

7.根据权利要求2所述的过电压保护电路，其特征在于，所述故障检测子电路还包括：

分压电路模块，与所述半导体器件的集电极连接，用于将所述半导体器件的集电极的电平分压后输出；

放大电路模块，与所述分压电路模块连接，用于接收所述分压电路模块输出的分压后的电平信号并处理后，输出所述第三信号至所述微分电路模块。

8.根据权利要求1所述的过电压保护电路，其特征在于，所述半导体器件包括绝缘栅双极型晶体管。

9.根据权利要求1述的过电压保护电路，其特征在于，所述驱动子电路包括：

隔离驱动芯片，所述隔离驱动芯片的脉冲调制引脚接收所述调制信号，所述隔离驱动芯片的门极调制引脚接收所述第二信号；

主功率放大模块，与所述隔离驱动芯片的栅极驱动信号输出引脚连接，用于响应于所述调制信号控制所述半导体器件导通或关断；以及，响应于所述第二信号调节所述半导体器件间隔关断的时间。

10.根据权利要求1所述的过电压保护电路，其特征在于，所述过电压保护电路还包括：

负载子电路，串联于所述半导体器件的集电极和发射极之间，用于降低所述半导体器件的集电极和发射极之间的寄生电容。