CN112230115B - 一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法 - Google Patents
一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法 Download PDFInfo
- Publication number
- CN112230115B CN112230115B CN202011088858.XA CN202011088858A CN112230115B CN 112230115 B CN112230115 B CN 112230115B CN 202011088858 A CN202011088858 A CN 202011088858A CN 112230115 B CN112230115 B CN 112230115B
- Authority
- CN
- China
- Prior art keywords
- triode
- diode
- protection
- tested
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 72
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 25
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 5
- 230000015556 catabolic process Effects 0.000 claims description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000740 bleeding effect Effects 0.000 abstract description 6
- 238000005259 measurement Methods 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法，雪崩测试电路包括电源保护电路、测试电路和控制电路；电源保护电路与测试电路串联；电源保护电路包含直流DC电源、稳压电容C1、滤波电容C2、保护三极管Q3和保护二极管D3；测试电路包含待测二极管D1、待测三极管Q1、旁路三极管Q2、保护二极管D2和负载电感L1,负载电感L1存储的雪崩能量有两条泄放支路，保护二极管D2与两条泄放支路分别构成泄放回路；控制电路分别连接待测三极管Q1、旁路三极管Q2和保护三极管Q3的栅极。本发明实现了在固定电路中对氮化镓二极管和三极管的雪崩参数进行测量，提升了测试效率，降低了测试成本，并且利用泄放回路消除了雪崩能量对电路的冲击，保护了电源设备。
Description
技术领域
本发明涉及一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法，属于电子电路技术领域。
背景技术
作为一种新兴的第三代半导体材料，氮化镓材料具有禁带宽度大、饱和漂移速度快、击穿电场强等优越特性，是传统硅材料的理想替代品。基于氮化镓材料制备的二极管和三极管具有高击穿电压、高开关频率、高功率密度等特点，在功率电力电子领域有重要的应用前景。
在逆变器或者变换器等感性负载电路中，氮化镓二极管和三极管会受到由电感负载释放的雪崩能量冲击，致使器件发生雪崩击穿失效。常见的雪崩参数有雪崩电压、雪崩电流、雪崩能量，雪崩参数值的高低决定了氮化镓二极管和三极管的雪崩承受能力的强弱。同时雪崩击穿产生的雪崩能量会对电路以及电源设备产生冲击。
公开号为CN 108181564 A、名称为一种UIS测试电路及其测试方法的专利，提出将测试电路中的三极管和二极管互为简单替换，实现测量三极管和二极管的雪崩参数，但同时存在如下不足：首先，二极管具有阳极和阴极两个管脚，三极管具有栅极、源极和漏极三个管脚，并且两种器件均含有多种封装结构形式，基于这些差异，当三极管和二极管互为简单替换接入电路中进行雪崩测试时，重复焊接、管脚不匹配、封装不一致问题会导致测试精度降低、误差变大；其次，三极管或者二极管完成雪崩测试后，需要将其拆除，替换为未测试器件，导致测试效率低下，无法进行大规模雪崩测试；第三，在雪崩测试中，三极管和二极管会产生不同的雪崩能量，将两者互为替换放入单一电路中，会导致电路出现过冲，损坏电源设备。
发明内容
为了解决上述技术问题，本发明提供一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法，测试前同时安装好待测三极管和待测二极管，测试过程中无需替换器件，实现了氮化镓二极管和三极管的快速测量，提升了测试效率，降低了测试成本，同时避免了替换器件引起的电路过冲问题；使用保护二极管D2与待测器件分别构成雪崩能量泄放回路，消除了雪崩能量对电路的冲击，提高了安全性，提高了测试精度；保护三极管Q3和保护二极管D3串联，阻挡了雪崩能量反向流动，避免对电源设备造成冲击，保护了电源设备。
为解决上述技术问题，本发明所采用的技术方案如下：
一种集成氮化镓二极管和三极管的雪崩测试电路，包括电源保护电路、测试电路和控制电路；
电源保护电路与测试电路串联；
电源保护电路包含直流DC电源、稳压电容C1、滤波电容C2、保护三极管Q3和保护二极管D3，直流DC电源、保护三极管Q3和保护二极管D3串联，稳压电容C1和滤波电容C2分别并联在直流DC电源的两端；
测试电路包含待测二极管D1、待测三极管Q1、旁路三极管Q2、保护二极管D2和负载电感L1,负载电感L1储存雪崩能量；待测三极管Q1的漏极与旁路三极管Q2的漏极并接于负载电感的一侧，负载电感的另一侧连接保护二极管D3的阴极；待测二极管D1的阴极连接旁路三极管Q2的源极，待测二极管D1的阳极和待测三极管Q1的源极并接于保护二极管D2的阳极，保护二极管D2的阳极连接直流DC电源的负端，保护二极管D2的阴极连接保护二极管D3的阴极；旁路三极管Q2的击穿电压高于待测三极管Q1的击穿电压，待测三极管Q1的击穿电压高于待测二极管D1的击穿电压；
控制电路分别连接待测三极管Q1的栅极、旁路三极管Q2的栅极和保护三极管Q3的栅极。
本申请控制电路可以采用SILICON LABS公司生产的Si827x驱动芯片，提供三个隔离的三极管栅极控制信号。
上述集成氮化镓二极管和三极管的雪崩测试电路中，负载电感L1存储的雪崩能量有两条泄放回路、分别为第一雪崩能量泄放回路和第二雪崩能量泄放回路；保护二极管D2、负载电感L1和待测三极管Q1构成第一雪崩能量泄放回路；保护二极管D2、负载电感L1、旁路三极管Q2和待测二极管D1构成第二雪崩能量泄放回路。也即负载电感L1存储的雪崩能量有两条泄放支路，支路一为负载电感L1和待测三极管Q1构成，支路二为负载电感L1、旁路三极管Q2和待测二极管D1构成，保护二极管D2与两条泄放支路分别构成泄放回路。
上述保护二极管D3具有正向快速导通和反向完全截止特性，保护三极管Q3具有快速关断和高击穿电压特性，用于保护电源设备。
上述保护三极管Q3的源极连接直流DC电源的正端，保护三极管Q3的漏极连接保护二极管D3的阳极。
为了进一步提高电路的安全性和稳定性，保护二极管D2和保护二极管D3均为高压碳化硅二极管，保护三极管Q3和旁路三极管Q2均为高压碳化硅MOSFET。
上述集成氮化镓二极管和三极管的雪崩测试电路的控制方法，包括如下步骤：
1)控制电路首先控制待测三极管Q1和保护三极管Q3导通，同时使旁路三极管Q2关断，使直流DC电源、保护三极管Q3、保护二极管D3、负载电感L1、待测三极管Q1构成导通回路，使负载电感L1存储雪崩能量；
2)控制电路控制待测三极管Q1、旁路三极管Q2和保护三极管Q3均关断，则获取待测三极管Q1的雪崩参数，并且保护二极管D2、负载电感L1和待测三极管Q1构成雪崩能量泄放回路，消除了测试过程中雪崩能量对电路的冲击；
3)控制电路控制待测三极管Q1和保护三极管Q3均关断，旁路三极管Q2导通时，则获取待测二极管D1的雪崩参数，并且保护二极管D2、负载电感L1、旁路三极管Q2和待测二极管D1构成雪崩能量泄放回路，消除了雪崩能量对电路的冲击。
上述控制方法，通过控制电路提供快速精确的控制信号，实现了在固定电路中对氮化镓二极管和三极管的雪崩参数进行测量，提升了测试效率，降低了测试成本，并且利用保护回路消除了雪崩能量对电路的冲击，有效保护了电源设备。
为了方便测试，上述步骤2)中，利用示波器抓取待测三极管Q1漏极和源极之间的雪崩电压、雪崩电流和雪崩能量波形；步骤3)中，利用示波器抓取待测二极管D1阳极和阴极之间的雪崩电压、雪崩电流和雪崩能量波形。
本发明未提及的技术均参照现有技术。
本发明的有益效果如下：
(1)本发明实现了集成氮化镓二极管和三极管的雪崩测试电路，利用控制电路来控制待测三极管Q1、旁路三极管Q2和保护三极管Q3的导通和关断，实现了氮化镓三极管和二极管快速高效的雪崩测试，提高了测试精度。
(2)本发明在测试前安装好待测三极管和待测二极管，测试过程中无需替换器件，可对氮化镓二极管和三极管进行快速测量，提升了测试效率，降低了测试成本。
(3)本发明使用保护二极管D2与待测器件分别构成雪崩能量泄放回路，消除了雪崩能量对电路的冲击，提高了测试精度。
(4)本发明使用保护三极管Q3和保护二极管D3串联，阻挡了雪崩能量反向流动，避免对电源设备造成冲击，提高了测试精度，保护了电源设备。
附图说明
图1为本发明集成氮化镓二极管和三极管的雪崩测试电路；
图2为本发明的控制方法示意图；
图3为本发明的氮化镓三极管雪崩测试参数波形图；
图4为本发明的氮化镓二极管雪崩测试参数波形图；
图5为本发明的雪崩能量泄放回路1；
图6为本发明的雪崩能量泄放回路2。
具体实施方式
为了更好地理解本发明，下面结合实施例进一步阐明本发明的内容，但本发明的内容不仅仅局限于下面的实施例。
如图1所示，一种集成氮化镓二极管和三极管的雪崩测试电路，包括：电源保护电路、测试电路和控制电路；电源保护电路与测试电路串联；电源保护电路包含直流DC电源、稳压电容C1、滤波电容C2、保护三极管Q3和保护二极管D3，保护三极管Q3的源极连接直流DC电源的正端，保护三极管Q3的漏极连接保护二极管D3的阳极，稳压电容C1和滤波电容C2分别并联在直流DC电源的两端；测试电路包含待测二极管D1、待测三极管Q1、旁路三极管Q2、保护二极管D2和负载电感L1，负载电感L1储存雪崩能量；待测三极管Q1的漏极与旁路三极管Q2的漏极并接于负载电感的一侧，负载电感的另一侧连接保护二极管D3的阴极；待测二极管D1的阴极连接旁路三极管Q2的源极，待测二极管D1的阳极和待测三极管Q1的源极并接于保护二极管D2的阳极，保护二极管D2的阳极连接直流DC电源的负端，保护二极管D2的阴极连接保护二极管D3的阴极；控制电路为SILICON LABS公司生产的Si827x驱动芯片，提供三个隔离的三极管栅极控制信号；控制电路分别连接待测三极管Q1的栅极、旁路三极管Q2的栅极和保护三极管Q3的栅极；保护二极管D2和保护二极管D3均为高压碳化硅二极管，保护三极管Q3和旁路三极管Q2均为高压碳化硅MOSFET。利用示波器抓取待测二极管D1阳极和阴极之间的雪崩电压、雪崩电流和雪崩能量波形，同时抓取待测三极管Q1漏极和源极之间的雪崩电压、雪崩电流和雪崩能量波形。
如图2所示，控制电路输出高电平给三极管栅极时，三极管处于导通状态，输出低电平给三极管栅极时，三极管处于关断状态。雪崩测试前，控制电路使待测三极管Q1和保护三极管Q3导通，同时使旁路三极管Q2关断，则直流DC电源、保护三极管Q3、保护二极管D3、负载电感L1、待测三极管Q1构成导通回路，使负载电感L1存储雪崩能量。测试三极管Q1时，控制电路使待测三极管Q1、保护三极管Q3、旁路三极管Q2均关断。测试二极管D1时，控制电路使待测三极管Q1和保护三极管Q3关断、旁路三极管Q2导通。
此外，测试三极管Q1时，应确保旁路三极管Q2的击穿电压高于待测三极管Q1的击穿电压，所以低击穿电压的待测三极管Q1优先发生雪崩。测试待测二极管D1时，应确保待测三极管Q1的击穿电压高于待测二极管D1的击穿电压，所以低击穿电压的待测二极管D1优先发生雪崩。
具体测量过程包括：
首先待测三极管Q1、旁路三极管Q2和保护三极管Q3都处于关断状态，由于待测三极管Q1的击穿电压低于旁路三极管Q2的击穿电压，所以来自负载电感上的雪崩能量致使待测三极管Q1优先发生雪崩，示波器抓取的待测三极管Q1的雪崩参数波形如图3所示。由保护二极管D2、负载电感L1和待测三极管Q1构成的保护回路(第一雪崩能量泄放回路)，如图5所示，可以消除雪崩测试过程中产生的雪崩能量对电路产生冲击。
待测三极管Q1和保护三极管Q3均关断，并且旁路三极管Q2导通时，由于待测二极管D1的击穿电压低于待测三极管Q1的击穿电压，所以来自负载电感上的雪崩能量致使待测二极管D1优先发生雪崩，示波器抓取的待测二极管D1的雪崩参数波形如图4所示。由保护二极管D2、负载电感L1、旁路三极管Q2和待测二极管D1构成的保护回路(第二雪崩能量泄放回路)，如图6所示，可以消除雪崩测试过程中产生的雪崩能量对电路产生冲击。
表1为本实施例中测试的型号为IPP65R041CFD7三极管雪崩参数、官方数据表中数据、以及利用现有专利申请(公开号为CN 108181564 A、名称为一种UIS测试电路及其测试方法)测试方法获得的数据。
表中，本实施例中测试数据均大于对比专利数据，并且更接近官方数据表中标定数据，表明本实例中测试电路有效提升了测试精度，消除了雪崩能量对电路的冲击；并且集成氮化镓三极管和二极管的雪崩测试电路无需中断测试来替换器件，大幅度减小了测试时间。
Claims (5)
1.一种集成氮化镓二极管和三极管的雪崩测试电路，其特征在于：包括电源保护电路、测试电路和控制电路；
电源保护电路与测试电路串联；
电源保护电路包含直流DC电源、稳压电容C1、滤波电容C2、保护三极管Q3和保护二极管D3，直流DC电源、保护三极管Q3和保护二极管D3串联，稳压电容C1和滤波电容C2分别并联在直流DC电源的两端；
测试电路包含待测二极管D1、待测三极管Q1、旁路三极管Q2、保护二极管D2和负载电感L1,负载电感L1储存雪崩能量；待测三极管Q1的漏极与旁路三极管Q2的漏极并接于负载电感的一侧，负载电感的另一侧连接保护二极管D3的阴极；待测二极管D1的阴极连接旁路三极管Q2的源极，待测二极管D1的阳极和待测三极管Q1的源极并接于保护二极管D2的阳极，保护二极管D2的阳极连接直流DC电源的负端，保护二极管D2的阴极连接保护二极管D3的阴极；旁路三极管Q2的击穿电压高于待测三极管Q1的击穿电压，待测三极管Q1的击穿电压高于待测二极管D1的击穿电压；
控制电路采用SILICON LABS公司生产的Si827x驱动芯片，提供三个隔离的三极管栅极控制信号，分别连接待测三极管Q1的栅极、旁路三极管Q2的栅极和保护三极管Q3的栅极；
负载电感L1存储的雪崩能量有两条泄放回路、分别为第一雪崩能量泄放回路和第二雪崩能量泄放回路；保护二极管D2、负载电感L1和待测三极管Q1构成第一雪崩能量泄放回路；保护二极管D2、负载电感L1、旁路三极管Q2和待测二极管D1构成第二雪崩能量泄放回路。
2.根据权利要求1所述的集成氮化镓二极管和三极管的雪崩测试电路，其特征在于:保护三极管Q3的源极连接直流DC电源的正端，保护三极管Q3的漏极连接保护二极管D3的阳极。
3.根据权利要求1或2所述的集成氮化镓二极管和三极管的雪崩测试电路，其特征在于:保护二极管D2和保护二极管D3均为高压碳化硅二极管，保护三极管Q3和旁路三极管Q2均为高压碳化硅MOSFET。
4.权利要求1-3任意一项所述的集成氮化镓二极管和三极管的雪崩测试电路的控制方法，其特征在于：包括如下步骤：
1)控制电路首先控制待测三极管Q1和保护三极管Q3导通，同时使旁路三极管Q2关断，使直流DC电源、保护三极管Q3、保护二极管D3、负载电感L1、待测三极管Q1构成导通回路，使负载电感L1存储雪崩能量；
2)控制电路控制待测三极管Q1、旁路三极管Q2和保护三极管Q3均关断，则获取待测三极管Q1的雪崩参数，并且保护二极管D2、负载电感L1和待测三极管Q1构成雪崩能量泄放回路，消除了测试过程中雪崩能量对电路的冲击；
3)控制电路控制待测三极管Q1和保护三极管Q3均关断，旁路三极管Q2导通时，则获取待测二极管D1的雪崩参数，并且保护二极管D2、负载电感L1、旁路三极管Q2和待测二极管D1构成雪崩能量泄放回路，消除了雪崩能量对电路的冲击。
5.根据权利要求4所述的控制方法，其特征在于：步骤2)中，利用示波器抓取待测三极管Q1漏极和源极之间的雪崩电压、雪崩电流和雪崩能量波形；步骤3)中，利用示波器抓取待测二极管D1阳极和阴极之间的雪崩电压、雪崩电流和雪崩能量波形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011088858.XA CN112230115B (zh) | 2020-10-13 | 2020-10-13 | 一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011088858.XA CN112230115B (zh) | 2020-10-13 | 2020-10-13 | 一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112230115A CN112230115A (zh) | 2021-01-15 |
| CN112230115B true CN112230115B (zh) | 2022-03-25 |
Family
ID=74112236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011088858.XA Active CN112230115B (zh) | 2020-10-13 | 2020-10-13 | 一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112230115B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113009310A (zh) * | 2021-03-09 | 2021-06-22 | 南京大学 | 一种功率器件电学参数测量电路及测量方法 |
| CN114137381B (zh) * | 2021-11-30 | 2024-04-30 | 深圳Tcl新技术有限公司 | 一种雪崩参数测量系统 |
| CN117250469B (zh) * | 2023-11-20 | 2024-02-09 | 忱芯电子(苏州)有限公司 | 一种半导体器件的uis测试电路和uis测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104092362A (zh) * | 2014-07-15 | 2014-10-08 | 中国兵器工业第二0八研究所 | 电动汽车的dcdc电源保护电路 |
| CN205986805U (zh) * | 2015-04-30 | 2017-02-22 | 半导体元件工业有限责任公司 | 电路和封装电子器件 |
| CN206195753U (zh) * | 2016-11-16 | 2017-05-24 | 成都天奥测控技术有限公司 | 一种超宽带多功能小体积射频信号激励模块 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355433B2 (en) * | 2005-12-14 | 2008-04-08 | Alpha & Omega Semiconductor, Ltd | Configurations and method for carrying out wafer level unclamped inductive switching (UIS) tests |
| CN102419413B (zh) * | 2011-08-11 | 2014-03-19 | 杭州士兰微电子股份有限公司 | 功率mosfet器件的雪崩耐量测试电路和方法 |
| JP5742681B2 (ja) * | 2011-11-18 | 2015-07-01 | トヨタ自動車株式会社 | 半導体素子の試験装置及びその試験方法 |
| CN103076550A (zh) * | 2012-12-28 | 2013-05-01 | 杭州士兰微电子股份有限公司 | 半导体二极管的雪崩耐量测试装置及其测试方法与应用 |
| US9035318B2 (en) * | 2013-05-03 | 2015-05-19 | Texas Instruments Incorporated | Avalanche energy handling capable III-nitride transistors |
| CN203798736U (zh) * | 2014-02-10 | 2014-08-27 | 中国科学院苏州生物医学工程技术研究所 | 应用于微弱荧光测量的雪崩二极管apd的高压偏置电路 |
| CN108181564A (zh) * | 2016-12-07 | 2018-06-19 | 无锡同方微电子有限公司 | 一种uis测试电路及其测试方法 |
| CN206710549U (zh) * | 2017-03-15 | 2017-12-05 | 杭州长川科技股份有限公司 | 用于uis测试的多工位直流参数测试装置 |
| CN109031080A (zh) * | 2018-06-01 | 2018-12-18 | 安庆师范大学 | 一种用于测试二极管和三极管的电路、电路板和检测器 |
| CN209029377U (zh) * | 2018-11-27 | 2019-06-25 | 黄山市祁门新飞电子科技发展有限公司 | 用于GaN功率集成模块的过流保护电路 |
| CN110824325A (zh) * | 2019-11-13 | 2020-02-21 | 陕西三海测试技术开发有限责任公司 | 一种uis测试电路及其mosfet雪崩能量补偿方法 |
-
2020
- 2020-10-13 CN CN202011088858.XA patent/CN112230115B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104092362A (zh) * | 2014-07-15 | 2014-10-08 | 中国兵器工业第二0八研究所 | 电动汽车的dcdc电源保护电路 |
| CN205986805U (zh) * | 2015-04-30 | 2017-02-22 | 半导体元件工业有限责任公司 | 电路和封装电子器件 |
| CN206195753U (zh) * | 2016-11-16 | 2017-05-24 | 成都天奥测控技术有限公司 | 一种超宽带多功能小体积射频信号激励模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112230115A (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112230115B (zh) | 一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法 | |
| CN110635792B (zh) | 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法 | |
| CN101022243A (zh) | 栅极驱动电路 | |
| US11652399B2 (en) | Miller clamp protection circuit, driving circuit, driving chip and intelligent IGBT module | |
| CN113676029B (zh) | 一种基于igbt的有源钳位电路 | |
| CN104040890B (zh) | 用于控制半导体开关器件的装置 | |
| Bahl et al. | A new approach to validate GaN FET reliability to power-line surges under use-conditions | |
| Kuring et al. | Novel monolithically integrated bidirectional GaN HEMT | |
| Zhou et al. | Designing a SiC MOSFETs gate driver with high dv/dt immunity and rapid short circuit protection for xEV drivetrain inverter | |
| CN115932521A (zh) | 一种SiC MOSFET重复浪涌测试方法 | |
| CN111736053B (zh) | 一种用于检测igbt过压击穿特性的电路及方法 | |
| CN111736054B (zh) | 用于igbt驱动退饱和保护功能的测试电路和其模拟测试方法 | |
| CN103490602A (zh) | Igbt桥臂短路时vce振荡电压的抑制电路 | |
| CN116192109B (zh) | 分级关断驱动电路、装置及安全芯片 | |
| CN116953464A (zh) | 一种igbt功率模块全工况短路试验方法及装置 | |
| Wang et al. | Driving a silicon carbide power MOSFET with a fast short circuit protection | |
| Yu et al. | An optimized voltage clamp circuit for accurate power semiconductor device on-state losses measurement | |
| CN113904531A (zh) | 功率模块驱动电路及空调 | |
| RU191052U1 (ru) | Установка для определения времени выключения тиристоров | |
| Fuhrmann et al. | Dynamic avalanche in high voltage diodes during short circuit III | |
| CN113009310A (zh) | 一种功率器件电学参数测量电路及测量方法 | |
| CN113049860A (zh) | 一种基于igbt器件端子压降检测的三类短路保护电路 | |
| Xu et al. | Turn-off performance optimization of press-pack IGBT with advanced active gate driver technique | |
| CN216595382U (zh) | 一种二极管测试电路 | |
| Mandelli et al. | Active dual level gate driver for switching losses reduction in IGBTs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231206 Address after: 710000 Room 310, Building A, Jinwan Building, Shanglin Road, Fengdong New City, Xixian New District, Xi'an City, Shaanxi Province Patentee after: Xi'an Tianguang measurement and Control Technology Co.,Ltd. Address before: Nanjing University Xianlin Campus, 163 Xianlin Avenue, Qixia District, Nanjing City, Jiangsu Province, 210023 Patentee before: NANJING University |
|
| TR01 | Transfer of patent right |