CN115932521A - 一种SiC MOSFET重复浪涌测试方法 - Google Patents

Abstract

本发明公开了一种SiC MOSFET重复浪涌测试方法，包括：选取TO‑247封装的SiC MOSFET待测器件；将SiC MOSFET待测器件放置于浪涌测试电路中；选择用于浪涌测试电路的栅极偏置电压；选择用于浪涌测试电路的测试温度；在上述栅极偏置电压和测试温度下，触发波形发生器，浪涌测试电路在第一个浪涌周期内完成一次浪涌电流冲击测试；重复若干周期的浪涌电流冲击测试后，判断该SiC MOSFET待测器件是否失效或是明显退化，若未发生失效或是明显退化，继续测试，若发生了失效或是明显退化，停止测试。本发明结合浪涌测试电路和测试方法可以快速、准确地得到SiC MOSFET器件的浪涌可靠性数据。

Description

一种SiC MOSFET重复浪涌测试方法

技术领域

本发明属于功率半导体测试技术领域，具体涉及一种SiC MOSFET重复浪涌测试方法。

背景技术

碳化硅(SiC)作为第三代半导体的代表性材料，具有禁带宽度大、击穿电场高、电子饱和速度大等优点，使其在高温、高频、大功率等场合具有令人瞩目的应用前景。

在大多数大功率变流器应用中，MOS开关器件需要一个续流二极管来处理反向电流。传统硅(Si)MOSFET体内寄生的二极管并不适合此目的，由于少子存储效应导致反向恢复特性较差，引起较大的开关功耗。在实际工程应用中一般会在MOSFET源漏两端反向并联快速恢复二极管(Fast Recovery Diode，简称FRD)抑制寄生体二极管导通，并提供新的续流通路。相同耐压下，SiC MOSFET能够承受更高的电场，漂移区非常薄。因此，其体二极管正向导通时内部存储电荷比Si MOSFET少很多，有助于改善反向恢复特性，使开关功耗极低，该特性使得SiC MOSFET体二极管的使用成为可能。

目前的浪涌测试电路多采用LC振荡法产生单脉冲电流，传统的浪涌产生电路无法满足SiC MOSFET的重复浪涌测试试验。此外，目前的浪涌测试方法注重于单次浪涌冲击电流，而在SiC MOSFET的实际工作情况中，常常需要长时间工作，因此会受到重复浪涌冲击电流的考验。在重复浪涌电流冲击下，SiC MOSFET的某些特性也会退化甚至失效，而且环境温度与SiC MOSFET施加栅极偏置电压变化，会对重复浪涌电流冲击场景也会产生很大的影响，目前测试过程中缺少这些因素的考虑。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种SiC MOSFET重复浪涌测试方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种SiC MOSFET重复浪涌测试方法，包括：

选取TO-247封装的SiC MOSFET待测器件；

将所述SiC MOSFET待测器件放置于浪涌测试电路中；

确定所述浪涌测试电路中栅极偏置电源的幅值和极性，测试所述SiCMOSFET待测器件的沟道开启程度对其体二极管浪涌可靠性的影响，并选择用于浪涌测试电路的栅极偏置电压；

确定所述SiC MOSFET待测器件的测试温度，测试温度对所述SiCMOSFET待测器件的体二极管浪涌可靠性的影响，并选择用于浪涌测试电路的测试温度；

在上述栅极偏置电压和测试温度下，触发波形发生器，所述浪涌测试电路在第一个浪涌周期内完成一次浪涌电流冲击测试；

重复若干周期的浪涌电流冲击测试后，测量所述SiC MOSFET待测器件的静态特性、反向恢复特性和寄生电容，以及所述SiC MOSFET待测器件栅极、源极、漏极之间的短路情况，判断该SiC MOSFET待测器件是否失效或是明显退化，若未发生失效或是明显退化，则继续重复上述若干周期的浪涌电流冲击测试，若发生了失效或是明显退化，则所述浪涌测试电路停止对所述SiCMOSFET待测器件的测试。

在本发明的一个实施例中，所述浪涌测试电路包括第一驱动电路、第二驱动电路、栅极偏置电源、电容阵列、三极管Q1、三极管Q2、电压源V、开关S、电阻R1、电阻R2、电阻R3、电感L、二极管D和温度控制系统，其中，

所述三极管Q1的基极与所述第一驱动电路连接，所述三极管Q2的基极与所述第二驱动电路连接，所述三极管Q1的集电极与所述三极管Q2的发射极、所述开关S的一端、所述电容阵列的一端连接，所述三极管Q1的发射极与所述电压源V的正极连接，所述电压源V的负极与所述电阻R1的一端连接，所述电阻R1的另一端、所述电阻R2的一端、所述电容阵列的另一端和所述电阻R3的一端均接地，所述电阻R2的另一端与所述开关S的另一端连接，所述电阻R3与所述SiC MOSFET待测器件连接，所述三极管Q2的集电极与所述电感L的一端连接，所述电感L的另一端与所述二极管D的正极连接，所述二极管D的负极与所述SiC MOSFET待测器件连接，所述栅极偏置电源与所述SiC MOSFET待测器件连接，所述温度控制系统设置于所述SiC MOSFET待测器件封装的外侧。

在本发明的一个实施例中，所述电容阵列由若干电容支路并联构成，每条电容支路由一只电容与一个开关组成；每条电容支路中开关状态决定了浪涌电流冲击测试中浪涌电流的脉冲宽度。

在本发明的一个实施例中，所述浪涌电流的脉冲宽度表示为：

其中，Tp表示浪涌电流的脉冲宽度，L表示电感L的电感值，C表示电容阵列的电容值。

在本发明的一个实施例中，所述浪涌测试电路外接所述波形发生器，以及示波器、散热风扇和若干电压探头。

在本发明的一个实施例中，所述第一驱动电路和所述第二驱动电路的驱动信号由所述浪涌测试电路外接的波形发生器提供。

在本发明的一个实施例中，所述浪涌测试电路在第一个浪涌周期内完成一次浪涌电流冲击测试的过程，包括：

触发所述波形发生器，所述第一驱动电路输出一个高电平方波脉冲，所述三极管Q1导通，所述电压源V通过电阻R1给所述电容阵列C充电；

当电容阵列C的电压与所述电压源V的电压一致时，所述第一驱动电路停止输出高电平方波脉冲，所述三极管Q1关断，所述第二驱动电路开始输出一个高电平方波脉冲，三极管Q2导通，此时所述电容阵列C与所述电感L构成LC振荡回路，所述SiC MOSFET待测器件的单向导通特性使回路中只产生一个浪涌电流波形；

当所述第二驱动电路停止输出高电平方波脉冲后，所述三极管Q2关断，完成一次浪涌电流冲击测试。

在本发明的一个实施例中，所述第一驱动电路输出+15Vpp的高电平方波脉冲，脉冲宽度为10ms～5s，延迟时间为0ms；所述第二驱动电路输出+15Vpp的高电平方波脉冲，脉冲宽度为所述浪涌电流的脉冲宽度，延迟时间为10ms～5s。

在本发明的一个实施例中，所述第一驱动电路、所述第二驱动电路输出的相邻高电平方波脉冲间隔时间均为10s～60s。

在本发明的一个实施例中，还包括：

停止重复浪涌测试后，关断三极管Q1和三极管Q2，闭合开关S，电容阵列C存储的电荷通过电阻R2进行放电。

本发明的有益效果：

本发明提出的SiC MOSFET重复浪涌测试方法，可以实现单次浪涌电流冲击测试、重复浪涌电流冲击测试切换，可以灵活调整提升测试效率；本发明测试方法科学合理，基于SiC MOSFET体二极管在不同栅极偏置电压和温度梯度下的性能表现，提出了一种针对SiCMOSFET的重复浪涌测试流程，结合浪涌测试电路和测试方法可以快速、准确地得到SiCMOSFET器件的浪涌可靠性数据。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种SiC MOSFET重复浪涌测试方法的流程示意图；

图2是本发明实施例提供的浪涌测试电路的具体电路结构示意图；

图3是本发明实施例提供的电容阵列的结构示意图；

图4是本发明实施例提供的进行浪涌电流冲击测试中第一驱动电路、第二驱动电路分别提供的方波脉冲示意图；

图5是本发明实施例提供的浪涌测试电路产生的浪涌电流波形示意图；

图6是本发明实施例提供的未加入二极管D时SiC MOSFET的源漏之间电压波形示意图；

图7是本发明实施例提供的加入二极管D时SiC MOSFET的源漏之间电压波形示意图；

图8是本发明实施例提供的SiC MOSFET重复浪涌测试方法测试后的失效情况示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

基于SiC MOSFET体二极管在不同栅极偏压和温度梯度下的性能表现，实现重复浪涌电流下的有效测试，请参见图1，本发明实施例提供了一种SiC MOSFET重复浪涌测试方法，包括以下步骤：

S10、选取TO-247封装的SiC MOSFET待测器件；

S20、将SiC MOSFET待测器件放置于浪涌测试电路中；

S30、确定浪涌测试电路中栅极偏置电源的幅值和极性，测试SiC MOSFET待测器件的沟道开启程度对其体二极管浪涌可靠性的影响，并选择用于浪涌测试电路的栅极偏置电压；

S40、确定SiC MOSFET待测器件的测试温度，测试温度对所述SiC MOSFET待测器件的体二极管浪涌可靠性的影响，并选择用于浪涌测试电路的测试温度；

S50、在上述栅极偏置电压和测试温度下，触发波形发生器，浪涌测试电路在第一个浪涌周期内完成一次浪涌电流冲击测试；

S60、重复若干周期的浪涌电流冲击测试后，测量SiC MOSFET待测器件的静态特性、反向恢复特性和寄生电容，以及SiC MOSFET待测器件栅极、源极、漏极之间的短路情况，判断该SiC MOSFET待测器件是否失效或是明显退化，若未发生失效或是明显退化，则继续重复上述若干周期的浪涌电流冲击测试，若发生了失效或是明显退化，则浪涌测试电路停止对SiC MOSFET待测器件的测试。

为了更好实现在不同栅极偏压和温度梯度下SiC MOSFET重复浪涌测试，请参见图2，本发明实施例提供了一种可选方案，浪涌测试电路包括第一驱动电路、第二驱动电路、栅极偏置电源、电容阵列、三极管Q1、三极管Q2、电压源V、开关S、电阻R1、电阻R2、电阻R3、电感L、二极管D和温度控制系统，其中，

三极管Q1的基极与第一驱动电路连接，三极管Q2的基极与第二驱动电路连接，三极管Q1的集电极与三极管Q2的发射极、开关S的一端、电容阵列的一端连接，三极管Q1的发射极与电压源V的正极连接，电压源V的负极与电阻R1的一端连接，电阻R1的另一端、电阻R2的一端、电容阵列的另一端和电阻R3的一端均接地，电阻R2的另一端与开关S的另一端连接，电阻R3与SiC MOSFET待测器件连接，三极管Q2的集电极与电感L的一端连接，电感L的另一端与二极管D的正极连接，二极管D的负极与SiC MOSFET待测器件连接，栅极偏置电源与SiC MOSFET待测器件连接，温度控制系统设置于SiC MOSFET待测器件封装的外侧。其中，温度控制系统的夹具安装在SiC MOSFET待测器件封装外侧，设置温度控制系统的温度。

这里，SiC MOSFET待测器件如图2所示包括一MOS晶体管及其内部寄生的体二极管。

本发明实施例浪涌测试电路外接波形发生器，以及示波器、散热风扇和若干电压探头。

本发明实施例电压源V、三极管Q1、第一驱动电路、电容阵列C、电阻R1、电阻R2、开关S构成充电回路，充电回路中电压源V、三极管Q1、电容阵列C、电阻R1串联，开关S、电阻R2与电容阵列C并联，第一驱动电路给三极管Q1提供第一驱动信号，控制三极管Q1的开启和关断；电容阵列C、三极管Q2、第二驱动电路、SiC MOSFET待测器件、电阻R3、栅极偏置电源构成浪涌电流产生回路，浪涌电流产生回路中电容阵列C、三极管Q2、二极管D、电感L、SiCMOSFET待测器件、电阻R3串联，SiC MOSFET待测器件接入浪涌电流产生回路中，栅极偏置电源为SiC MOSFET待测器件提供栅极偏置电压，控制待测器件沟道的开启和关断，第二驱动电路给三极管Q2提供第二驱动信号，控制三极管Q2的开启和关断。

本发明实施例提供了一种可选方案，电容阵列由若干电容支路并联构成，每条电容支路由一只电容与一个开关组成；每条电容支路中开关状态决定了浪涌电流冲击测试中浪涌电流的脉冲宽度，浪涌电流的脉冲宽度表示为：

其中，Tp表示浪涌电流的脉冲宽度，L表示电感L的电感值，C表示电容阵列的电容值。比如如图3所示，电容阵列C为四条支路电容的并联，每条支路由5000uF 200V的螺栓电解电容及开关组成，四条支路开关全部闭合时，浪涌脉冲宽度为10ms；电感L为500uH 200A的功率电感。

本发明实施例电压源V为可调电压源，调节电压源来控制浪涌电流峰值；三极管Q1、三极管Q2为650V 200A的IGBT器件。

本发明实施例第一驱动电路和第二驱动电路的驱动信号由波形发生器提供。第一驱动电路、第二驱动电路将波形发生器输入的方波信号转换为输出稳定的+15Vpp的高电平方波。优选地，第一驱动电路输出+15Vpp的高电平方波脉冲，脉冲宽度为10ms～5s，延迟时间为0ms，保证电容阵列C充分充电；第一驱动电路输出的相邻高电平方波脉冲间隔时间为10s～60s；优选地，第二驱动电路输出+15Vpp的高电平方波脉冲，脉冲宽度为浪涌电流的脉冲宽度，延迟时间为10ms～5s；第二驱动电路输出的相邻高电平方波脉冲间隔时间为10s～60s。如图4所示，重复浪涌可靠性测试方法的控制信号，第一驱动电路输出的单脉冲高电平持续时间为Tp，第二驱动电路输出的单脉冲高电平持续时间为10ms，单个浪涌脉冲的时间间隔为Tz，每经过500次浪涌电流冲击后停止测试，静置10分钟后测量SiC MOSFET待测器件的关键电学参数。本发明实施例中应保证电容阵列C完全充电，Tp设置为5s；本发明实施例中应保证两次浪涌脉冲器件无热量堆积，Tz设置为60s，并用散热风扇加速SiC MOSFET待测器件的冷却，提高测试效率。

本发明实施例二极管D为300A1.1毫欧的理想二极管模块，二极管D阻断了浪涌电流产生回路的电流回流，保护电容阵列C、二极管Q2和第二驱动电路，同时二极管D抑制了单脉冲浪涌结束后产生的电压振荡，有效消除器件寄生电容的影响，提升测试结果的准确度；电阻R1为5欧姆的功率电阻，作为充电电阻，限制了充电电流，保护充电时的三极管Q1；电阻R2为1K欧姆的功率电阻，作为放电电阻；电阻R3为10毫欧的功率电阻，作为测量电流电阻；栅极偏置电源为可限制输出电流的可调电压源，输出电流限制为0.01A。

基于图2所示的浪涌测试电路，本发明实施例在浪涌测试电路第一个浪涌周期内完成一次浪涌电流冲击测试的过程，包括：

触发波形发生器，第一驱动电路输出一个高电平方波脉冲，三极管Q1导通，电压源V给电容阵列充电；

当电容阵列的电压与电压源V的电压一致时，第一驱动电路停止输出高电平方波脉冲，三极管Q1关断，第二驱动电路开始输出一个高电平方波脉冲，三极管Q2导通，此时电容阵列与电感L构成LC振荡回路，SiC MOSFET待测器件的单向导通特性使回路中只产生一个浪涌电流波形；

当第二驱动电路停止输出高电平方波脉冲后，三极管Q2关断，完成一次浪涌电流冲击测试。

结合图1和图2，对本发明实施例提出的SiC MOSFET重复浪涌测试方法进行详细测试过程的介绍。

S10、选取TO-247封装的SiC MOSFET待测器件；开展重复浪涌实验前测量静态参数，包含转移特性、传输特性、漏极泄漏电流、栅极泄漏电流、反向传输特性和击穿特性，以及测量反向恢复电流、反向恢复时间和寄生电容。

S20、将SiC MOSFET待测器件放置于图2所示的浪涌测试电路中，加载工作电压源V、波形发生器、示波器，通过设置波形发生器参数确定重复浪涌次数和相邻间隔时间。此时电容阵列C两端电压为0V，三极管Q1、三极管Q2均处于关断状态，开关S处于关断状态，电压探头一接在SiC MOSFET待测器件的源极和漏极，电压探头二接在电阻R3的两端，电压探头三接在SiC MOSFET待测器件的栅极和源极。

S30、确定所述浪涌测试电路中栅极偏置电源的幅值和极性，测试所述SiC MOSFET待测器件的沟道开启程度对其体二极管浪涌可靠性的影响，最终选择设置栅极偏置电源的电压为-5V，此时SiC MOSFET待测器件的沟道关闭。

S40、确定所述SiC MOSFET待测器件的测试温度，测试温度对待测器件体二极管浪涌可靠性的影响，最终选择测试的环境温度为室温，设置温度控制系统为27℃，此时设置电容阵列开关全部闭合，对应设计的浪涌电流脉冲宽度为10ms。

S50、待S30、S40分别确定栅极偏置电压和测试问题作为测试条件后，触发波形发生器，在第一个浪涌周期内，第一驱动电路先输出一个高电平方波脉冲，三极管Q1导通，工作电压源V通过电阻R1给电容阵列C充电；当电容阵列C的电压与工作电压源V的电压一致时，第一驱动电路停止输出高电平方波脉冲，三极管Q1关断，第二驱动电路开始输出一高电平方波脉冲，三极管Q2导通，此时电容阵列C与电感L构成LC振荡回路，由于回路存在电阻，产生衰减的正弦电流，SiC MOSFET待测器件的单向导通特性使回路中只产生一个浪涌电流波形；当第二驱动电路输出的高电平方波脉冲结束后，三极管Q2关断，完成一次浪涌电流冲击测试。整个完成一次浪涌测试过程中，电路产生的浪涌电流波形如图5所示，浪涌电流波形由电压探头一测得，每10mV对应1A；未加入二极管D时的源极、漏极之间电压波形如图6所示，由于SiC MOSFET待测器件的寄生电容与电感产生了新的LC振荡；SiC MOSFET待测器件源极和漏极之间的电压波形由于在浪涌电流产生回路中加入二极管D，消除了浪涌结束时的电压振荡，并抑制电流倒灌，如图7所示，保护了电路元器件，提升了浪涌测试的准确度。

S60、重复若干周期的浪涌电流冲击测试，比如间隔60秒后，开始第二个浪涌周期，在500个浪涌周期后，测量SiC MOSFET待测器件的静态特性、反向恢复特性和寄生电容；测量SiC MOSFET待测器件栅极、源极、漏极之间的短路情况；测量浪涌波形，包括源漏电压Vsd、浪涌电流Isurge、栅源电压Vgs。根据电学参数判断SiC MOSFET待测器件是否发生失效或明显退化，若未发生失效或明显退化，重复S40、S50、S60，若发生失效或明显退化，则停止重复浪涌测试。

这里，一种判定SiC MOSFET待测器件失效方式为：当单次浪涌电流冲击脉冲峰值超过SiC MOSFET待测器件的最大浪涌电流能力时，SiC MOSFET待测器件的源极和漏极电压Vsd发生畸变，或是SiC MOSFET待测器件的栅极和源极电压Vgs发生突变，并且Vgs在数毫秒后升高至0V，并且栅极和源极之间短路，此时判定SiC MOSFET待测器件失效，比如如图8所示的结果。

另一种判定SiC MOSFET待测器件失效方式为：在长时间的浪涌冲击后，SiCMOSFET待测器件的栅极与漏极之间短路，可能是栅极氧化层破裂，栅极的多晶硅迁移至外延层，此时判定SiC MOSFET待测器件失效。

一种判定SiC MOSFET待测器件退化方式为：SiC MOSFET待测器件存在固有的基底面位错(Basal Plane Dislocation，简称BPDs)，在长时间的双极运行期间可能使堆垛层错(Stacking Fault，简称SF)在BPDs处蔓延，破坏外延层，增大SiC器件的导通电阻；在SiCMOSFET待测器件中将使反向恢复电流Irr减小，这种退化被称为双极退化；当SiC MOSFET待测器件的体二极管正向电压Vsd提高、导通电阻增大、反向恢复电流减小时，判定SiCMOSFET待测器件发生双极退化。

另一种判定SiC MOSFET待测器件退化方式为：SiC MOSFET待测器件的阈值电压Vth随浪涌次数不断下降时，判定SiC MOSFET待测器件发生栅极氧化层退化。

进一步地，本发明实施例提供的SiC MOSFET重复浪涌测试方法，还包括：

停止重复浪涌测试后，关断三极管Q1和三极管Q2，闭合开关S，电容阵列C存储的电荷通过电阻R2进行放电。

本发明的实施例测试条件为Vgs＝-5V，环境室温为25℃。由于本发明实施例的简单便捷特性，容易对SiC MOSFET待测器件施加环境变量，可以改变栅极偏置电压或环境温度后重复S10～S70的测试。

综上所述，本发明实施例提出的SiC MOSFET重复浪涌测试方法，可以实现单次浪涌电流冲击测试、重复浪涌电流冲击测试切换，可以灵活调整提升测试效率；本发明测试方法科学合理，基于SiC MOSFET体二极管在不同栅极偏置电压和温度梯度下的性能表现，提出了一种针对SiC MOSFET的重复浪涌测试流程，结合浪涌测试电路和测试方法可以快速、准确地得到SiC MOSFET器件的浪涌可靠性数据。

本发明实施例提出的浪涌测试电路结构简单，成本低廉，操作简单，实用性强，大电流测试能力、浪涌电流峰值、脉冲宽度、重复次数可控，在一般实验室即可实现能产生大电流的重复浪涌测试平台；安全性、可靠性高，在浪涌电流产生电路加入了二极管D，一方面抑制单周期浪涌结束时的电压振荡保护电路元器件，另一方面去除寄生电容电感对浪涌测试结果的影响。

在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看说明书及其附图，可理解并实现所述公开实施例的其他变化。在说明书中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的实施例中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种SiC MOSFET重复浪涌测试方法，其特征在于，包括：

选取TO-247封装的SiC MOSFET待测器件；

将所述SiC MOSFET待测器件放置于浪涌测试电路中；

确定所述浪涌测试电路中栅极偏置电源的幅值和极性，测试所述SiC MOSFET待测器件的沟道开启程度对其体二极管浪涌可靠性的影响，并选择用于浪涌测试电路的栅极偏置电压；

确定所述SiC MOSFET待测器件的测试温度，测试温度对所述SiC MOSFET待测器件的体二极管浪涌可靠性的影响，并选择用于浪涌测试电路的测试温度；

在上述栅极偏置电压和测试温度下，触发波形发生器，所述浪涌测试电路在第一个浪涌周期内完成一次浪涌电流冲击测试；

重复若干周期的浪涌电流冲击测试后，测量所述SiC MOSFET待测器件的静态特性、反向恢复特性和寄生电容，以及所述SiC MOSFET待测器件栅极、源极、漏极之间的短路情况，判断该SiC MOSFET待测器件是否失效或是明显退化，若未发生失效或是明显退化，则继续重复上述若干周期的浪涌电流冲击测试，若发生了失效或是明显退化，则所述浪涌测试电路停止对所述SiC MOSFET待测器件的测试。

2.根据权利要求1所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述浪涌测试电路包括第一驱动电路、第二驱动电路、栅极偏置电源、电容阵列、三极管Q1、三极管Q2、电压源V、开关S、电阻R1、电阻R2、电阻R3、电感L、二极管D和温度控制系统，其中，

所述三极管Q1的基极与所述第一驱动电路连接，所述三极管Q2的基极与所述第二驱动电路连接，所述三极管Q1的集电极与所述三极管Q2的发射极、所述开关S的一端、所述电容阵列的一端连接，所述三极管Q1的发射极与所述电压源V的正极连接，所述电压源V的负极与所述电阻R1的一端连接，所述电阻R1的另一端、所述电阻R2的一端、所述电容阵列的另一端和所述电阻R3的一端均接地，所述电阻R2的另一端与所述开关S的另一端连接，所述电阻R3与所述SiC MOSFET待测器件连接，所述三极管Q2的集电极与所述电感L的一端连接，所述电感L的另一端与所述二极管D的正极连接，所述二极管D的负极与所述SiC MOSFET待测器件连接，所述栅极偏置电源与所述SiC MOSFET待测器件连接，所述温度控制系统设置于所述SiC MOSFET待测器件封装的外侧。

3.根据权利要求2所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述电容阵列由若干电容支路并联构成，每条电容支路由一只电容与一个开关组成；每条电容支路中开关状态决定了浪涌电流冲击测试中浪涌电流的脉冲宽度。

4.根据权利要求3所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述浪涌电流的脉冲宽度表示为：

其中，Tp表示浪涌电流的脉冲宽度，L表示电感L的电感值，C表示电容阵列的电容值。

5.根据权利要求2所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述浪涌测试电路外接所述波形发生器，以及示波器、散热风扇和若干电压探头。

6.根据权利要求2所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述第一驱动电路和所述第二驱动电路的驱动信号由所述浪涌测试电路外接的波形发生器提供。

7.根据权利要求2所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述浪涌测试电路在第一个浪涌周期内完成一次浪涌电流冲击测试的过程，包括：

触发所述波形发生器，所述第一驱动电路输出一个高电平方波脉冲，所述三极管Q1导通，所述电压源V通过电阻R1给所述电容阵列C充电；

当电容阵列C的电压与所述电压源V的电压一致时，所述第一驱动电路停止输出高电平方波脉冲，所述三极管Q1关断，所述第二驱动电路开始输出一个高电平方波脉冲，三极管Q2导通，此时所述电容阵列C与所述电感L构成LC振荡回路，所述SiC MOSFET待测器件的单向导通特性使回路中只产生一个浪涌电流波形；

当所述第二驱动电路停止输出高电平方波脉冲后，所述三极管Q2关断，完成一次浪涌电流冲击测试。

8.根据权利要求7所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述第一驱动电路输出+15Vpp的高电平方波脉冲，脉冲宽度为10ms～5s，延迟时间为0ms；所述第二驱动电路输出+15Vpp的高电平方波脉冲，脉冲宽度为所述浪涌电流的脉冲宽度，延迟时间为10ms～5s。

9.根据权利要求7所述的SiC MOSFET重复浪涌测试方法，其特征在于，所述第一驱动电路、所述第二驱动电路输出的相邻高电平方波脉冲间隔时间均为10s～60s。

10.根据权利要求7所述的SiC MOSFET重复浪涌测试方法，其特征在于，还包括：

停止重复浪涌测试后，关断三极管Q1和三极管Q2，闭合开关S，电容阵列C存储的电荷通过电阻R2进行放电。

Images