JP2007113983A - 電力用半導体素子の異常検出装置 - Google Patents

電力用半導体素子の異常検出装置 Download PDF

Info

Publication number
JP2007113983A
JP2007113983A JP2005303909A JP2005303909A JP2007113983A JP 2007113983 A JP2007113983 A JP 2007113983A JP 2005303909 A JP2005303909 A JP 2005303909A JP 2005303909 A JP2005303909 A JP 2005303909A JP 2007113983 A JP2007113983 A JP 2007113983A
Authority
JP
Japan
Prior art keywords
semiconductor element
power semiconductor
igbt
wire
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005303909A
Other languages
English (en)
Other versions
JP5151021B2 (ja
Inventor
Akitake Takizawa
聡毅 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005303909A priority Critical patent/JP5151021B2/ja
Publication of JP2007113983A publication Critical patent/JP2007113983A/ja
Application granted granted Critical
Publication of JP5151021B2 publication Critical patent/JP5151021B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】半導体素子チップへのワイヤ等の配線部材の接合部分におけるクラック発生を確実に検出して保護動作を行う異常検出装置を提供する。
【解決手段】電極がワイヤを介して外部に接続される電力用半導体素子の異常検出装置において、IGBTの電流を検出する抵抗605と、この電流検出値が基準電圧606による設定値以下であることを判定するコンパレータ607と、前記電極とワイヤとの間の電圧相当値が基準電圧602による設定値以上であることを判定するコンパレータ603と、コンパレータ603,607の出力に基づいて、前記ワイヤの接合部分のクラック発生を検出するアンドゲート604とを備える。
【選択図】図1

Description

本発明は、電力変換装置等に用いられる電力用半導体素子を熱疲労による破壊から保護するための異常検出装置に関するものである。
図6は、電力変換装置の一例として直流−交流変換を行うインバータの主回路構成を示している。
図6において、1は直流電源、2は電動機等の負荷、3は直流電圧を所定の大きさ及び周波数の交流電圧に変換するインバータ部である。なお、図示されていないが、直流電源1は、一般的に、交流電源電圧をダイオード整流器と大容量の電解コンデンサとにより整流、平滑して構成される。
上記インバータ部3において、4は電力用半導体素子としてのIGBT、5はIGBT4に逆並列接続された環流ダイオードであり、これらが三相の上下アームに合計6個接続されている。
6はIGBT4の駆動・保護回路であり、一般にIGBT4,環流ダイオード5及び駆動・保護回路6を一体化したモジュールをIPM(インテリジェントパワーモジュール)と呼んでいる。なお、20は上記駆動・保護回路6との間で信号を授受して各IGBT4をオンオフ制御する制御回路である。
ここで、駆動・保護回路6は、IGBT4を駆動するだけでなく、IGBT4を過電流や過熱から保護する保護動作も行っている。
図7は、過電流保護及び過熱保護機能を有する駆動・保護回路6の内部構成図である。なお、7は過電流保護用にIGBT4の電流を検出する電流検出用端子としてのセンスエミッタ端子であり(この場合のIGBT4をセンス機能付きIGBTとも呼ぶ)、このセンスエミッタ端子7はIGBTチップ4C内に形成されている。
駆動・保護回路6において、8はゲート駆動回路であり、前記制御回路20からの制御信号を受けてIGBT4をオン、オフするためのものである。
9はセンスエミッタ端子7に直列に接続された電流検出用の抵抗であり、この抵抗9の両端電圧が基準電圧10以上になるとIGBT4に過電流が流れていると判断し、コンパレータ11を介して制御回路20にアラーム信号を出力すると共に、ゲート駆動回路8を介してIGBT4の強制遮断を実行する。上記アラーム信号が出力された場合には、制御回路20側でも装置の強制停止を行うのが一般的である。
なお、駆動・保護回路6の基準電位(グラウンド)は、IGBTチップ4Cのおもて面に形成されたエミッタ電極の電位に保たれるのが一般的である。
ここで、IPMの内部構成については、例えば後述する非特許文献1に記載されている。
次に、図8は、上述したIGBT4及び駆動・保護回路6を一体化したIPMの概略平面図である。
図8において、131は銅ベース、132は絶縁材、133〜136は銅箔パターン(絶縁材132及び銅箔パターン133〜136をまとめて絶縁基板という)であり、IGBTチップ41C,42C,43C,44C,45C,46C及び環流ダイオードチップ51C,52C,53C,54C,55C,56Cは銅箔パターン133〜136上にそれぞれ半田付けされている。ここで、IGBTチップ41C,42C,43C,44C,45C,46Cは、それぞれ図7におけるIGBTチップ4Cと実質的に同一のものであり、また、環流ダイオードチップ51C,52C,53C,54C,55C,56Cは、図6における環流ダイオード5を有するチップである。
図8において、61C,62C,63C,64C,65C,66Cは、図6、図7における駆動・保護回路6に相当する駆動用ICであり、IGBTチップ41C,42C,43C,44C,45C,46Cとの間でワイヤによる配線(ゲート信号線やセンサ信号線など)が行われている。
更に、下アーム側のIGBTチップ41C,42C,43Cのエミッタ側と下アーム側の環流ダイオードチップ51C,52C,53Cのアノード側とは、それぞれワイヤによって同電位の銅箔パターン121に接続されている。また、上アーム側のIGBTチップ44C,45C,46Cのエミッタ側と上アーム側の環流ダイオードチップ54C,55C,56Cのアノード側とは、それぞれワイヤによって銅箔パターン122,123,124に接続されている。
なお、実際のIPMでは同電位となる銅箔パターン間に配線が行われていると共に、直流の正側電位用銅箔パターン、負側電位用銅箔パターン、三相出力電位用銅箔パターンには外部と接続するための電極が接続されるが、図4ではこれらを省略してある。
図9は、一例として図8のIGBTチップ41Cと銅箔パターン121とを接続するワイヤ137の接合状態を示すIPMの要部側面図であり、ワイヤ137は通常、超音波ボンディングによりチップ41Cの上面に接合されている。ここで、138は半田層である。
「中大容量RシリーズIGBT−IPM」,富士時報,1998年,Vol.71,NO.2,p.101−105
さて、一般にIPMが長期にわたって使用されると、IGBTチップ41Cとワイヤ137との熱膨張率の相違によってワイヤ137の接合部分が熱疲労を起こし、その結果、図10に示すようにクラック139が入り始め、最終的には図11に示すようにワイヤ137がチップ41Cから剥がれてしまう。そして、ワイヤ137が剥がれる瞬間に、図11に示す如くワイヤ137とチップ41Cとの間にアークが飛び、局部的なチップの破壊を引き起こす。140はアークによる破壊部である。
実際には、ワイヤ137にクラック139が入り始めても直ちにワイヤ137が剥がれるおそれは少ないが、基本的にはIPMが寿命に近付いているため、電力変換装置としては早期にIPMを交換する必要がある。
図7に示した従来の駆動・保護回路6では、上述したワイヤの接合部分のクラック発生を検出することが困難であり、これを確実に検出することが望まれていた。
そこで、本発明の解決課題は、前記接合部分におけるクラック発生等の異常を確実に検出してアラーム出力等の保護動作を可能にした電力用半導体素子の異常検出装置を提供することにある。
上記課題を解決するため、請求項1に記載した発明は、電極がワイヤ、リードフレーム等の配線部材を介して外部に接続される電力用半導体素子の異常検出装置において、
前記半導体素子を流れる電流を検出する電流検出手段と、
この電流検出手段による電流検出値が第1の設定値以下であることを判定する第1の比較手段と、
前記電極と前記配線部材間に発生している電圧相当値を検出する手段と、
この電圧検出手段により検出した前記電圧相当値が第2の設定値以上であることを判定する第2の判定手段と、
第1及び第2の判定手段の出力に基づいて、前記配線部材の前記電極との接合部分の異常を検出する手段と、
を備えたものである。
請求項2に記載した発明は、請求項1において、
前記接合部分の異常を検出する手段は、前記接合部分の熱疲労によるクラックの発生を検出するものである。
請求項3に記載した発明は、請求項1または2において、
前記配線部材に接続される前記半導体素子の電極の電位を第1及び第2の判定手段の基準電位としたものである。
請求項4に記載した発明は、請求項1または2において、
前記接合部分と外部とを接続する配線経路に中継点を設け、この中継点の電位を第1及び第2の判定手段の基準電位としたものである。
請求項5に記載した発明は、請求項1〜4の何れか1項において、
前記接合部分の異常を検出した際に、外部へアラーム信号を出力するものである。
本発明によれば、ワイヤ等の配線部材の接合部分におけるクラック発生を確実に検出し、この配線部材の剥離や放電によるチップの破壊に至る前段階でアラーム出力等を行うことにより、電力用半導体素子を保護することができる。
以下、図に沿って本発明の実施形態を説明する。
図1は本発明の第1実施形態に係る駆動・保護回路60Aの構成図であり、その主要部が本発明の異常検出装置を構成している。
この駆動・保護回路60Aは、IGBT4を駆動するゲート駆動回路8を備え、更に、以下に述べるごとくワイヤのIGBTチップ4Cとの接合部分のクラック発生を検出する手段を備えている。
すなわち、IGBTチップ4C内のIGBT4のエミッタ電極とワイヤ612間の電圧を検出し、その電圧検出値aがフィルタ601を介して第2の判定手段としてのコンパレータ603の反転入力端子に入力されている。上記フィルタ601は、IGBT4のスイッチング時などに過渡的に発生する高電圧を除去するものである。
また、前記コンパレータ603の非反転入力端子には、第2の設定値として負の基準電圧602が入力されている。
コンパレータ603は、フィルタ601から出力される電圧検出値aを基準電圧602と比較し、電圧検出値aが基準電圧602より負電圧として大きい場合(図1ではIGBT4のエミッタの電位を駆動・保護回路60Aの基準電位としているため、電圧検出値aは負電圧の信号となる)に、「High」レベルの信号bを出力する。すなわち、ワイヤ612のIGBT4との接合部分の抵抗は平常時には非常に小さいが、この接合部分に熱疲労等によりクラックが発生するとその部分の抵抗値が増加して電圧降下が大きくなり、電圧検出値aが負方向に増加するので、コンパレータ603の出力信号bは「High」レベルとなる。
一方、IGBT4のセンスエミッタ端子7には抵抗605が接続されており、その両端電圧が第1の設定値としての正の基準電圧606以下である場合に、第1の判定手段としてのコンパレータ607から「High」レベルの信号cが出力される。つまり、IGBT4に流れている電流が第1の設定値以下の場合にのみ、コンパレータ607から「High」レベルの信号cが出力されるものである。
信号b,cが共に「High」レベルになると、IGBT4に流れている電流が第1の設定値以下の状態でワイヤ612の接合部分の電圧が第2の設定値以上になったことになり、アンドゲート604からは、上記接合部分におけるクラック発生を示す「High」レベルのアラーム信号dが出力される。このアラーム信号dは制御回路20に送られ、IGBT4のゲート遮断や電力変換装置の運転停止が行われると共に、IPMの交換が実行される。
なお、図1において、608,609は前記基準電圧602,606を生成するための正負の直流電源である。
図2は、この実施形態が適用されるIPMの概略平面図であり、61C1,62C1,63C1,64C1,65C1,66C1は、図1における駆動・保護回路60Aに相当する駆動用ICである。また、図2における611は銅箔パターン121〜124と駆動用IC 61C1,62C1,63C1,64C1,65C1,66C1とを接続するためのワイヤ、612は前述のようにIGBTチップ41C,42C,43C,44C,45C,46Cと銅箔パターン121〜124とを接続するためのワイヤである。その他の部材については図8と同一の番号を付して説明を省略する。
前述したように、この実施形態によれば、例えば図2におけるワイヤ612のIGBTチップ41Cとの接合部分におけるクラック発生を確実に検出してアラーム信号dを出力することができ、IPMや電力変換装置の運転停止、IPMの交換等の保護動作を速やかに実行することが可能になる。
図3は、この実施形態における制御アルゴリズムの説明図である。
インバータ部を有する電力変換装置の運転指令eに対して、前述したアラーム信号dがない場合(アラーム信号dが「Low」レベルの場合)には、アンドゲート701を介して通常時アルゴリズム703を有効とし、このアルゴリズム703をオアゲート705を介して実行させる。
一方、アラーム信号dが発生した場合(アラーム信号dが「High」レベルの場合)には、アンドゲート702を介してワイヤクラック発生時アルゴリズム704を有効とし、このアルゴリズム704をオアゲート705を介して実行させる。
ここで、通常時アルゴリズム703は、電力変換装置から所定の大きさ及び周波数の電圧を出力させるために各IGBTをオンオフする制御動作に必要なアルゴリズムであり、ワイヤクラック発生時アルゴリズム704は、各IGBTの全ゲートオフ動作により電力変換装置の運転を直ちに停止させるようなアルゴリズムを意味する。
但し、場合によっては、接合部分にクラックが発生していても、IGBTチップの温度が絶対最大定格温度以下であれば即破壊に至るおそれは少ないため、ある設定された所定の運転シーケンスの実行後に電力変換装置の運転を停止させても良い。
次に、図4は本発明の第2実施形態を示す駆動・保護回路60Bの構成図である。
第1実施形態では、電圧検出値aが負電圧になり、両コンパレータ603,607の正負の基準電圧602,606を作成するために正負の直流電源608,609が必要になる。そこで、第2実施形態では、駆動・保護回路60Bを正の直流電源608のみで動作可能としたものである。
図4において、612a,612bは図1におけるワイヤ612を二分したワイヤであり、これらのワイヤ612a,612bの中継点の電位が駆動・保護回路60Bの基準電位となっている。
電圧検出値aはIGBT4のエミッタから直接検出され、フィルタ601を介してコンパレータ603の非反転入力端子に入力されている。また、このコンパレータ603の反転入力端子には正の基準電圧610が加えられている。
このように構成すれば電圧検出値aは正電圧の信号となり、コンパレータ603は電圧検出値aが正の基準電圧610以上になったときに信号bを出力するように構成できるので、駆動・保護回路60Bを正の直流電源608のみによって動作させることが可能になる。
コンパレータ603以降の構成及び動作は、第1実施形態と同様であるため、説明を省略する。
図5は、上記第2実施形態が適用されるIPMの概略平面図であり、一例として、図2におけるIGBTチップ46Cの周辺の配線構造を示したものである。前述したように、二分されたワイヤ612a,612bの中継点が銅箔パターン125となっており、IGBTチップ46Cのエミッタはワイヤ612aを介して銅箔パターン125に接続され、銅箔パターン125の電位がワイヤ612cを介して駆動用IC 66C1に基準電位として取り込まれている。
図示しないが、図2における他のIGBTチップの周辺の配線構造も、図5と同様に構成することができる。
なお、本発明の実施形態では、クラック発生の検出をIPM内の駆動・保護回路60Aまたは60Bにより行うものとしているが、電力変換装置の制御回路20内で行っても良いのは勿論である。
また、配線部材としてワイヤ以外にリードフレームを用いても良い。
更に、電力用半導体素子としてIGBTを使用した場合について説明したが、本発明は、他のスイッチング素子を備えたチップに接合される配線部材のクラック発生の検出にも適用可能である。
本発明の第1実施形態を示す駆動・保護回路の構成図である。 第1実施形態が適用されるIPMの概略平面図である。 本発明の実施形態における制御アルゴリズムの説明図である。 本発明の第2実施形態を示す駆動・保護回路の構成図である。 第2実施形態が適用されるIPMの概略平面図である。 インバータの主回路構成図である。 図6における駆動・保護回路の内部構成図である。 IPMの概略平面図である。 IPMの要部側面図である。 IPMの要部側面図である。 IPMの要部側面図である。
符号の説明
4:IGBT
4C:IGBTチップ
7:センスエミッタ端子
8:ゲート駆動回路
20:制御回路
41C,42C,43C,44C,45C,46C:IGBTチップ
51C,52C,53C,54C,55C,56C:環流ダイオードチップ
121〜125,133〜136:銅箔パターン
60A,60B:駆動・保護回路
61C1,62C1,63C1,64C1,65C1,66C1:駆動用IC
601:フィルタ
602,606,610:基準電圧
603,607:コンパレータ
604:アンドゲート
605:抵抗
608,609:直流電源
611,612,612a,612b:ワイヤ
701,702:アンドゲート
703:通常時アルゴリズム
704:ワイヤクラック発生時アルゴリズム
705:オアゲート

Claims (5)

  1. 電極がワイヤ、リードフレーム等の配線部材を介して外部に接続される電力用半導体素子の異常検出装置において、
    前記半導体素子を流れる電流を検出する電流検出手段と、
    この電流検出手段による電流検出値が第1の設定値以下であることを判定する第1の比較手段と、
    前記電極と前記配線部材間に発生している電圧相当値を検出する手段と、
    この電圧検出手段により検出した前記電圧相当値が第2の設定値以上であることを判定する第2の判定手段と、
    第1及び第2の判定手段の出力に基づいて、前記配線部材の前記電極との接合部分の異常を検出する手段と、
    を備えたことを特徴とする電力用半導体素子の異常検出装置。
  2. 請求項1に記載した電力用半導体素子の異常検出装置において、
    前記接合部分の異常を検出する手段は、前記接合部分の熱疲労によるクラックの発生を検出することを特徴とする電力用半導体素子の異常検出装置。
  3. 請求項1または2に記載した電力用半導体素子の異常検出装置において、
    前記配線部材に接続される前記半導体素子の電極の電位を第1及び第2の判定手段の基準電位としたことを特徴とする電力用半導体素子の異常検出装置。
  4. 請求項1または2に記載した電力用半導体素子の異常検出装置において、
    前記接合部分と外部とを接続する配線経路に中継点を設け、この中継点の電位を第1及び第2の判定手段の基準電位としたことを特徴とする電力用半導体素子の異常検出装置。
  5. 請求項1〜4の何れか1項に記載した電力用半導体素子の保護装置において、
    前記接合部分の異常を検出した際に、外部へアラーム信号を出力することを特徴とする電力用半導体素子の異常検出装置。
JP2005303909A 2005-10-19 2005-10-19 電力用半導体素子の異常検出装置 Expired - Fee Related JP5151021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005303909A JP5151021B2 (ja) 2005-10-19 2005-10-19 電力用半導体素子の異常検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303909A JP5151021B2 (ja) 2005-10-19 2005-10-19 電力用半導体素子の異常検出装置

Publications (2)

Publication Number Publication Date
JP2007113983A true JP2007113983A (ja) 2007-05-10
JP5151021B2 JP5151021B2 (ja) 2013-02-27

Family

ID=38096320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303909A Expired - Fee Related JP5151021B2 (ja) 2005-10-19 2005-10-19 電力用半導体素子の異常検出装置

Country Status (1)

Country Link
JP (1) JP5151021B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225050A (ja) * 2014-05-29 2015-12-14 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 電気機器の寿命を予測する装置及び方法
WO2019146258A1 (ja) * 2018-01-26 2019-08-01 三菱電機株式会社 半導体装置及び電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927528A (ja) * 1995-05-19 1997-01-28 Sgs Thomson Microelectron Srl 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法
JPH1114694A (ja) * 1997-06-20 1999-01-22 Sanmei Denki Kk パワーモジュールにおけるワイヤボンディング部の耐久性能試験方法
JP2001228191A (ja) * 2000-02-16 2001-08-24 Nec Corp Lsiはんだ接続構造及びそれに用いるlsiはんだ付け部接続異常検出方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927528A (ja) * 1995-05-19 1997-01-28 Sgs Thomson Microelectron Srl 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法
JPH1114694A (ja) * 1997-06-20 1999-01-22 Sanmei Denki Kk パワーモジュールにおけるワイヤボンディング部の耐久性能試験方法
JP2001228191A (ja) * 2000-02-16 2001-08-24 Nec Corp Lsiはんだ接続構造及びそれに用いるlsiはんだ付け部接続異常検出方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225050A (ja) * 2014-05-29 2015-12-14 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 電気機器の寿命を予測する装置及び方法
US9891259B2 (en) 2014-05-29 2018-02-13 International Business Machines Corporation Predicting service life of electrical equipment
US9891260B2 (en) 2014-05-29 2018-02-13 International Business Machines Corporation Predicting service life of electrical equipment
US10168377B2 (en) 2014-05-29 2019-01-01 International Business Machines Corporation Predicting service life of electrical equipment
US10209289B2 (en) 2014-05-29 2019-02-19 International Business Machines Corporation Predicting service life of electrical equipment
WO2019146258A1 (ja) * 2018-01-26 2019-08-01 三菱電機株式会社 半導体装置及び電力変換装置
CN111630401A (zh) * 2018-01-26 2020-09-04 三菱电机株式会社 半导体装置以及电力变换装置
CN111630401B (zh) * 2018-01-26 2022-09-16 三菱电机株式会社 半导体装置以及电力变换装置
US11677312B2 (en) 2018-01-26 2023-06-13 Mitsubishi Electric Corporation Semiconductor device and power converter

Also Published As

Publication number Publication date
JP5151021B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP4581930B2 (ja) 電力用半導体素子の異常検出装置
JP5574845B2 (ja) 電力変換装置
JP2007040817A (ja) 電力用半導体素子の異常検出装置
JP4830993B2 (ja) 半導体装置の劣化検出方法
WO2014207812A1 (ja) 電源装置
JP2017017822A (ja) 半導体装置および故障検出方法
JP2015032984A (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
JP2007049870A (ja) 電力用半導体モジュール
JP6339022B2 (ja) 半導体装置、自動車
JP5245306B2 (ja) 半導体装置の劣化保護方法
JP2018031590A (ja) 半導体装置、半導体装置を含むシステム、および、半導体装置の劣化検出方法
JP4862527B2 (ja) 半導体装置
JP5182243B2 (ja) パワーモジュール
JP5151021B2 (ja) 電力用半導体素子の異常検出装置
JP6260710B2 (ja) 半導体モジュール
JP5104016B2 (ja) パワー半導体モジュール
JP2008253008A (ja) 電力変換装置および電源誤接続判定方法
JP5003618B2 (ja) 燃料電池の電力変換装置
JP2006114575A (ja) パワーモジュール
JP6536791B2 (ja) 電力変換装置及び電力変換装置の制御方法
JP6483963B2 (ja) 電力変換装置
JP6877595B2 (ja) 半導体装置及び電力変換装置
WO2020250445A1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
JP2007116873A (ja) 電源装置
CN114243643B (zh) 开关装置及功率转换装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5151021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees